用于基于存储器装置温度来调节存储器装置刷新操作的方法以及相关存储器装置和系统与流程

优先权要求

本申请要求于2019年9月11日提交的针对“用于基于存储器装置温度来调节存储器装置刷新操作的方法以及相关存储器装置和系统(methodsforadjustingmemorydevicerefreshoperationsbasedonmemorydevicetemperature，andrelatedmemorydevicesandsystems)”的美国专利申请序列号16/567,155的提交日期的权益，所述美国专利申请是于2019年6月24日提交的待决的美国专利申请序列号16/450,198的部分继续申请，所述美国专利申请中的每个美国专利申请的公开内容通过这种引用特此整体并入本文。

本公开的实施例涉及基于存储器装置温度来调节存储器装置的一或多个操作率，并且更具体地涉及基于存储器装置的操作温度和/或与存储器装置相关联的激活的次数(“激活数”)来调节存储器装置的刷新间隔、自动刷新率和/或行锤击刷新窃取率。再更具体地，一些实施例涉及用于这种调节的方法，以及相关存储器装置和系统。

背景技术：

存储器装置通常以内部半导体集成电路的形式设置于计算机或其它电子系统中。存在许多不同类型的存储器，包含易失性存储器和非易失性存储器。易失性存储器可能需要电力来维护其数据(例如，主机数据、错误数据等)并且包含随机存取存储器(ram)、动态随机存取存储器(dram)、静态随机存取存储器(sram)、同步动态随机存取存储器(sdram)、内容可寻址存储器(cam)和晶闸管随机存取存储器(tram)等。

在dram装置中执行各种操作，所述操作中的每个操作影响dram装置消耗电力的速率。倾向于以相当大的速率消耗电力的一种操作是dram装置中的存储器单元的刷新。如本领域中众所周知的，必须定期刷新dram存储器单元(所述dram存储器单元中的每个dram存储器单元基本上由电容器组成)以保持存储在dram装置中的数据。通常通过实质上从存储器单元阵列的每一行中的存储器单元读取数据位，并且然后将那些相同的数据位写回到所述行中的相同单元来执行刷新(在本文中也被称为“自动刷新”或“正常刷新”)。通常以在刷新之间保持存储在存储器单元中的电荷不过度泄漏所需的速率以逐行的方式执行此刷新。当前标准要求在64毫秒间隔内刷新存储器单元，并且在较高温度下，可能需要在32毫秒间隔内刷新存储器单元(例如，以考虑到较高的电荷泄漏速率)。由于刷新操作本质上涉及从大量存储器单元读取数据位并且将数据位写入大量存储器单元，因此刷新操作往往是特别耗电的操作。

另外，由于存储器密度增加，在一些存储器装置中出现了间歇性故障，所述装置可能由于重复存取存储器单元的特定行(例如，耦合到存取线的单元)而遭受故障。例如，与被频繁存取的行在物理上邻近的行遭受数据损坏的概率增加。特定行的重复存取可以被称为“锤击”事件，并且行的锤击可能引起如跨例如传输门(passgate)的迁移等问题。由行的锤击引起的泄漏电流和寄生电流可能引起未存取的在物理上邻近的行中的数据损坏，所述未存取的在物理上邻近的行可以被称为相邻行或受害者行。例如，所产生的损坏问题可以被称为锤击干扰和/或行锤击干扰。

行锤击效应归因于存储器单元的性质，所述存储器单元可以包含一个晶体管和一个电容器。电容器的电荷状态可以确定存储器单元是将“1”还是“0”存储为二进制值。另外，大量存储器单元紧密堆积在一起。紧密堆积的单元可能使被激活的电容器对邻近电容器的电荷产生影响，尤其是当所述单元之一被快速激活时(例如，行锤击效应)。另外，电容器可以具有自然放电速率，并且可以被重写(刷新)以便补偿这种放电。

一些用于减少行锤击对邻近行的不利影响的方法包含响应于确定锤击事件已经发生而刷新邻近行。例如，响应于确定特定行已经是重复存取的目标(例如，所述行在刷新周期内已经经历了超过阈值次数的存取)，可以选择其在物理上邻近的相邻行进行目标刷新操作，所述目标刷新操作可以被称为行锤击刷新操作。

技术实现要素：

本公开的一或多个实施例包含一种操作存储器装置的方法。所述方法可以包含确定存储器装置的存储器组的操作温度。所述方法还可以包含基于所述存储器组的所述操作温度来调节所述存储器组的至少一个刷新率。另外，所述方法可以包含响应于所述操作温度小于或等于第一阈值温度而跳过所述存储器组的至少一次内部自动刷新。

本公开的一些实施例包含一种存储器装置。所述存储器装置可以包含存储器阵列，所述存储器阵列包含至少一个存储器组。所述存储器装置还可以包含耦合到所述存储器阵列的至少一个控制器。所述至少一个控制器可以被配置成基于所述存储器组的操作温度来设置所述存储器组的自动刷新率。所述至少一个控制器还可以被配置成基于所述存储器组的所述操作温度来设置所述存储器组的自动刷新跳过率。

本公开的另外的实施例包含一种电子系统。所述电子系统可以包含至少一个输入装置、至少一个输出装置以及可操作地耦合到所述输入装置和所述输出装置的至少一个处理器装置。所述电子系统还可以包含至少一个存储器装置，所述至少一个存储器装置可操作地耦合到所述至少一个处理器装置并且包括存储器阵列和耦合到所述存储器阵列的控制器。所述控制器可以被配置成基于存储器组的操作温度来控制所述存储器组的自动刷新率。所述控制器还可以被配置成基于所述存储器组的所述自动刷新率和所述操作温度中的至少一个来控制所述存储器组的自动刷新跳过率。

附图说明

图1a是根据本公开的至少一个实施例的示例存储器装置的框图。

图1b描绘了根据本公开的各个实施例的示例行解码器电路。

图1c描绘了根据本公开的各个实施例的示例行锤击刷新电路。

图2描绘了一个表，所述表包含针对存储器装置温度的示例刷新间隔以及用于对存储器装置的刷新间隔进行编程的相关联的多位字。

图3展示了一个表，所述表描绘了示例刷新间隔以及用于对低功率存储器装置的刷新间隔进行编程的相关联的多位字。

图4示出一个表，所述表展示了根据本公开的各个实施例的用于存储器装置的可选择示例刷新间隔。

图5展示了一个表，所述表示出了根据本公开的各个实施例的用于存储器装置的各种示例刷新间隔和相关联的设置。

图6描绘了一个表，所述表包含根据本公开的各个实施例的用于在各种温度下操作的存储器装置的各种示例刷新间隔和设置。

图7a和7b描绘了根据本公开的各个实施例的用于实施存储器装置的可变刷新跳过率的示例电路。

图8是根据本公开的各个实施例的包含多个内部刷新命令的时序图。

图9a描绘了根据本公开的一或多个实施例的用于为存储器装置生成stealslot信号的控制器的实例。

图9b描绘了根据本公开的各个实施例的复位计数生成器的实例。

图9c展示了根据本公开的各个实施例的计数检测器的实例。

图9d描绘了根据本公开的各个实施例的stealslot信号生成器的实例。

图9e包含示出图9d所示的stealslot信号生成器的各种信号的示例状态的时序图。

图9f展示了根据本公开的各个实施例的stealslot稀疏化(thinning)组件的实例。

图9g包含示出图9f所示的stealslot稀疏化组件的各种信号的示例状态的时序图。

图10示出了一个表，所述表描绘了根据本公开的各个实施例的针对在存储器装置处接收到的断言的有效信号的数量的各种通过率。

图11描绘了示例时序图，所述时序图展示了根据本公开的一或多个实施例的存储器装置的多位字的可能值和相关联的活动水平。

图12a描绘了根据本公开的一或多个实施例的用于为存储器装置生成stealslot信号的示例控制器。

图12b描绘了根据本公开的一或多个实施例的示例有效时钟生成器。

图12c包含示出图12b所示的有效时钟生成器的各种信号的示例状态的时序图。

图13描绘了一个表，所述表展示了根据本公开的各个实施例的可以针对存储器装置的各种温度范围选择的多位字的示例位。

图14a和14b示出了另一个表，所述表描绘了根据本公开的各个实施例的存储器装置的各种示例输入、温度范围、刷新间隔、命令和操作率。

图15是根据本公开的各个实施例的操作存储器装置的示例方法的流程图。

图16是根据本文描述的一或多个实施例实施的示例存储器装置的简化框图。

图17是根据本文描述的一或多个实施例实施的示例电子系统的简化框图。

具体实施方式

随着存储器密度增加，对存储器装置执行自动刷新(在本文中也被称为“正常刷新”)和/或行锤击刷新(rhr)所需的电量也增加。本公开的各个实施例涉及调节存储器装置的自动刷新率。更具体地，在一些实施例中，可以基于存储器装置的操作温度来独立地调节存储器装置的一或多个存储器组的自动刷新率。可替代地或另外地，根据一些实施例，可以调节一或多个存储器组的自动刷新跳过率。例如，可以基于存储器组的操作温度和/或存储器组的自动刷新率来调节存储器组的自动刷新跳过率。

另外，本公开的各个实施例涉及调节存储器装置的行锤击刷新率(在本文中也被称为“窃取率”或“行锤击刷新窃取率”)。更具体地，根据一些实施例，可以基于存储器装置的温度和与一或多个存储器组相关联的活动量(例如，行存取的数量)来独立地调节存储器装置的一或多个存储器组的行锤击刷新率。再更具体地，根据一些实施例，可以确定存储器组的温度，并且可以(例如，在时间间隔期间)对与存储器组相关联的有效信号的数量(例如，在存储器组处的激活的次数)进行计数。另外，可以基于所述温度和有效信号的所述数量来调节存储器组的行锤击刷新率(例如，针对随后的时间间隔)。

如本文更全面地公开的，各个实施例可以减少存储器装置的功耗和处理开销，而基本上不降低存储器装置的性能和/或可靠性。更具体地，至少一些实施例可以消除不必要的刷新操作，从而降低功耗，同时仍减轻不期望的效应(例如，泄漏和/或行锤击效应)。

图1a是根据本公开的一或多个实施例的存储器装置100的框图。存储器装置100可以包含例如dram(动态随机存取存储器)、sram(静态随机存取存储器)、sdram(同步动态随机存取存储器)、ddrsdram(双倍数据速率dram)、sgram(同步图形随机存取存储器)或内容可寻址存储器(cam)。可以集成在半导体芯片上的存储器装置100可以包含存储器单元阵列102。

在图1a的实施例中，存储器单元阵列102被示出为包含八个存储器组bank0-7。在其它实施例的存储器单元阵列102中可以包含更多或更少的组。每个存储器组包含多个字线wl、多个位线bl和/bl，以及布置在所述多个字线wl与所述多个位线bl和/bl的交叉点处的多个存储器单元mc。对字线wl的选择可以由行解码器104执行，并且对位线bl和/bl的选择可以由列解码器106执行。在图1a的实施例中，行解码器104可以包含用于每个存储器组bank0-7的相应的行解码器，并且列解码器106可以包含用于每个存储器组bank0-7的相应的列解码器。

位线bl和/bl耦合到相应的感测放大器samp。来自位线bl或/bl的读取数据可以通过感测放大器samp放大，并且通过互补的局部数据线(liot/b)、传输门(tg)和互补的主数据线(miot/b)传输到读取/写入放大器107。相反地，从读取/写入放大器107输出的写入数据可以通过互补的主数据线miot/b、传输门tg和互补的局部数据线liot/b传输到感测放大器samp，并且写入耦合到位线bl或/bl的存储器单元mc中。

存储器装置100通常可以被配置成经由如地址端子110、命令端子112、时钟端子114、数据端子116和数据屏蔽端子118等各种端子(例如，从外部控制器)接收各种输入。存储器装置100可以包含另外的端子，如电源端子120和122。

在预期操作期间，可以将经由命令端子112接收的一或多个命令信号com经由命令输入电路152传送到命令解码器150。命令解码器150可以包含被配置成通过解码一或多个命令信号com来生成各种内部命令的电路。内部命令的实例包含有效信号act、读取/写入信号r/w和刷新信号aref。在一些实施例中，刷新信号aref可以包含和/或可以基于刷新命令(例如，从外部控制器接收的刷新命令；图1a中未示出)。

另外，可以将经由地址端子110接收的一或多个地址信号add经由地址输入电路132传送到地址解码器130。地址解码器130可以被配置成将行地址xadd供应给行解码器104并且将列地址yadd供应给列解码器106。可以供应给刷新控制电路140的行地址xadd可以是包含(可以串行或并行发送的)多个位的信号，并且可以对应于存储器组(例如，由例如有效信号act激活的存储器组)的具体行。

有效信号act可以包含响应于命令信号com指示行存取(例如，有效命令)而被激活的脉冲信号。响应于有效信号act，可以激活指定组地址的行解码器104。因此，可以选择并且激活由行地址xadd指定的字线wl。

读取/写入信号r/w可以包含响应于命令信号com指示列存取(例如，读取命令或写入命令)而被激活的脉冲信号。响应于读取/写入信号r/w，可以激活列解码器106，并且可以选择由列地址yadd指定的位线bl。

响应于有效信号act、读取信号、行地址xadd和列地址yadd，可以从由行地址xadd和列地址yadd指定的存储器单元mc中读取数据。可以经由感测放大器samp、传输门tg、读取/写入放大器107、输入/输出电路162和数据端子116来输出读取数据。另外，响应于有效信号act、写入信号、行地址xadd和列地址yadd，可以经由数据端子116、输入/输出电路162、读取/写入放大器107、传输门tg和感测放大器samp将写入数据供应给存储器单元阵列102。可以将写入数据写入由行地址xadd和列地址yadd指定的存储器单元mc。

刷新信号aref可以包含当命令信号com包含自动刷新命令(例如，外部刷新命令)时而被激活的脉冲信号。可以将刷新信号aref供应给刷新控制电路140，所述刷新控制电路还被配置成接收有效信号act和行地址xadd。在一些实施例中，刷新控制电路140还可以被配置成接收指示存储器装置100的操作温度的温度数据。更具体地，例如，刷新控制电路140可以被配置成从存储器装置100的一或多个传感器(例如，温度传感器)151和/或一或多个寄存器(例如，模式寄存器(mr))153接收温度数据。

刷新控制电路140被配置成提供指定要被刷新的特定字线的行地址rxadd。在一些实例中，刷新控制电路140可以响应于从外部控制器(图1a中未示出)接收到顺序刷新命令而提供行地址rxadd。另外，刷新控制电路140可以向行解码器104提供其它信号，如指令信号stealslot和/或有效自动刷新arefe，如下面更全面地描述的。在一些实施例中，刷新控制电路140可以包含被配置成在时间间隔期间跳过一或多次自动刷新的控制器和/或电路。另外，刷新控制电路140可以包含被配置成“窃取”或以其它方式抢占从外部控制器接收的刷新命令并且将所述刷新命令用行锤击刷新命令替换的控制器。在此实例中，刷新控制电路140可以响应于行锤击刷新事件而提供行地址rxadd。在下面参考图1c更全面地描述了刷新控制电路140。

存储器装置100还可以包含被配置用于生成并传送一或多个测试模式信号的测试模式(tm)电路155，如下面更全面到描述的。如图1a所示，tm电路155可以耦合到地址解码器130、命令解码器150、行解码器104和刷新控制电路140。

可以经由时钟端子114接收时钟信号ck和/ck。时钟输入电路170可以基于时钟信号ck和/ck来生成内部时钟信号iclk。可以将内部时钟信号iclk传送到存储器装置100的各个组件，如命令解码器150和内部时钟生成器172。内部时钟生成器172可以生成可以被传送到输入/输出电路162(例如，以用于控制输入/输出电路162的操作时序)的内部时钟信号lclk。另外，数据屏蔽端子118可以接收一或多个数据屏蔽信号dm。当激活数据屏蔽信号dm时，可以禁止重写对应的数据。

图1b描绘了根据本公开的各个实施例的示例行解码器电路180。例如，行解码器电路180可以是存储器装置的行解码器(如图1a的行解码器104)的一部分。被配置成传送行地址的行解码器电路180包含多路复用器182、多路复用器184、锁存器186、行锤击刷新(rhr)电路188和与(and)门189。

如所展示的，多路复用器182被配置成接收行地址xadd(例如，来自地址解码器，如图1a的地址解码器130)和行地址rxadd(例如，来自控制电路，如图1a的刷新控制电路140)。另外，被配置成基于刷新命令arefe(例如，如下面更全面地描述的有效刷新命令)选择行地址xadd或行地址rxadd的多路复用器182可以输出行地址xaddk。

与门189被配置成接收刷新信号aref(例如，来自命令解码器150；参见图1a)和指令信号stealslot(例如，来自刷新控制电路140；参见图1a)。可以将包含rhr信号的与门189的输出传送到多路复用器184和rhr电路188。更具体地，响应于高刷新信号aref和信号stealslot，可以将高rhr信号提供给多路复用器184和rhr电路188。

除了接收行地址xaddk之外，多路复用器184还可以从rhr电路188接收行锤击地址rha。基于接收到的rhr信号，多路复用器184可以将行地址xaddk或行锤击地址rha输出为行地址xaddj，并且行地址xaddj可以在锁存器186(例如，行地址锁存器)处被接收。锁存器186还被配置成(例如，从命令解码器150；参见图1a)接收有效信号act(例如，有效信号脉冲)。锁存器186可以响应于有效信号act从高转变为低而输出行地址xaddi。可以将行地址xaddi提供到例如预解码器(例如，在如行解码器104(参见图1a)等行解码器内)和rhr电路188。

rhr电路188被配置成接收行地址xaddi、rhr信号rhr、有效信号act和预脉冲信号prepulse。rhr电路188被配置成基于行地址采样来确定被传送到多路复用器184的行锤击地址rha。在一些实施例中，行锤击地址rha可以是捕获的锤击地址的相邻地址(例如，rhr电路188可以确定并提供相邻地址(即，被锤击的地址的相邻地址)作为行锤击地址rha)。

图1c描绘了根据本公开的各个实施例的示例行锤击刷新控制电路190。例如，行锤击刷新控制电路190可以是图1a所示的刷新控制电路140的一部分。如图1c所示，行锤击刷新控制电路190包含stealslot信号生成器192、stealslot稀疏化电路194、aref命令稀疏化电路196、与门198和刷新计数器199。

接收自动刷新aref(例如，来自命令解码器150；参见图1a)、测试模式熔丝位(例如，tmfzrhr<2：0>)(例如，来自tm155；参见图1a)和模式寄存器位(例如，mr4<2：0>)(例如，来自一或多个寄存器153；参见图1a)的stealslot信号生成器192被配置成生成预指令信号stealslotpre。例如，tmfzrhr是用于设置rhh窃取率的等级的测试模式信号，所述等级可以利用装置对行锤击的抗扰性/性能来确定。

stealslot稀疏化电路194被配置成接收预指令信号stealslotpre、有效信号act和预脉冲信号prepulse信号，并且生成指令信号stealslot。如上所述，信号stealslot可以被图1b的行解码器电路180接收。下面参照图9d更全面地描述了stealslot信号生成器192，并且下面参照图9f更全面地描述了stealslot稀疏化电路194。

接收自动刷新aref(例如，来自命令解码器150；参见图1a)、测试模式熔丝位(例如，tmfzrefskip<1：0>(即，用于针对aref命令调节跳过率的测试模式信号))(例如，来自tm155；参见图1a)和模式寄存器位(例如，mr4<2：0>)(例如，来自一或多个寄存器153；参见图1a)的aref命令稀疏化电路196被配置成生成有效自动刷新arefe，所述有效自动刷新arefe可以基于相关联的存储器装置的一或多个参数(例如，温度和/或活动量)而变化。如图1b所示，可以在行解码器电路180处接收有效自动刷新arefe。下面参照图7a和7b更全面地描述了aref命令稀疏化电路196。包含反相输入的与门198被配置成接收指令信号stealslot和自动刷新arefe，并且在可以被刷新计数器199接收的ras(cbr)计数信号cbrcnt之前生成cas。可以包含cbr计数器的刷新计数器199被配置成接收测试模式熔丝信号tmfzrefcyc(例如，用于调节刷新周期的测试模式信号)并且生成行地址rxadd，所述行地址rxadd可以被提供到图1b的行解码器电路180。

图2是表200，所述表描绘了针对示例存储器装置温度的示例刷新间隔以及用于(例如，通过模式寄存器(mr))对存储器装置(例如，ddr5)的刷新间隔进行编程的相关联的多位字。如表200所示，对于大约85摄氏度(℃)或更低的存储器装置温度，存储器装置(例如，图1a的存储器装置100)的有效刷新命令间隔(trefie)可以等于1x(例如，使得每3.9微秒进行一次刷新)，其中x是默认刷新命令间隔。另外，对于大约或高于85℃的存储器装置温度，可以将存储器装置的有效刷新命令间隔(trefie)减小到0.5x(例如，每1.95微秒进行一次刷新)。尽管在较高温度(例如，大于85℃的温度)下可以减小存储器装置的刷新命令间隔，但是在此实例中，在较低温度(例如，大约或小于85℃的温度)下，有效刷新命令间隔(trefie)未被增加。注意，在此实例中，刷新命令间隔由外部控制器(例如，图1a的存储器装置100外部的控制器)设置。

图3展示了另一个表300，所述表描绘了示例刷新间隔以及用于(例如，通过模式寄存器)对低功率(lp)存储器装置(例如，lp4)的刷新间隔进行编程的相关联的多位字。如表300所示，可以将lp存储器装置设置为多个有效刷新命令间隔时间(trefe)之一。注意，在此实例中，刷新间隔由外部控制器(例如，图1a的存储器装置100外部的控制器)设置。

本公开的各个实施例涉及对存储器装置的一或多种设置进行编程以调节存储器装置的刷新间隔(即，并且因此调节内部刷新率)、针对由存储器装置执行的每个刷新操作选择的字线的数量和/或要跳过的刷新操作的数量(即，针对每x个刷新命令要跳过的刷新操作的数量)。换句话说，可以(例如，通过一或多种内部设置(例如，寄存器设置))将存储器装置编程为在多种模式之一下操作。与可以基于来自外部控制器(即，存储器装置外部的外部控制器)的信号来调节刷新率(例如，自动刷新率和行锤击刷新率)的常规装置、系统和/或方法相比，各个实施例可以包含对存储器装置内部的一或多种设置进行编程，所述一或多种设置可以允许存储器装置基于存储器装置的温度来调节一或多个操作率(例如，自动刷新间隔、刷新率、自动刷新跳过率和/或行锤击刷新率)。在一些实施例中，可以通过测试模式熔丝对一或多种设置进行编程。例如，根据一些实施例，可以将内部设置(在本文中被称为“测试模式熔丝刷新范围”(“tmfzrefrange”或“tmfzrefcyc”))设置为逻辑1或逻辑0。可以基于tmfzrefcyc的值设置刷新间隔。例如，参考图4中展示的表400，如果tmfzrefcyc设置为0，则刷新周期可以是例如32毫秒，并且被选择进行刷新的行的数量可以设置为8。另外，如果tmfzrefcyc设置为1，则刷新周期可以是例如64毫秒，并且被选择进行刷新的行的数量可以设置为4。

另外，根据各个实施例，可以将另一种内部设置(在本文中被称为“测试模式熔丝跳过率”(“tmfzrefrate”或“tmfzrefskip”))设置为逻辑1或逻辑0。可以基于tmfzrefskip和tmfzrefcyc的值设置默认刷新间隔。例如，参考图5中所示的表500，如果tmfzrefskip和tmfzrefcyc都设置为0，则刷新周期可以是例如32毫秒，并且关于8个aref的泵浦序列可以是8-8-8-8-8-8-8-8(即，对于每8个刷新命令，执行8次刷新)。另外，如果tmfzrefskip设置为1并且tmfzrefcyc设置为0，则刷新周期可以是例如64毫秒，并且关于8个aref的泵浦序列可以是8-x-8-x-8-x-8-x(即，对于每8个刷新命令，执行4次刷新)。

继续参考表500，如果tmfzrefskip设置为0并且tmfzrefcyc设置为1，则刷新周期可以是例如64毫秒，并且关于8个aref的泵浦序列可以是4-4-4-4-4-4-4-4(即，对于每8个刷新命令，执行8次刷新)。另外，如果tmfzrefskip和tmfzrefcyc都设置为1，则刷新周期可以是例如128毫秒，并且关于8个aref的泵浦序列可以是4-x-4-x-4-x-4-x(即，对于每8个刷新命令，执行4次刷新)。

如上所述，本文公开的各个实施例涉及基于存储器装置的温度来调节存储器装置的一或多个刷新间隔、刷新周期和/或刷新率(例如，自动刷新周期、行锤击刷新率和/或跳过率)。图6是描绘了在各种温度下的存储器装置的各种刷新间隔和设置的表600。例如，在第一温度范围(例如，t>＝60℃)下，tmfzrefrange和tmfzrefrate可以都设置为0，刷新周期(在本文中也被称为“间隔”)可以是32毫秒，并且泵浦序列可以是8-8-8-8-8-8-8-8(即，对于每8个刷新命令，执行8次刷新)。作为另一个实例，在第一温度范围(例如，t>＝60℃)下，tmfzrefrange可以设置为0并且tmfzrefrate可以设置为1，刷新周期可以是64毫秒，并且泵浦序列可以是8-x-8-x-8-x-8-x(即，对于每8个刷新命令，执行4次刷新)。

继续参考第一温度范围(例如，t>＝60℃)，在另一个实例中，tmfzrefcyc可以设置为1并且tmfzrefskip可以设置为0，刷新周期可以是64毫秒，并且泵浦序列可以是4-4-4-4-4-4-4-4(即，不跳过任何一次刷新)。另外，作为另一个实例，在第一温度范围(例如，t>＝60℃)下，tmfzrefcyc和tmfzrefskip可以都设置为1，刷新周期可以是128毫秒，并且泵浦序列可以是4-x-4-x-4-x-4-x(即，跳过1/2的刷新)。

例如，在第二温度范围(例如，60℃>＝t>＝35℃)下，tmfzrefcyc和tmfzrefskip可以都设置为0，刷新周期可以是48毫秒，并且泵浦序列可以是8-8-x-8-8-x-8-8(即，跳过1/3的刷新)。另外，在第二温度范围(例如，60℃>＝t>＝35℃)下，在另一个实例中，tmfzrefcyc可以设置为0并且tmfzrefskip可以设置为1，刷新周期可以是96毫秒，并且泵浦序列可以是8-x-x-8-x-x-8-x(即，跳过2/3的刷新)。

继续参考第二温度范围(例如，60℃>＝t>＝35℃)，作为又一个实例，tmfzrefcyc可以设置为1并且tmfzrefskip可以设置为0，刷新周期可以是96毫秒，并且泵浦序列可以是4-4-x-4-4-x-4-4(即，跳过1/3的刷新)。另外，在第二温度范围(例如，60℃>＝t＞＝35℃)下，作为又一个实例，tmfzrefcyc和tmfzrefskip可以都设置为1，并且刷新间隔可以是192毫秒，并且泵浦序列可以是4-x-x-4-x-x-4-x(即，跳过2/3的刷新)。

此外，在第三温度范围(例如35℃＞＝t)下，tmfzrefcyc和tmfzrefskip可以都设置为0，刷新周期可以是64毫秒，并且泵浦序列可以是8-x-8-x-8-x-8-x(即，跳过1/2的刷新)。另外，作为另一个实例，在第三温度范围(例如，35℃＞＝t)下，tmfzrefcyc可以设置为0并且tmfzrefskip可以设置为1，刷新间隔可以是128毫秒，并且泵浦序列可以是8-x-x-x-8-x-x-x(即，跳过3/4的刷新)。

继续参考第三温度范围(例如，35℃>＝t)，在另一个实例中，tmfzrefcyc可以设置为1并且tmfzrefskip可以设置为0，刷新周期可以是128毫秒，并且泵浦序列可以是4-x-4-x-4-x-4-x。另外，在此实例中，跳过1/2的刷新。另外，在第三温度范围(例如，35℃>＝t)下，作为又一个实例，tmfzrefcyc和tmfzrefskip可以都设置为1，刷新周期可以是256毫秒，并且泵浦序列可以是4-x-x-x-4-x-x-x(即，跳过3/4的刷新)。注意，以上参考图4-6公开的温度值、刷新周期、跳过率和泵浦序列是作为实例提供的，并且本公开不限于任何实际值。相反，其它温度值、刷新周期、跳过率和/或泵浦序列在本公开的范围内。

在各个实施例中，可以(例如，通过一或多种内部设置)将存储器装置编程为在多种模式之一下操作，其中每种模式可以与不同的自动刷新跳过率相关联。例如，在第一模式下，可以跳过1/3(或4/12)的刷新操作。在第二模式下，可以跳过1/2(或6/12)的刷新操作。在第三模式下，可以跳过2/3(或8/12)的刷新操作，并且在第四模式下，可以跳过3/4(或9/12)的刷新操作。

图7a和7b描绘了根据本公开的各个实施例的用于实施存储器装置的可变刷新跳过率的示例电路700。电路700在本文中也可以被称为“aref命令稀疏化电路”，并且图1c中所示的稀疏化电路196可以包含电路700的全部或一部分。在一些实施例中，存储器装置(例如，图1a的存储器装置100)的每个存储器组可以包含专用电路700。在其它实施例中，电路700可以与存储器装置的多于一个存储器组相关联。例如，图1a的刷新控制电路140可以包含电路700。图7a进一步描绘了表701，所述表展示了各种模式(即，模式a-模式d)以及相关联的跳过率。

电路700包含计数器702、组件704、组件706和触发器708。例如，组件704和组件706中的每个组件可以包含解码器(例如，4位解码器)和/或多路复用器。更具体地，例如，组件704和组件706中的每个组件可以包含解码器和多路复用器单元。如所展示的，可以包含n位(例如，4位)计数器的计数器702被配置成接收刷新命令aref和复位信号reset_n。在一些实施例中，刷新命令aref可以包含通过列解码器(例如，图1a的命令解码器150)生成的刷新信号。

计数器702的输出耦合到组件704和组件706中的每个组件。如下面更全面地描述的，可以基于相关联的存储器装置的操作模式来配置组件704和组件706中的每个组件。更具体地，可以基于存储器装置的温度和/或活动量来配置组件704和组件706。被配置成生成复位信号reset_n的组件706的输出耦合到计数器702的输入。另外，组件704的输出耦合到触发器708，所述触发器被配置成生成启用信号refen。

电路700进一步包含与门800、与门802和刷新计数器804。响应于接收到断言的刷新命令aref和断言的refen信号，可以通过与门800生成有效刷新命令arefe。如果在接收到断言的刷新命令aref时，refen信号为低，则通过与门800生成的有效刷新命令arefe可以为低。包含反相输入的与门802被配置成接收刷新命令arefe和指令信号stealslot，并且生成信号cbrcnt。刷新计数器804被配置成接收与门802的输出和tmfzrefcyc(例如，来自图1a的tm155)，并且生成行地址rxadd。可以将行地址rxadd提供到行解码器，如图1a所示的行解码器104。如将理解的是，在一些实施例中，图1c的aref命令稀疏化电路196可以包含计数器702、组件704、组件706、触发器708和与门800。另外，图1c的与门198可以包含与门802，并且图1c的刷新计数器199可以包含刷新计数器804。在电路700的预期操作期间，计数器702被配置成生成计数<3：0>，所述计数<3：0>对于每个接收到的刷新命令aref递增。可以将计数<3：0>传送到组件704和组件706。如果计数<3：0>的值等于组件704的编程值，则组件704可以生成脉冲信号(例如，低脉冲信号)，所述脉冲信号可以在触发器708处被接收。如将理解的是，在触发器708处接收到的脉冲信号可以使触发器708生成高启用信号refen。类似地，如果计数<3：0>的值等于组件706的编程值，则组件706可以生成脉冲信号(例如，低脉冲信号)。响应于组件706生成的脉冲信号，可以通过复位信号reset_n使计数器702复位。

可以基于期望的操作模式(例如，表701中所示的模式a、模式b、模式c和模式d)来设置组件704和组件706的值。换句话说，可以基于期望的自动刷新跳过率(例如，跳过1/3、跳过2/3、跳过1/4、跳过2/4、跳过3/4、跳过4/12、跳过6/12、跳过8/12、跳过9/12等)来设置组件704的值和组件706的值。例如，可以将组件704的值设置为要跳过的刷新次数(即，针对刷新间隔中的期望周期的数量的要跳过的刷新次数)。另外，可以将组件706的值设置为刷新间隔中的期望周期的数量。例如，为了跳过4/12(即，每12个刷新命令跳过4个刷新操作；模式a)，可以将组件704的值设置为4(例如，“0100”)并且可以将组件706的值设置为12(例如，“1100”)。为了跳过6/12(即，每12个刷新命令跳过6个刷新操作；模式b)，可以将组件704的值设置为6(例如，“0110”)并且可以将组件706的值设置为12(例如，“1100”)。为了跳过8/12(即，每12个刷新命令跳过8个刷新操作；模式c)，可以将组件704的值设置为8(例如，“1000”)并且可以将组件706的值设置为12(例如，“1100”)。为了跳过9/12(即，每12个刷新命令跳过9个刷新操作；模式d)，可以将组件704的值设置为9(例如，“1001”)并且可以将组件706的值设置为12(例如，“1100”)。作为另一个实例，为了跳过1/3(即，每3个刷新命令跳过1个刷新操作)，可以将组件704的值设置为1(例如，“0001”)并且可以将组件706的值设置为3(例如，“0011”)。作为又一个实例，为了跳过3/4(即，每4个刷新命令跳过3个刷新操作)，可以将组件704的值设置为3(例如，“0011”)并且可以将组件706的值设置为4(例如，“0100”)。

现在将参考图7a、7b和8描述电路700的示例操作，图8展示了包含各种内部刷新命令、计数器值和启用信号refen的时序图900。在此实例中，计数器702是4位计数器，并且选择存储器装置的模式使得跳过4/12的刷新命令。因此，在此实例中，将组件704的值设置为4(即，“0100”)并且将组件706的值设置为12(即，“1100”)。

最初，计数器702包含的cnt<3：0>为0000，并且因此组件704和组件706均不生成脉冲(例如，低脉冲)。因此，不使计数器702复位，启用信号refen为低，并且因此可以跳过在cnt<3：0>为0000时接收到的刷新信号910。继续此实例，在接收到刷新信号910时，计数器702的cnt<3：0>可以递增到0001，并且因此组件704和组件706均不生成脉冲。因此，不使计数器702复位，启用信号refen为低，并且因此可以跳过在cnt<3：0>为0001时接收到的刷新信号912。另外，在接收到刷新信号912时，计数器702的cnt<3：0>可以递增到0010，并且因此组件704和组件706均不生成低脉冲。因此，不使计数器702复位，启用信号refen为低，并且因此可以跳过在cnt<3：0>为0010时接收到的刷新信号914。在接收到刷新信号914时，计数器702的cnt<3：0>可以递增到0011，并且因此组件704和组件706均不生成低脉冲。因此，不使计数器702复位，启用信号refen为低，并且因此可以跳过在cnt<3：0>为0011时接收到的刷新信号916。

在接收到刷新信号916之后，计数器702的cnt<3：0>可以递增到0100。在此实例中，不使计数器702复位；然而，组件704生成脉冲(例如，低脉冲(即，set_n包含低脉冲))。因此，启用信号refen转变高，有效刷新命令arefe被断言，并且因此不跳过在cnt<3：0>为0100时接收到的刷新信号918。另外，对于在计数器702递增到1100之前的每个后续刷新信号(即，刷新信号920、刷新信号922、刷新信号924和刷新信号926)，启用信号refen可以为高，并且因此可以不跳过每个后续刷新信号(即，刷新信号920、刷新信号922、刷新信号924和刷新信号926)。

在接收到刷新信号926时，计数器702的cnt<3：0>可以递增到1100，并且因此组件706可以生成可以使计数器702复位的脉冲(例如，低脉冲(即，reset_n包含低脉冲))。如所展示的，触发器708被配置成接收复位信号reset_n，并且因此由组件706生成的脉冲可以使触发器708复位，并且启用信号refen可以转变低。

如上所述，本公开的一些实施例涉及基于存储器装置的温度和/或在存储器装置处的活动量来设置存储器装置的行锤击刷新窃取率。图9a描绘了根据本公开的一或多个实施例的用于生成信号stealslot的示例控制器1000。在一些实施例中，存储器装置的每个存储器组可以包含专用控制器1000。在其它实施例中，控制器1000可以与存储器装置的多于一个存储器组相关联。例如，图1a的刷新控制电路140可以包含控制器1000。

被配置成生成信号stealslot的控制器1000包含复位计数生成器(rstcntgen)1001、计数器1002、有效时钟生成器1003、计数检测器(在本文中也被称为“判断器”)1004、stealslot信号生成器1005和稀疏化mux1006。例如，图1c的stealslot稀疏化电路194可以包含rstcntgen1001、计数器1002、有效时钟生成器1003、计数检测器1004和稀疏化mux1006。

复位计数生成器1001被配置成生成复位信号rstcnt，所述复位信号rstcnt可以在计数器1002和计数检测器1004处被接收。图9b是复位计数生成器1001的更详细图示。如图9b所示，复位计数生成器1001包含与门1020和延迟元件1022。与门1020的一个输入包含反相输入并且被配置成接收信号stealslotpre。与门1020的另一个输入被配置成经由延迟元件1022接收信号stealslotpre。如图9b所示，响应于信号stealslotpre转变低，复位信号rstcnt可以包含脉冲。

再次参考图9a，stealslot信号生成器1005可以被配置成接收自动刷新aref、测试模式熔丝位(例如，tmfzrhr<2：0>)(例如，来自tm155；参见图1a)以及模式寄存器位(例如，mr4<2：0>)(例如，来自一或多个寄存器153；参见图1a)。stealslot信号生成器1005还可以被配置成接收信号pwrrstf(例如，可以在上电时发出并且可以用于在上电时初始化电路的复位信号)。stealslot信号生成器1005可以将信号stealslotpre传送到稀疏化mux1006和复位计数生成器1001中的每个。

被配置成接收测试模式熔丝位(例如，tmfzrhr<2：0>)(例如，来自tm155；参见图1a)、模式寄存器位(例如，mr4<2：0>)(例如，来自一或多个寄存器153；参见图1a)、有效信号act和预脉冲信号prepulse的有效时钟生成器1003可以生成有效时钟信号actck。例如，有效时钟生成器1003可以包含下面参考图12b描述的有效时钟生成器1350。

根据一些实施例，可以被配置成接收有效时钟信号actck和复位信号rstcnt的计数器1002可以在采样周期期间对(例如，在存储器组处接收到的)断言的有效时钟信号actck的数量进行计数。在一些实施例中，计数器1002可以耦合到存储行地址的寄存器(图9a中未示出)，并且可以被配置成对已经存取了存储器组的多个行的次数进行计数。

基于接收到的断言的有效时钟信号的数量，计数检测器1004可以确定存储器装置的活动水平，并且更具体地，确定存储器装置的存储器组的活动水平。所确定的活动水平可以由稀疏化mux1006用来生成信号stealslot。

如将理解的是，在刷新间隔trefi期间可以出现最大数量的断言的有效信号。例如，在单个刷新间隔trefi期间，断言的有效信号的最大数量可以为98。作为其它实例，在五个刷新间隔(即，5trefi)期间，断言的有效信号的最大数量可以为490，并且在十个刷新间隔(即，10trefi)期间，断言的有效信号的最大数量可以为980。另外，根据一些实施例，可以确定一或多个刷新间隔(例如，1trefi、5trefi、10trefi等)内有效信号的参考数，其中参考数是所述刷新间隔内断言的有效信号的最大数量的百分比(例如，10％、20％、30％)。在一些实施例中，如果刷新间隔内所接收的断言的有效信号的数量小于所述时间间隔内的参考数，则可以减小行锤击刷新窃取率，并且在一些实施例中，可以(例如，在一定时间段内)停止行锤击刷新操作(即，如果所述刷新间隔内所接收的断言的有效信号的数量小于参考数的话)。

另外，在一些实施例中，可以基于刷新间隔期间接收到的有效信号的数量与所述刷新间隔内断言的有效信号的最大数量的相对关系来动态地调节行锤击刷新窃取率。例如，如果在刷新间隔期间接收到的有效信号的数量小于所述刷新间隔内断言的有效信号的最大数量的1/2，则可以将窃取率降低到例如默认窃取率的1/2。作为另一个实例，如果在刷新间隔期间接收到的有效信号的数量小于所述刷新间隔内断言的有效信号的最大数量的1/4，则可以将窃取率降低到例如默认窃取率的1/4。根据各个实施例，可以通过与存储器组相关联的一或多个寄存器(例如，模式寄存器)来限定(例如，设置和/或调节)所述存储器组的行锤击刷新窃取率。

参考图10，展示了表1100，所述表描绘了针对接收到的断言的有效信号的数量的各种通过率(例如，1-跳过率)。如表1100中所描绘的，响应于时间间隔(例如，5trefi)内断言的有效信号的数量小于大约64，可以确定活动水平(例如，“超低”)，并且可以(例如，通过图9a的稀疏化mux1006)将通过率设置为(例如，减少到)0x，其中x是默认通过率。作为另一个实例，响应于在时间间隔(例如，5trefi)内断言的有效信号的数量介于大约64与127之间，可以确定活动水平(例如，“低”)，并且可以(例如，通过图9a的稀疏化mux1006)将通过率设置为(例如，减小到)1/4x。另外，响应于在时间间隔(例如，5trefi)内断言的有效信号的数量介于大约128与255之间，可以确定活动水平(例如，“中等”)，并且可以(例如，通过图9a的稀疏化mux1006)将通过率设置为(例如，减少到)1/2x。作为又一个实例，响应于在时间间隔(例如，5trefi)内断言的有效信号的数量介于大约255或更大之间，可以确定活动水平(例如，“高”)，并且可以(例如，通过图9a的稀疏化mux1006)将通过率设置为1x。在这些实施例中，可以通过信号rstcnt(例如，在如1trefi、5trefi、10trefi等时间间隔的末尾)使图9a的计数器1002复位。

如将理解的是，二进制数(即，至少8位数)的位<8：6>可以用于表示64到255的十进制数。根据一些实施例，(图9a的)计数器1002可以对二进制数的位<8：6>进行计数，并且这些位可以被计数检测器1004用来标识活动量。例如，图11描绘了示例时序图1200，所述时序图展示了(通过波形1202描绘的)计数器位q<6>、(通过波形1204描绘的)计数器位q<7>和(通过波形1206描绘的)计数器位q<8>的值。如时序图1200所示，如果计数器位q<6>、q<7>和q<8>中的每个计数器位均为低，则(例如，在一定时间段内)所接收到的断言的有效信号的数量小于64，并且活动水平(即，活动量)可以为“超低”。另外，如果位q<6>为高并且位q<7>和q<8>中的每个位均为低，则(例如，在所述时间段内)所接收到的断言的有效信号的数量介于64与127之间，并且活动水平可以为“低”。另外，如果位q<7>为高并且位q<8>为低，则(例如，在所述时间段内)所接收到的断言的有效信号的数量介于128与255之间，并且活动水平可以为“中等”。另外，如果位q<8>为高，则(例如，在所述时间段内)所接收到的断言的有效信号的数量大于255，并且活动水平可以为“高”。如上所述，基于存储器组的活动水平，可以(例如，通过稀疏化mux1006)设置存储器组的窃取率。

图9c描绘了根据本公开的一或多个实施例的示例计数检测器(在本文中也被称为“判断器”)1054。例如，计数检测器1054可以包含图9a的计数检测器1004。计数检测器1054包含触发器1060、1061和1062，其中每个触发器被配置成接收计数器位(例如，如上所述的q<6>、q<7>或q<8>)并且生成输出gc<0：2>。触发器输出(即，gc<0>、gc<1>、gc<2>)可以在多个与门1070、1071、1072和1073处被接收。响应于输出gc<0>、gc<1>、gc<2>，可以生成超低信号、低信号、中等信号和高信号(即，指示活动水平的超低信号、低信号、中等信号和高信号)之一并且将其传送到稀疏化mux1006(参见图9a)。计数检测器1054进一步包含与非(nand)门1075，所述与非门被配置成接收复位信号rstcnt(例如，来自图9a的复位计数生成器1001)和信号pwrrstf并且输出可以使触发器1060、1061和1062复位的信号。

图9d描绘了根据本公开的各个实施例的示例stealslot信号生成器1080。例如，图9a的stealslot信号生成器1005和/或图1c的stealslot信号生成器192可以包含stealslot信号生成器1080。stealslot信号生成器1080包含计数器1082，所述计数器被配置成接收自动刷新arefe和复位信号resetp并且基于接收到的自动刷新arefe信号的数量输出位<6：0>。stealslot信号生成器1080进一步包含复位生成器1084，所述复位生成器被配置成接收位<6：0>、测试模式熔丝位(例如，tmfzrhr<2：0>)(例如，来自tm155；参见图1a)、模式寄存器位(例如，mr4<2：0>)(例如，来自一或多个寄存器153；参见图1a)和信号pwrrstf。复位生成器1084被进一步配置成生成可以使计数器1082复位的复位信号resetp。

stealslot信号生成器1080进一步包含与门1085，所述与门包含反相输入。与门1085被配置成接收位<6：0>。与门1085的输出耦合到与门1086的一个输入，并且与门1086的另一个输入经由延迟元件1087耦合到与门1085的输出。与门1086被配置成生成信号stealslotpre。图9e所示的时序图1088展示了图9d所示的stealslot信号生成器1080的各种信号的示例状态。

图9f描绘了根据本公开的各个实施例的示例稀疏化mux1090。例如，图9a的稀疏化mux1006可以包含稀疏化mux1090。稀疏化mux1090包含计数器1092(例如，2位计数器)、与门1094、多路复用器1096和与门1097。

计数器1092被配置成接收信号stealslotpre和信号pwrrstf，并且基于断言的stealslotpre信号的数量来生成位s<1：0>。更具体地，计数器1092可以包含被配置成传送位s<0>的一个输出和被配置成传送位s<1：0>的另一个输出。与门1094被配置成在一个输入处接收位s<0>并在另一个输入处接收位s<1：0>，并且生成信号s01。

多路复用器1096被配置成接收电压vss、信号s01、来自计数器1092的位s<0>、电压vdd以及指示活动水平(例如，超低、低、中等、高)的选择信号(例如，来自计数检测器(例如，计数检测器1004))。基于活动水平，多路复用器1096可以输出电压vdd、电压vss、位s<0>或信号s01作为信号stealskipf。例如，当选择信号“高”被断言时，将电压vdd输出为stealskipf。另外，例如，当选择信号“中等”被断言时，将位s<0>输出为stealskipf(例如，由于s<0>是s-计数器的lsb，所以跳过率为1/2。因此，窃取率将降低到stealslotpre的一半)。当选择信号“低”被断言时，将信号s01输出为stealskipf(例如，由于每4个周期中仅一个周期为高，所以跳过率为3/4。因此，窃取率将降低到stealslotpre的四分之一)。当选择信号“超低”被断言时，将电压vss输出为stealskipf(例如，由于stealskipf信号将始终为低，所以跳过率为100％。因此，窃取率将降低为零)。

可以接收信号stealskipf以及信号stealslotpre的与门1097可以生成信号stealslot。如果信号stealskipf和信号stealslotpre两者均被断言，则信号stealslot可以被断言。图9g所示的时序图1098展示了图9f所示的稀疏化mux1090的各种信号的示例状态和位(例如，其中跳过率为2/4)。如时序图1098所示，如果在接收到高的stealslotpre时stealskipf为低，则跳过stealslot。

根据一些实施例，基于存储器装置的温度来调节存储器装置的行锤击刷新窃取率。在一些实例(例如，包含移动dram)中，如本文所公开的，可以在较低温度(例如，低于85℃)下减小刷新率(例如，自动刷新率)。然而，可能仍然有必要执行一定数量的行锤击刷新操作(例如，由于存储器装置的活动水平)。因此，在一些实施例中，可以在较低温度下增加行锤击刷新窃取率，并且因此，在这些实施例中，尽管可以降低自动刷新率，但是仍然可以执行足够数量的行锤击刷新操作。

在一些实施例中，可以基于存储器装置的操作温度和存储器装置的活动水平来限定(例如，设置和/或调节)行锤击刷新窃取率。更具体地，例如，在一些实施例中，可以从例如存储器装置的模式寄存器(例如，模式寄存器4(mr4))读取存储器装置的温度数据。另外，温度数据可以用于选择多个计数器位中的位的子集(即，来自多位字)，并且位的子集可以用于确定行锤击刷新窃取率。在这些实施例中，尽管在低温下自动刷新率降低，但是由于活动水平的阈值较低，所以行锤击刷新窃取率可以增加。

图12a描绘了根据本公开的一或多个实施例的用于生成存储器装置的行锤击刷新窃取率的示例控制器1300。在一些实施例中，存储器装置的每个存储器组可以包含专用控制器1300。在其它实施例中，控制器1300可以与存储器装置的多于一个存储器组相关联。例如，图1a的刷新控制电路140可以包含控制器1300。

控制器1300包含复位计数生成器(rstcntgen)1301、计数选择器1302、有效时钟生成器1303、计数检测器(在本文中也被称为“判断器”)1304、stealslot信号生成器1305和稀疏化mux1306。控制器1300进一步包含计数器1308。仅举例来说，stealslot信号生成器1305可以包含图9a的stealslot信号生成器1005，复位计数生成器1301可以包含图9a的复位计数生成器1001，计数器1308可以包含图9a的计数器1002，并且计数检测器1304可以包含图9a的计数检测器1004。例如，图1c的stealslot稀疏化电路194可以包含rstcntgen1301、计数选择器1302、有效时钟生成器1303、计数检测器1304和稀疏化mux1306。

stealslot信号生成器1305可以被配置成接收自动刷新aref、测试模式熔丝位(例如，tmfzrhr<2：0>)(例如，来自tm155；参见图1a)以及模式寄存器位(例如，mr4<2：0>)(例如，来自一或多个寄存器153；参见图1a)。stealslot信号生成器1305还可以接收信号pwrrstf。stealslot信号生成器1305可以配置成将信号stealslotpre传送到稀疏化mux1306。复位计数生成器1301可以配置成生成复位信号rstcnt，所述复位信号可以在计数器1308和计数检测器1304处被接收。

被配置成接收测试模式熔丝位(例如，tmfzrhr<2：0>)(例如，来自tm155；参见图1a)、模式寄存器位(例如，mr4<2：0>)(例如，来自一或多个寄存器153；参见图1a)、有效信号act和预脉冲信号prepulse的有效时钟生成器1303可以生成有效时钟信号actck，所述有效时钟信号可以被计数器1308接收。例如，有效时钟生成器1303可以包含以下参考图12b描述的有效时钟信号生成器1350。

计数选择器1302可以被配置成接收多位字。更具体地，计数选择器1302可以被配置成从计数器1308接收计数器位q<10：4>，所述计数器被配置成对在相关联的存储器装置处接收到的断言的有效信号的数量进行计数。

另外，计数选择器1302可以被配置成从模式寄存器(例如，模式寄存器4(mr4))接收指示存储器装置的温度的数据(例如，多个位)。更具体地，例如，计数选择器1302可以接收模式寄存器位mr4<2：0>。另外，基于mr4<2：0>的位，可以选择计数器位q中的位的子集。例如，如果mr4<2：0>的位指示存储器装置处于第一温度，则存储器装置的窃取率可以基于q的第一位数(例如，q<7：5>)，所述第一位数可以由x<2：0>表示。另外，如果mr4<2：0>的位指示存储器装置处于第二不同的温度，则存储器装置的窃取率可以基于q的第二不同位数(例如，q<10：8>)，所述第二不同位数可以由x<2：0>表示。

图12b描绘了根据本公开的各个实施例的示例有效时钟生成器1350。例如，有效时钟生成器1350可以包含图12a所示的有效时钟生成器1303和/或图9a所示的有效时钟生成器1003。有效时钟生成器1350包含与非门1352、触发器1354、与非门1356、振荡器1358、延迟元件1360、与门1362和与非门1364。

与非门1352被配置成接收预脉冲信号prepulse和信号pwrrstf，并且生成可以使触发器1354复位的信号。触发器1354被配置成接收有效信号act和与非门1352的输出。触发器1354的输出耦合到与非门1356的一个输入，并且与非门1356的另一个输入被配置成从与门1362接收反馈信号。振荡器1358被配置成从与非门1356接收启用信号en。振荡器1358还接收测试模式熔丝位(例如，tmfzrhr<2：0>)(例如，来自tm155；参见图1a)以及模式寄存器位(例如，mr4<2：0>)(例如，来自一或多个寄存器153；参见图1a)。振荡器1358被配置成生成振荡器信号osc。例如，可以将默认振荡器(osc)周期设置为200纳秒。然而，在一些实施例中，tmfzrhr可以用于调节osc周期(例如，由于“长时间”激活问题的装置性能)。另外，(例如，由于长时间激活问题的装置性能可能随温度而改变)，mr4可以与温度信息一起用于调节osc周期。

与门1362的一个输入耦合到振荡器1358的输出，并且包含反相输入的与门1362的另一个输入经由延迟元件1340耦合到振荡器1358的输出。与非门1364被配置成在第一反相输入处接收有效信号act并且在第二反相输入处从与门1362接收信号rasck。与非门1364被配置成生成有效时钟信号actck。图12c所示的时序图1370展示了图12b的有效时钟生成器1350的各种信号的示例状态。

图13描绘了示例表1400，所述表展示了可以针对存储器装置的各种温度范围选择的示例计数器位q。例如，如果mr4<2：0>的位指示存储器装置处于35℃～60℃，则可以选择位q<7：5>(即，有效信号的计数值为32-128)用于确定存储器装置的窃取率。作为另一个实例，如果mr4<2：0>的位指示存储器装置处于85℃～110℃，则可以选择位q<9：7>(即，有效信号的计数值为128-512)用于确定存储器装置的窃取率。作为另一个实例，如果mr4<2：0>的位指示存储器装置<35℃，则可以选择位q<6：4>(即，有效信号的计数值为16-64)用于确定存储器装置的窃取率。因此，对于较低温度，较低的计数值可以用于确定活动水平(例如，超低、低、中等、高)，并且因此对于较低温度，可以增加窃取率。

另外，再次参考图12a，与图9a的计数检测器1004类似，计数检测器1304可以标识活动水平(例如，超低、低、中等、高)，所述活动水平可以由稀疏化mux1306用来选择窃取率。

图14a和14b示出了另一个示例表1450，所述表描绘了各种输入(例如，来自测试模式tm或模式寄存器mr)、温度范围、刷新间隔、aref命令、窃取率和跳过率。更具体地，表1450的部分1452描绘了用于针对表1450的部分1454中示出的各种温度对测试模式和/或模式寄存器位进行编程的各种示例多位字。表1450的部分1456描绘了基于tmfsrefskip位<1：0>的各种刷新间隔设置。表1450的部分1458描绘了刷新间隔倍数(例如，1x、0.5x、0.25x)和基于tmfzrefskip位<1：0>的跳过率，并且表1450的部分1460描绘了基于存储器装置的活动水平(即，超低(ul)、低(l)、中等(m)和高(h))的各种可能的窃取率和跳过率。更具体地，部分1458描绘了针对各种温度(例如，如部分1454中所示)的刷新命令间隔(trefi)倍数和跳过率，并且部分1460展示了基于存储器装置的活动水平和温度(例如，如部分1454中所示)的各种窃取率和跳过率。

图15是根据本公开的各个实施例的操作存储器装置的示例方法1500的流程图。可以根据本公开中描述的至少一个实施例来布置方法1500。在一些实施例中，方法1500可以由如图1a的存储器装置100、图7a和7b的电路700、图9a的控制器1000、图12a的控制器1300、图16的存储器装置1600和/或图17的电子系统1700等装置或系统或另一种装置或系统来执行。尽管被展示为离散的框，但是根据期望的实施方案，各个框可以被划分为另外的框、被组合为更少的框或被消除。

方法1500可以在框1502处开始，在所述框处，可以确定存储器装置的存储器组的操作温度，并且方法1500可以进行到框1503。例如，可以通过存储器装置的温度传感器和/或存储器装置的模式寄存器来确定操作温度。

在一些实施例中，在框1503处，可以确定在所述存储器组处接收到的有效信号的数量(“激活数”)，并且方法1500可以进行到框1504。

在框1504处，可以基于存储器组的操作温度并且可能基于有效信号的数量来调节存储器组的至少一个刷新率，并且方法1500可以进行到框1506。例如，可以调节自动刷新率和/或可以调节存储器组的行锤击刷新窃取率。例如，可以将自动刷新率调节为32毫秒、48毫秒、64毫秒、96毫秒、128毫秒、192毫秒、256毫秒或任何其它速率。另外，例如，可以将行锤击刷新窃取率调节为零、默认速率的1/4、默认速率的1/2、默认速率或任何其它速率。在一些实施例中，可以将存储器组的操作温度与一或多个阈值温度进行比较，以确定如何调节至少一个刷新率。

在框1506处，可以响应于所述操作温度小于或等于第一阈值温度而跳过所述存储器组的至少一次内部自动刷新。仅举例来说，在包含十二个周期的刷新间隔期间，可以跳过四次内部自动刷新，可以跳过六次内部自动刷新，可以跳过八次内部自动刷新，或者可以跳过九次内部自动刷新。另外，例如，第一阈值温度可以是大约85℃、60℃、45℃或任何其它温度。

在不脱离本公开的范围的情况下，可以对方法1500进行修改、添加或省略。例如，可以以不同的顺序来实施方法1500的操作。另外，概述的操作和动作仅作为实例提供，并且在不背离所公开的实施例的本质的情况下，所述操作和动作中的一些操作和动作可以是任选的、可以被组合为更少的操作和动作或者可以被扩展为另外的操作和动作。例如，方法还可以包含可以(例如，基于存储器组的操作温度和/或刷新率(例如，自动刷新率、行锤击刷新率或两者))设置存储器组的自动刷新的跳过率的动作。此外，例如，方法1500可以包含以下动作：(例如，通过一或多个测试熔丝、模式寄存器等)对存储器装置的一或多种设置进行编程，所述一或多种设置可以用于内部调节例如存储器装置的刷新率和/或跳过率。

还公开了一种存储器装置。根据各个实施例，所述存储器装置可以包含一或多个存储器单元阵列，如存储器单元阵列102(参见图1a)。所述一或多个存储器单元阵列可以包含多个存储器组。

图16是根据本文描述的一或多个实施例实施的存储器装置1600的简化框图。可以包含例如半导体装置的存储器装置1600包含存储器阵列1602和控制器1604。可以包含多个存储器组的存储器阵列1602可以包含多个存储器单元。

控制器1604可以与存储器阵列1602可操作地耦合，以便读取、写入或刷新存储器阵列1602内的任何或所有存储器单元。控制器1604可以被配置用于实行本文公开的一或多个实施例。例如，在一些实施例中，可以包含例如图7a和7b的电路700、图9a的控制器1000和/或图12a的控制器1300的控制器1604可以被配置成根据本文公开的各个实施例检测与存储器组相关联的活动，确定与所述存储器组相关联的操作温度，和/或控制(例如，限定、设置和/或调节)所述存储器组处的刷新操作。

还公开了一种系统。根据各个实施例，所述系统可以包含存储器装置，所述存储器装置包含多个存储器组，每个存储器组具有存储器单元的阵列。每个存储器单元可以包含存取晶体管和与所述存取晶体管可操作地耦合的存储元件。

图17是根据本文描述的一或多个实施例实施的电子系统1700的简化框图。电子系统1700包含至少一个输入装置1702，所述至少一个输入装置可以包含例如键盘、鼠标或触摸屏。电子系统1700进一步包含至少一个输出装置1704，如监视器、触摸屏或扬声器。输入装置1702和输出装置1704不一定可以彼此分离。电子系统1700进一步包含存储装置1706。输入装置1702、输出装置1704和存储装置1706可以耦合到处理器1708。电子系统1700进一步包含耦合到处理器1708的存储器装置1710。可以包含图16的存储器装置1600的存储器装置1710可以包含存储器单元的阵列。电子系统1700可以包含例如计算、处理、工业或消费产品。电子系统1700可以包含例如但不限于个人计算机或计算机硬件组件、服务器或其它联网硬件组件、数据库引擎、入侵防御系统、手持装置、平板计算机、电子笔记本、相机、电话、音乐播放器、无线装置、显示器、芯片集、游戏、车辆或其它已知系统。

与一些常规装置、系统和方法相比，本公开的各个实施例可以涉及基于一或多个操作参数，如其它刷新率、操作温度和/或存储器装置活动量，来动态地调节存储器装置的一或多个速率(例如，自动刷新率、自动刷新跳过率和/或行锤击刷新窃取率)。本文公开的各个实施例可以减少存储器装置的功耗和处理开销，而基本上不降低存储器装置的性能和/或可靠性。

本公开的一或多个实施例包含一种操作存储器装置的方法。所述方法可以包含确定存储器装置的存储器组的操作温度。所述方法还可以包含基于所述存储器组的所述操作温度来调节所述存储器组的至少一个刷新率。另外，所述方法可以包含响应于所述操作温度小于或等于第一阈值温度而跳过所述存储器组的至少一次内部自动刷新。

本公开的一些实施例包含一种存储器装置。所述存储器装置可以包含存储器阵列，所述存储器阵列包含至少一个存储器组。所述存储器装置还可以包含耦合到所述存储器阵列的至少一个控制器。所述至少一个控制器可以被配置成基于所述存储器组的操作温度来设置所述存储器组的自动刷新率。所述至少一个控制器还可以被配置成基于所述存储器组的所述操作温度来设置所述存储器组的自动刷新跳过率。

本公开的另外的实施例包含一种电子系统。所述电子系统可以包含至少一个输入装置、至少一个输出装置以及可操作地耦合到所述输入装置和所述输出装置的至少一个处理器装置。所述电子系统还可以包含至少一个存储器装置，所述至少一个存储器装置可操作地耦合到所述至少一个处理器装置并且包括存储器阵列和耦合到所述存储器阵列的控制器。所述控制器可以被配置成基于存储器组的操作温度来控制所述存储器组的自动刷新率。所述控制器还可以被配置成基于所述存储器组的所述自动刷新率和所述操作温度中的至少一个来控制所述存储器组的自动刷新跳过率。

根据惯例，附图中展示的各种特征可能未按比例绘制。本公开中呈现的图示并不意味着是任何特定设备(例如，装置、系统等)或方法的实际视图，而仅仅是用于描述本公开的各个实施例的理想化表示。因此，为了清楚起见，可以任意扩大或减小各种特征的尺寸。另外，为了清楚起见，可以简化附图中的一些附图。因此，附图可能未描绘给定设备(例如，装置)的所有组件或特定方法的所有操作。

如本文所使用的，术语“装置”或“存储器装置”可以包含具有存储器的装置，但不限于仅具有存储器的装置。例如，装置或存储器装置可以包含存储器、处理器和/或其它组件或功能。例如，装置或存储器装置可以包含片上系统(soc)。

本文使用的术语，尤其是在所附权利要求书(例如，所附权利要求书的主体)中使用的术语，通常旨在作为“开放式”术语(例如，术语“包含(including)”应被解释为“包含但不限于”，术语“具有”应被解释为“至少具有”，术语“包含(includes)”应被解释为“包含但不限于”等)。

另外，如果意指特定数目的一种所引入的权利要求陈述，那么将在所述权利要求中明确陈述这种意图，并且在不存在此类陈述的情况下，不呈现这种意图。例如，为了帮助理解，以下所附权利要求书可以包含使用介绍性短语“至少一个”和“一或多个”以介绍权利要求陈述。然而，此类短语的使用不应当解释为暗示由不定冠词“一个”或“一种”引入的权利要求陈述将包含此类引入性权利要求陈述的任意特定权利要求限制为仅包含一个此类陈述的实施例，即使当相同的权利要求包含所述引入性短语“一或多个”或“至少一个”以及不定冠词如“一个”或“一种”(例如，“一个”和/或“一种”应该被解释为意指“至少一个”或“一或多个”)；这对用于引入权利要求陈述的定冠词的使用同样适用。如本文所使用的，“和/或”包含相关联的所列项中的一或多个项的任何和所有组合。

另外，即使明确陈述了特定数量的引入的权利要求陈述，也应该理解的是，这种陈述应该被解释为至少意指所陈述的数量(例如，在无其它修饰语的情况下仅陈述“两个陈述”意指至少两个陈述或两个或两个以上陈述)。此外，在其中使用类似于“a、b和c等中的至少一个”或“a、b和c等中的一或多个”的惯例的情况下，通常这种构造旨在包含单独的a、单独的b、单独的c、a和b一起、a和c一起、b和c一起、或a、b和c一起等。例如，术语“和/或”的使用旨在以此方式进行解释。

另外，无论是在说明书、权利要求书还是附图中，呈现两个或两个以上替代性术语的任何分隔性词语或短语都应当被理解为考虑到了包含所述术语中的一个、所述术语中的任一个或这两个术语的可能性。例如，短语“a或b”应理解为包含“a”或“b”或“a和b”的可能性。

另外，术语“第一”、“第二”、“第三”等的使用在本文中不一定用于暗示元件的具体顺序或数量。通常，术语“第一”、“第二”、“第三”等用于以通用标识符的形式区分不同的元件。在没有表明术语“第一”、“第二”、“第三”等暗示具体顺序的情况下，这些术语不应被理解为暗示具体顺序。另外，在没有表明术语“第一”、“第二”、“第三”等暗示具体数量的元件的情况下，这些不应被理解为暗示具体数量的元件。

以上描述并且在附图中展示的本公开的实施例不限制本公开的范围，所述范围由所附权利要求书及其合法等效物的范围所涵盖。任何等效实施例都在本公开的范围内。实际上，除了本文示出和描述的那些之外，根据描述，本公开的各种修改(如所描述的元件的替代性有用组合)对于本领域技术人员而言将变得显而易见。此类修改和实施例也落入所附权利要求和等效物的范围内。