对抗存储器阵列中的数位线耦合的制作方法

[0001]
本公开总体上涉及存储器，并且更具体地涉及与对抗存储器阵列中的数位线耦合相关联的设备和方法。


背景技术：

[0002]
存储器装置通常以内部半导体集成电路的形式设置于计算机或其它电子装置中。存在许多不同类型的存储器，包含易失性存储器和非易失性存储器。易失性存储器可能需要电力来维护其数据，并且包含随机存取存储器(ram)、动态随机存取存储器(dram)和同步动态随机存取存储器(sdram)等。非易失性存储器可以通过在断电时保留所存储的数据来提供持久数据，并且可以包含nand闪速存储器、nor闪速存储器、只读存储器(rom)、电可擦除可编程rom(eeprom)、可擦除可编程rom(eprom)和电阻可变存储器(如相变随机存取存储器(pcram)、电阻式随机存取存储器(rram)和磁阻式随机存取存储器(mram)等)。
[0003]
存储器还用作各种电子应用的易失性数据存储区和非易失性数据存储区，包含但不限于个人计算机、便携式记忆棒、数码相机、蜂窝电话、便携式音乐播放器(如mp3播放器)、电影播放器和其它电子装置。可以将存储器单元布置成阵列，其中所述阵列用于存储器装置中。
[0004]
增加存储器密度(例如，芯片上每单位表面积上存储的位数)通常是存储器制造商的期望目标。然而，当存储器单元的尺寸及其之间的间距减小时，如数位线、字线、晶体管和/或电容器的组件之间的耦合噪声会增加。作为一个实例，数位线之间的电容耦合可能导致可用于读出放大器的读出裕度减小，所述读出放大器用于确定由相应存储器单元存储的数据值。


技术实现要素：

[0005]
本公开的一个方面提供了一种用于对抗存储器中的数位线耦合的设备(103)，其中所述设备包括：读出组件(223-1，...，223-4，323)，所述读出组件耦合到第一存储器单元阵列(110，210-1，210-2，210-3，210-4，210-5)的相应第一数位线(222-1，...，222-34，322-1，322-2)和第二存储器单元阵列(110，210-1，210-2，210-3，210-4，210-5)的相应第二数位线(222-1，...，222-34，322-1，322-2)，其中所述相应第二数位线充当用于读出所述第一阵列的存储器单元的参考数位线；以及控制电路系统(105)，所述控制电路系统耦合到所述读出组件，并且被配置成结合读出存储在耦合到字线(221)和所述相应第一数位线的存储器单元中的数据值进行以下：启用开关(114，224-1，...，224-16，324)以将所述第一阵列的邻近所述相应第一数位线的第三数位线(222-1，...，222-34，322-1，322-2)连接到所述第二阵列的邻近所述参考数位线的第四数位线(222-1，...，222-34，322-1，322-2)，使得所述参考数位线经历的数位线耦合噪声的量与所述第一数位线经历的数位线耦合噪声的量相同。
[0006]
本公开的另一个方面提供了一种用于对抗存储器中的数位线耦合的方法，其中所述方法包括：启用第一存储器阵列(110，210-1，210-2，210-3，210-4，210-5)的第一数位线
(222-1，...，222-34，322-1，322-2)和字线(221)以将由耦合到所述第一数位线和所述字线的存储器单元存储的电荷转储到所述第一数位线上，其中所述第一存储器阵列的所述第一数位线耦合到读出组件(223-1，...，223-4，323)，所述读出组件耦合到第二存储器阵列(110，210-1，210-2，210-3，210-4，210-5)的充当用于读出所述存储器单元的参考数位线的第一数位线；以及通过以下结合读出所述存储器单元来补偿所述第一存储器阵列的所述第一数位线和多条数位线(222-1，...，222-34，322-1，322-2)之间的数位线到数位线耦合：将所述第一存储器阵列的所述多条数位线连接到所述第二存储器阵列的对应的相应数位线(222-1，...，222-34，322-1，322-2)，使得所述参考数位线的参考电压经历的数位线到数位线耦合效应与所述第一数位线经历的数位线到数位线耦合效应相同。
[0007]
本公开的另一个方面提供了一种用于对抗存储器中的数字线耦合的设备(103)，其中所述设备包括：第一存储器阵列(110，210-1，210-2，210-3，210-4，210-5)、第二存储器阵列(110，210-1，210-2，210-3，210-4，210-5)和第三存储器阵列(110，210-1，210-2，210-3，210-4，210-5)；第二多个开关(114，224-1，...，224-16，324)；控制电路系统(105)，所述控制电路系统耦合到所述第一存储器阵列、所述第二存储器阵列、所述第三存储器阵列、所述第一多个开关和所述第二多个开关，并且被配置成：启用所述第一存储器阵列的第一多条数位线(222-1，...，222-34，322-1，322-2)和第二多条数位线(222-1，...，222-34，322-1，322-2)，其中所述第一多条数位线和所述第二多条数位线经历数位线到数位线耦合效应；启用所述第一多个开关以将所述第一多条数位线保持的第一多个电压引入到所述第二存储器阵列的第三多条数位线(222-1，...，222-34，322-1，322-2)，其中所述第二存储器阵列的第一多条参考数位线经历由所述第三多条数位线保持的所述第一多个电压产生的数位线到数位线耦合效应；并且启用所述第二多个开关以将所述第二多条数位线保持的第二多个电压引入到所述第三存储器阵列的第四多条数位线(222-1，...，222-34，322-1，322-2)，其中所述第三存储器阵列的第二多条参考数位线经历由所述第四多条数位线保持的所述第二多个电压产生的数位线到数位线耦合效应。
附图说明
[0008]
图1是根据本公开的多个实施例的呈包含存储器装置的计算系统的形式的设备的框图。
[0009]
图2是根据本公开的多个实施例的通过多个开关耦合的多个存储器阵列的框图。
[0010]
图3是根据本公开的多个实施例的开关和读出放大器的框图。
[0011]
图4是展示了根据本公开的多个实施例的数位线波形的图。
[0012]
图5展示了根据本公开的多个实施例的用于对抗存储器阵列中的噪声的方法的示例流程图。
[0013]
图6展示了计算机系统的示例机器，在所述计算机系统中可以执行用于引起所述机器执行本文所讨论的各种方法的一组指令。
具体实施方式
[0014]
本公开包含与对抗存储器阵列中的数位线到数位线耦合噪声有关的设备和方法。经历数位线到数位线耦合噪声的设备可以包含除了其它组件之外的多个阵列、读出电路系
统和控制电路系统。读出组件可以耦合到第一存储器单元阵列的相应第一数位线和第二存储器单元阵列的相应第二数位线。所述相应第二数位线可以充当用于读出所述第一阵列的存储器单元的参考数位线。所述控制电路系统可以耦合到所述读出组件，并且可以被配置成结合读出存储在耦合到字线和所述相应第一数位线的存储器单元中的数据值进行以下：启用开关以将所述第一阵列的邻近所述相应第一数位线的第三数位线连接到所述第二阵列的邻近所述参考数位线的第四数位线，使得所述参考数位线经历的数位线耦合噪声的量与所述第一数位线经历的数位线耦合噪声的量相同。
[0015]
读出存储器单元可以包含激活wl以接通与存储器单元的所选行相对应的存取晶体管。激活存储器单元的所选行可以允许将存储在存储器单元上的电荷“转储”到相应数位线上。耦合到每条数位线的读出放大器可以用于放大位于数位线与读出放大器耦合到的参考数位线之间的差分电压信号。参考数位线可以在如vcc/2等特定电压处偏置，但数位线到数位线(dl-dl)耦合可以改变数位线上的电压。变化量(例如，数位线(dl)上的电压下拉)可以取决于数据模式(例如，存储在相邻单元中的数据值)。例如，数据模式可以包含大量“0”中的“1”，使得与不同数据模式相比，变化量可以最大。
[0016]
由于dl-dl耦合而导致的数位线上的电压变化可以减小dl与参考dl之间的电压差，这可能使检测单元更加困难。dl与对应的参考dl之间的电压差减小可以使可用于读出放大器的信号降级。减少由于dl-dl耦合而导致的降级(例如，电压变化)以启用读出放大器以锁存数据值可能是有益的。
[0017]
可以通过将噪声引入到参考数位线来恢复由于dl-dl耦合而导致的电压差。引入到参考dl的噪声的量可以基本上等于目标数位线由于dl-dl耦合而经历的噪声。可以使用将邻近目标dl的dl耦合到邻近参考数位线的dl的开关将噪声引入到参考dl。如果两者均未经历噪声，则与目标dl和参考dl的电压差相比，将噪声引入到目标dl和参考dl两者可以保持同一电压差。
[0018]
如本文所使用的，噪声描述了引入来自数位线的电荷或电荷损失。例如，将电荷引入到数位线可以包含引入并非源自耦合到数位线的存储器单元的电荷。电荷损失可以包含电荷从数位线损失到不同数位线。在许多情况下，损失电荷的数位线和获得电荷的不同数位线均会经历噪声。
[0019]
如果数位线在存储器阵列中彼此物理地相邻定位，则数位线可以彼此邻近。如果行的地址是连续的和/或如果邻近行之间不存在其它行，则存储器单元行可以与不同存储器单元行相邻。如果存储器单元耦合到彼此邻近的行，则存储器单元可以彼此邻近。
[0020]
如本文所使用的，“多个”某物可以指一或多个此类事物。例如，多个存储器装置可以指一或多个存储器装置。“多个”某物意指两个或两个以上。另外地，本文中使用的如“n”等指定符，具体地是关于附图中的附图标记所使用的指定符，指示多个如此指定的特定特征可以包含在本公开的多个实施例中。
[0021]
本文的附图遵循编号惯例，其中一或多个第一数字与附图编号相对应，并且剩余数字标识图中的元件或组件。可以通过使用类似的数字来标识不同附图之间的类似的元件或组件。如将理解的，可以添加、交换和/或消除在本文的各个实施例中示出的元件以提供本公开的多个另外的实施例。另外，在图中提供的元件的比例和相对尺度旨在展示本公开的各个实施例，而不旨在以限制性的意义使用。
[0022]
图1是根据本公开的多个实施例的呈包含存储器装置103的计算系统100的形式的设备的框图。如本文所使用的，例如，存储器装置103、存储器阵列110和/或主机102也可以分别被认为是“设备”。
[0023]
在此实例中，系统100包含主机102，所述主机通过接口104耦合到存储器装置103。在各种其它类型的系统中，计算系统100可以是个人膝上型计算机、台式计算机、数码相机、移动电话、存储卡读取器或具备物联网(iot)能力的装置。主机102可以包含能够访问存储器120的多个处理资源(例如，一或多个处理器、微处理器或某种其它类型的控制电路系统)。系统100可以包含单独的集成电路，或者主机102和存储器装置103两者均可以位于同一集成电路上。例如，主机102可以是包括多个存储器装置103的存储器系统的系统控制器，其中系统控制器102通过如中央处理单元(cpu)等另一个处理资源来提供对相应存储器装置103的访问。
[0024]
在图1所示出的实例中，主机102负责执行操作系统(os)和/或可以(例如，通过控制器105从存储器装置103)加载到所述操作系统的各种应用(例如，进程)。可以通过从主机102向存储器装置103提供访问命令以访问包括os和/或各种应用的数据来从存储器装置103加载os和/或各种应用。主机102还可以通过向存储器装置103提供访问命令以检索在os和/或各种应用的执行中所利用的所述数据来访问由os和/或各种应用所利用的数据。
[0025]
为了清楚起见，已经将系统100简化为集中于与本公开特别相关的特征。存储器阵列110可以是例如dram阵列、sram阵列、stt ram阵列、pcram阵列、tram阵列、rram阵列、nand闪存阵列和/或nor闪存阵列。例如，存储器阵列110可以是如3d-dram存储器阵列等非屏蔽dl 4f2阵列。阵列110可以包括存储器单元，所述存储器单元以由字线(在本文中可以称为存取线或选择线)耦合的行和由数位线(在本文中可以称为读出线或数据线)耦合的列布置。尽管在图1中示出了单个阵列110，但实施例不限于此。例如，存储器装置103可以包含多个阵列110(例如，多个dram单元组)。
[0026]
存储器装置103包含用于锁存在接口104上提供的地址信号的地址电路系统106。所述接口可以包含例如采用适合协议的物理接口(例如，数据总线、地址总线和命令总线或组合的数据/地址/命令总线)。此类协议可以是定制的或专有的，或接口104可以采用如外围组件互连快速(pcie)、gen-z、ccix等标准化协议。通过行解码器108和列解码器112接收并解码地址信号以访问存储器阵列110。可以通过使用读出电路系统111读出读出线上的电压和/或电流变化来从存储器阵列110读取数据。读出电路系统111可以包括例如读出放大器，所述读出放大器可以读取并锁存来自存储器阵列110的一页(例如，一行)数据。i/o电路系统107可以用于通过接口104与主机102进行双向数据通信。读取/写入电路系统113用于将数据写入存储器阵列110或从存储器阵列110读取数据。作为一个实例，电路系统113可以包括各种驱动器、锁存器电路系统等。
[0027]
控制电路系统105解码由主机102提供的信号。信号可以是由主机102提供的命令。这些信号可以包含芯片启用信号、写入启用信号和地址锁存信号，所述信号用于控制在存储器阵列110上执行的操作，包含数据读取操作、数据写入操作和数据擦除操作。在各个实施例中，控制电路系统105负责执行来自主机102的指令。控制电路系统105可以包括状态机、定序器和/或某种其它类型的控制电路系统，所述控制电路系统可以以硬件、固件或软件或这三种的任何组合的形式实施。在一些实例中，主机102可以是存储器装置103外部的
控制器。例如，主机102可以是耦合到计算装置的处理资源的存储器控制器。
[0028]
存储器装置103还可以包含多个开关114。开关114可以耦合到存储器阵列110。开关114可以包含可以被启用或禁用的导电路径。开关可以基于开关的激活或去激活来形成或制动电路。开关114可以用于将噪声从第一存储器阵列的数位线引入到来自存储器阵列110的第二存储器阵列的第二数位线。
[0029]
图2是根据本公开的多个实施例的通过多个开关耦合的多个存储器阵列的框图。图2包含存储器阵列210-1、210-2、210-3、210-4和210-5、读出放大器223-1到223-24以及开关224-1到224-16。存储器阵列210-1到210-5可以被称为存储器阵列210，读出放大器223-1到223-24可以被称为读出放大器223，并且开关224-1到224-16可以被称为开关224。
[0030]
存储器阵列210中的每个存储器阵列可以包含多条字线和多条数位线。例如，存储器阵列210-1包括字线221和数位线222-1。存储器阵列210中的每一个可以包括耦合到字线和数位线的多个存储器单元。例如，存储器单元可以耦合到字线221和数位线222-1。启用字线221和数位线222-1可以启用耦合到字线221和数位线222-1的存储器单元以将存储在存储器单元中的电荷转移到数位线222-1。
[0031]
耦合到字线221和数位线222-1的存储器单元存储表示“1”位的电荷。耦合到字线221和邻近数位线222-5、222-6、222-7、222-8、222-9、222-10和222-11的其它存储器单元存储表示“0”位的电荷。所储存电荷的这种配置可以被称为大量0中的1(1c0)模式，并且可以使数位线222-1和/或数位线222-5到222-11在转储时间移动。如本文所使用的，转储时间是指字线被激发/激活的点。激发/激活字线可以接通存取晶体管，使得存储在耦合到字线的存储器单元的电容器中的电荷被“转储”到数位线上。参考数位线可以在vcc/2处偏置。读出时间是指激发读出放大器以放大数位线与参考数位线之间的差分信号。
[0032]
数位线222-5到222-11与数位线222-1之间的数位线到数位线耦合可能引起由耦合到数位线222-1和字线221的存储器单元提供的电压(例如，“1”位)被存储在耦合到数位线222-5到222-11的存储器单元中的电压(例如，“0”位)拉得更低。在图2所提供的实例中，数位线222-1经历的噪声是由于电荷损失而导致的。因此，可以使可用于读出放大器223-1并且总体上可用于读出放大器223的信号降级。
[0033]
耦合到字线221和邻近数位线222-5到222-11的存储器单元也可能由于数位线到数位线耦合而经历噪声。邻近数位线222-5到222-11经历的噪声可能是由电荷增益引起的。例如，邻近数位线222-5到222-11可以保持表示“0”位的电压。表示“0”位的电压可能由于数位线222-1经历的数位线到数位线耦合而得以补充。
[0034]
为了对抗引入到数位线222-1和数位线222-5到222-11的噪声。可以启用开关224-1到224-9。启用开关224-1可以将数位线222-5耦合到数位线222-12。启用开关224-2可以将数位线222-9耦合到数位线222-16。启用开关224-3可以将数位线222-1耦合到数位线222-3。启用开关224-4可以将数位线222-7耦合到数位线222-14。启用开关224-5可以将数位线222-11耦合到数位线222-18。启用开关224-6可以将数位线222-6耦合到数位线222-20。激活开关224-7可以将数位线222-8耦合到数位线222-23。激活开关224-8可以将数位线222-11耦合到数位线222-26。以下耦合可以将由数位线222-1和222-5到11保持的电压分别引入到数位线222-3、222-12、222-20、222-14、222-23、222-16、222-25和222-18中：数位线222-1耦合到222-3，数位线222-5耦合到数位线222-12，数位线222-6耦合到数位线222-20，数位
线222-7耦合到数位线222-14，数位线222-8耦合到数位线222-23，数位线222-9耦合到数位线222-16，数位线222-10耦合到数位线222-25并且数位线222-11耦合到数位线222-18。
[0035]
例如，开关224-1可以将数位线222-5耦合到数位线222-12。由数位线222-5和222-12保持的电压可以将噪声引入到数位线222-1和222-2，使得通过将同一噪声引入到数位线222-2来对抗引入到数位线222-1的噪声。数位线222-2也可以被称为参考数位线222-2。数位线222-2可以提供用于放大由数位线222-1提供的电压的参考电压。参考电压在图2中示出为“dvc2”，其表示浮动的参考电压。参考电压由于数位线222-12、222-14、222-15、222-16和222-18中的一或多个数位线经历引入噪声所产生的数位线到数位线耦合效应而浮动。图2还示出了标记为“dvc2”的参考电压，其表示未浮动的参考电压。浮动描述了电压和/或电荷与预期电压和/或电荷的偏差。例如，参考电压可以设置成dvc2，但可以响应于数位线到数位线耦合效应而浮动。可以响应于经历数位线到数位线耦合效应而将先前标记为dvc2的电压与其一起标记为dvc2。
[0036]
其它参考数位线(例如，数位线222-13，222-15，222-17，222-19，222-21，222-24和222-26)也可以由于经历的数位线到数位线耦合而浮动。可以启用存储器阵列210-1、210-2与210-3之间的开关以对抗数位线到数位线耦合。还可以启用存储器阵列210-2和210-4与存储器阵列210-3和210-5之间的开关以对抗数位线222-1到222-26经历的数位线到数位线耦合效应。
[0037]
图3是根据本公开的多个实施例的开关324和读出放大器323的框图。开关325和读出放大器323类似于图2中的开关224和读出放大器223。
[0038]
开关324和读出放大器323可以分别耦合到数位线322-2和322-1。可以分别利用装置342和344来启用开关324和读出放大器323。包含开关324的开关可以与包含读出放大器323的读出放大器一起使数位线交替。装置342和344可以由用于启用开关324和/或读出放大器323的控制电路系统控制。装置342可以与装置344同时启用。例如，可以在第一时间启用装置342，并且在第二时间启用装置344的同时可以保持启用装置342。在各个实例中，在启用装置344之前启用和禁用装置342。
[0039]
尽管开关324和读出放大器323在图3中示出为在阵列上方，但开关324和读出放大器323可以在一或多个存储器阵列下方实施。
[0040]
图4是展示了根据本公开的多个实施例的数位线波形的图440。电压446表示经历与也保持表示“1”位的电压的数位线进行的数位线到数位线耦合的第一数位线保持的表示“1”位的电压。可以将所述电压模式描述为大量1中的1(1c1)。
[0041]
电压447表示与电压446相对应的参考电压。电压447可以由与保持电压446的第一数位线相对应的第一参考数位线保持。第一参考数位线也经历与第一数位线经历的数位线到数位线耦合的量值相同的数位线到数位线耦合的量值。
[0042]
电压448表示经历与保持表示“0”位的电压的数位线进行的数位线到数位线耦合的第二数位线保持的表示“1”位的电压。先前将所述电压模式描述为1c0。电压449表示与电压448相对应的参考电压。电压449可以由与保持电压448的第二数位线相对应的第二参考数位线保持。第二参考数位线也经历与第二数位线经历的数位线到数位线耦合的量值相同的数位线到数位线耦合的量值。
[0043]
如图4所示出的，电压449低于尚未经历数位线到数位线耦合的参考电压。电压447
大于尚未经历数位线到数位线耦合的参考电压。然而，电压446与电压447之间的差等于电压448与电压449之间的差。保留对应于1c0或1c1的电压与其对应的参考电压之间的电压差可以提供读出放大器的精确功能。
[0044]
图5展示了根据本公开的多个实施例的用于在存储器中执行推测的方法的示例流程图。在552处，所述方法可以包含：启用第一存储器阵列的第一数位线和字线以将由耦合到第一数位线和字线的存储器单元存储的电荷转储到第一数位线上，其中第一存储器阵列的第一数位线耦合到读出组件(例如，读出放大器)，所述读出组件耦合到第二存储器阵列的充当用于读出所述存储器单元的参考数位线的第一数位线。
[0045]
在554处，所述方法还可以包含：通过以下结合读出存储器单元来补偿第一存储器阵列的第一数位线和多条数位线之间的数位线到数位线耦合：将第一存储器阵列的所述多条数位线连接到第二存储器阵列的对应的相应数位线，使得参考数位线的参考电压经历的数位线到数位线耦合效应与第一数位线经历的数位线到数位线耦合效应相同。
[0046]
所述参考数位线经历的所述数位线到数位线耦合效应的量值与所述第一数位线经历的所述数位线到数位线耦合效应的量值相同。数位线到数位线耦合效应的量值相同，因为所述量值基于邻近参考数位线和第一数位线的数位线保持的同一电压。邻近参考数位线的数位线和邻近第一数位线的数位线保持同一电压，因为电压经由多个开关从邻近第一数位线的数位线转移到邻近参考数位线的数位线。
[0047]
在一些实例中，所述多条数位线可以邻近所述第一数位线或不邻近所述第一数位线。例如，可以用邻近数位线和/或不邻近数位线经历数位线到数位线耦合效应。
[0048]
所述第一数位线和所述参考数位线经历的所述数位线到数位线耦合效应可以是通过将所述多条数位线保持的电压经由所述开关引入到所述对应的相应数位线中来将所述多条数位线连接到所述对应的相应数位线的结果。在一些实例中，所述数位线到数位线效应与所述多条数位线保持的所述电压成比例。
[0049]
在各种情况下，一种用于对抗噪声的方法，所述方法可以包含：启用所述第一存储器阵列的第一多条数位线和第二多条数位线，其中所述第一多条数位线和所述第二多条数位线经历数位线到数位线耦合效应。对抗噪声可以进一步包含：启用所述第一多个开关以将所述第一多条数位线保持的第一多个电压引入到所述第二存储器阵列的第三多条数位线，其中所述第二存储器阵列的第一多条参考数位线经历由所述第三多条数位线保持的所述第一多个电压产生的数位线到数位线耦合效应。
[0050]
对抗噪声还可以包含：启用所述第二多个开关以将所述第二多条数位线保持的第二多个电压引入到所述第三存储器阵列的第四多条数位线，其中所述第三存储器阵列的第二多条参考数位线经历由所述第四多条数位线保持的所述第二多个电压产生的数位线到数位线耦合效应。
[0051]
可以通过向多个参考数位线提供噪声来在多个读出放大器中对抗噪声。可以将噪声同时引入到多条参考数位线。多条参考数位线经历的噪声可能不同于数位线到数据线经历的噪声。例如，即使将第一量值的噪声和第二量值的噪声同时引入到第一参考数位线和第二参考数位线，第一参考数位线也可能经历第一量值的噪声，而第二参考数位线也可能会经历第二量值的噪声。由于邻近数位线到参考数位线保持的电压可能不同，因此不同参考数位线经历的噪声可能会不同。
[0052]
在各个实例中，所述第一多个开关和所述第二多个开关可以在所述第一存储器阵列、所述第二存储器阵列和/或所述第三存储器阵列下方实施。在各种情况下，可以利用经历所述数位线到数位线耦合效应的所述第一多条参考数位线保持的多个参考电压来实施第一读出电路系统以锁存所述第一多个电压，并且也可以利用经历所述数位线到数位线耦合效应的所述第二多条参考数位线保持的第二多个参考电压来实施第二读出电路系统以锁存所述第二多个电压。
[0053]
图6展示了计算机系统640的示例机器，在所述计算机系统中可以执行用于引起所述机器执行本文所讨论的各种方法的一组指令。在各个实施例中，计算机系统640可以与包含、耦合到、或利用存储器子系统(例如，图1的存储区装置103)或可以用于执行控制器(例如，图1的控制器105)的操作的系统(例如，图1的系统100)相对应。在替代性实施例中，机器可以连接(例如，联网)到lan、内联网、外联网和/或因特网中的其它机器。机器可以在客户-服务器网络环境中以服务器或客户端机器的身份进行操作，在对等(或分布式)网络环境中作为对等机器进行操作，或在云计算基础设施或环境中作为服务器或客户端机器进行操作。
[0054]
机器可以是个人计算机(pc)、平板pc、机顶盒(stb)、个人数字助理(pda)、蜂窝电话、web设备、服务器、网络路由器、交换机或桥接器或能够(相继或以其它方式)执行指定由所述机器要采取的动作的指令集的任何机器。此外，尽管展示了单个机器，但术语“机器”还应该被视为包含单独地或联合地执行指令集(或多个集)以执行本文所讨论的方法中的任何一或多个方法的机器的任何集合。
[0055]
示例计算机系统640包含处理装置602、主存储器604(例如，只读存储器(rom)、闪速存储器、动态随机存取存储器(dram)(如同步dram(sdram)或兰巴斯(rambus)dram(rdram)等))、静态存储器606(例如，闪速存储器、静态随机存取存储器(sram)等)以及数据存储系统618，其经由总线630彼此通信。
[0056]
处理装置602表示一或多个通用处理装置，如微处理器、中央处理单元等。更具体地，处理装置可以是复杂指令集计算(cisc)微处理器、精简指令集计算(risc)微处理器、超长指令字(vliw)微处理器或实施其它指令集的处理器或实施指令集的组合的处理器。处理装置602还可以是一或多个专用处理装置，如专用集成电路(asic)、现场可编程门阵列(fpga)、数字信号处理器(dsp)、网络处理器等。处理装置602被配置成执行用于执行本文所讨论的操作和步骤的指令626。计算机系统640可以进一步包含通过网络620进行通信的网络接口装置608。
[0057]
数据存储系统618可以包含其上存储有使本文所描述的方法或功能中的任何一或多种方法或功能的一或多个指令集626或软件具体化的机器可读存储媒体624(也称为计算机可读媒体)。指令626还可以在由计算机系统640执行所述指令期间完全或至少部分地驻留在主存储器604和/或处理装置602内，主存储器604和处理装置602也构成机器可读存储媒体。
[0058]
在一个实施例中，指令626包含用于实施与图1的主机102和/或存储器装置103相对应的功能的指令。尽管在示例实施例中示出的机器可读存储媒体624是单个媒体，但术语“机器可读存储媒体”应当被视为包含存储一或多个指令集的单个媒体或多个媒体。术语“机器可读存储媒体”还应被认为包含能够存储或编码由机器执行且使机器执行本公开的
方法中的任何一或多种方法的一组指令的任何媒体。因此，术语“机器可读存储媒体”应被视为包含但不限于固态存储器、光学媒体和磁性媒体。
[0059]
尽管本文已经展示并描述了具体实施例，但是本领域的普通技术人员将理解，旨在实现相同结果的布置可以替换所示出的具体实施例。本公开旨在覆盖本公开的各个实施例的改编形式或变化形式。应理解的是，上面的描述以说明性方式而非限制性方式进行。在阅读以上描述后，上述实施例的组合以及本文未具体描述的其它实施例对于本领域的技术人员而言将是显而易见的。本公开的各个实施例的范围包含以上结构和方法被使用的其它应用。因此，本公开的各个实施例的范围应当参照所附权利要求连同与此类权利要求被赋予的等效物的全部范围确定。
[0060]
在前述的具体实施方式中，各种特征出于简化本公开的目的而在单个实施例中聚集在一起。本公开的此方法并不被解释为反映本公开的所公开的实施例必须使用比每个权利要求中明确陈述的更多特征的意图。相反，如以下权利要求所反映的，本发明主题在于少于单个所公开实施例的全部特征。因此，以下权利要求由此被并入具体实施方式中，其中每项权利要求作为单独的实施例而独立存在。