反熔丝存储单元及其数据写入方法和读取方法、电子设备与流程

1.本公开涉及半导体存储器技术领域，更为具体来说，本公开能够提供 反熔丝存储单元及其数据写入方法和读取方法、电子设备。


背景技术：

2.目前，反熔丝(anti-fuse)存储器作为一种辅助存储器。反熔丝存储 器一般可用来存储半导体器件序列号、裸片序列号、器件配置参数、密钥 或者启动程序等数据，具有可编程、功耗低以及安全性高等优点。
3.反熔丝存储器的最小单元一般由一个编程晶体管和一个选择晶体管 组成。选择晶体管具有开关功能，用于根据被施加的电压打开或关闭，以 控制是否进行数据存储。编程晶体管具有数据存储功能，存储“1”或“0”。 可见常用的反熔丝存储单元需要两个晶体管，占据半导体器件的空间相对 较大。随着半导体技术的不断发展，半导体器件的集成度越来越高。这就 要求反熔丝存储器尺寸减小且存储容量增加，传统的反熔丝存储单元已经 无法满足半导体器件的实际需求，亟需得到改进。


技术实现要素：

4.为解决传统反熔丝存储单元存在的尺寸较大、无法满足半导体器件的 高集成化需求等问题，本公开能够提供一种反熔丝存储单元及其数据写入 方法和读取方法、电子设备，从而达到降低反熔丝存储单元的尺寸、提高 半导体器件的集成度和可靠性等目的。
5.为实现上述技术目的，本公开能够具体提供一种反熔丝存储单元。 该反熔丝存储单元可包括但不限于半导体基底、栅氧化层、第一位线、 第二位线及字线。半导体基底上形成有晶体管，一个反熔丝存储单元 具有一个晶体管，晶体管包括栅极、源极及漏极。栅氧化层设置于半 导体基底与栅极之间。第一位线与源极连接，第二位线与漏极连接， 这两条位线可分别用于数据写入和数据读取。字线与栅极连接。
6.为实现上述技术目的，本公开还能够提供一种电子设备，该电子设备 可包括但不限于本公开任一实施例中的反熔丝存储单元。
7.为实现上述技术目的，本公开可提供一种反熔丝存储单元的数据写入 方法。该数据写入方法包括但不限于如下的步骤：提供本公开任一实施例 中具有写入位线和读取位线的反熔丝存储单元，向字线施加第一预设电压、 向写入位线施加第二预设电压以及向读取位线施加第三预设电压，以击穿 栅氧化层，向所述反熔丝存储单元中写入“1”；其中，所述第一预设电压 与所述第二预设电压的差值大于第一阈值，所述第一预设电压与所述第三 预设电压的差值小于第二阈值。
8.为实现上述技术目的，本公开还能够具体提供一种反熔丝存储单元的 数据读取方法，提供本公开任一实施例中具有读取位线和写入位线的反熔 丝存储单元，向读取位线施加电源电压，并向字线施加接地端电压；根据 所述读取位线上的电压或电流确定所述反熔丝存储单元上存储的数据为
ꢀ“
1”或“0”。
9.本公开的有益效果为：本公开创新地在一个反熔丝存储器最小单元上 使用两根位线，可分别用于进行数据的写入和读取，以使采用本公开技术 方案的半导体器件具有更高的良率和可信赖度。由于本公开采用写入位线 和读取位线结构设计，可极大地降低反熔丝存储单元的加工难度，在加工 难度得到降低的条件下，本公开能够进一步缩小反熔丝存储单元的尺寸。
10.本公开提供的反熔丝存储单元仅使用了一个晶体管，所以基于本公开 制造的反熔丝存储器尺寸更小、结构更加精简。因此，本公开能够满足半 导体器件集成化和小尺寸的要求，极大提高了反熔丝存储器的存储密度。
11.本公开反熔丝存储单元的栅氧化层具有单一厚度，可见本公开提供的 栅氧化层的厚度不随位置的变化而变化。基于厚度可保持不变的栅氧化层 设计，本公开能够进一步降低反熔丝存储单元的加工难度。因此，本公开 在加工工艺方面能够明显地提高半导体器件良率、降低半导体器件的加工 成本，使本公开应用范围更广、市场前景更好。
附图说明
12.图1示出了本公开一些实施例中的一个反熔丝存储单元的器件剖面 结构示意图。
13.图2示出了本公开一些实施例中的多个反熔丝存储单元的器件平面 结构示意图。
14.图3示出了本公开一些实施例中的5
×
5反熔丝存储阵列的结构组成 示意图。
15.图中，
16.100、半导体基底。
17.200、栅极。
18.201、源极。
19.202、漏极。
20.300、栅氧化层。
21.400、字线。
22.500、第一位线。
23.501、第二位线。
24.600、第一接触部。
25.601、第二接触部。
26.700、有源区。
27.701、接触孔。
28.800、浅槽隔离层。
29.900、灵敏放大器。
具体实施方式
30.以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述 只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略 了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
31.在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是 按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省 略了某些细节。图中所示出
的各种区域、层的形状以及它们之间的相对大 小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所 偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大 小、相对位置的区域/层。
32.在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时， 该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/ 元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么 当调转朝向时，该层/元件可以位于该另一层/元件“下”。
33.如图1、2所示，本公开一个或多个实施例能够提供一种反熔丝存储 单元，该反熔丝存储单元包括但不限于半导体基底100、晶体管、栅氧化 层300、字线400、第一位线500、第二位线501、第一接触部600、第二 接触部601等。可见，本公开提供的一个反熔丝存储单元可以只具有一个 晶体管，但具有两根位线(dual bit line)。可理解的是，半导体基底100 可以是体硅衬底、绝缘体上硅(soi)衬底、锗衬底、绝缘体上锗(goi) 衬底、硅锗衬底、iii-v族化合物半导体衬底或通过执行选择性外延生长 (seg)获得的外延薄膜衬底中的一种。
34.更为具体来说，第一位线500为写入位线(write bit line，wbl)且 第一位线500用于将数据写入反熔丝存储单元，第二位线501为读取位线 (read bit line，rbl)且第二位线501用于从反熔丝存储单元中读出数 据。或者第一位线500为读取位线(read bit line，rbl)且第一位线500 用于从反熔丝存储单元中读出数据，第二位线501为写入位线(write bitline，wbl)且第二位线501用于将数据写入反熔丝存储单元。因此，本 公开的写入位线能够与源极/漏极连接，读取位线能够与源极/漏极连接， 但写入位线与读取位线之间不连接。
35.半导体基底100上形成有晶体管。具体地，在半导体基底100上形成 有源区700，在该有源区700上形成晶体管和浅槽隔离层(shallow trench isolation，sti)800。浅槽隔离层800用于相邻晶体管之间绝缘以及隔离。
36.晶体管包括栅极200、源极201及漏极202。其中，栅极200可以由 导电材料加工而成，导电材料可包括但不限于掺杂多晶硅、金属(例如钨 和钽等)、硅化物等(如金属和多晶硅的合金)。可理解的是，本公开具体 提供的晶体管既可以是pmos(positive channel metal oxide semiconductor， p型金属氧化物半导体)晶体管或nmos(negative channel metal oxidesemiconductor，n型金属氧化物半导体)晶体管，当然也还可以是cmos (complementary metal oxide semiconductor，互补金属氧化物半导体)晶 体管。以pmos晶体管为例，半导体基底100为n型衬底，有源区700 为p阱(p+掺杂区)，源极201和漏极202为n阱(n+掺杂区)。nmos 晶体管和cmos晶体管的掺杂原理类似，本实施例不再赘述。
37.值得一提的是，在本公开一些改进的实施例中，晶体管优选为耗尽型 晶体管(depletion mode transistor)。基于所采用的耗尽型晶体管，本公开 一些实施例不需采用常规手段中的单独确定栅氧化层的击穿位置。具体地， 基于耗尽型晶体管在栅源电压(u
gs
)为零时即形成沟道的特性，在栅极 加压后沟道内的载流子迅速流动，使沟道所在位置的栅氧化层被击穿(此 时的存储数据可为“1”)。因此，本公开还能够有效解决常规技术存在的 栅氧化层被击穿位置不准确或者栅氧化层难以被击穿的问题；本公开耗尽 型晶体管的沟道位置在增加电压前已确定，该沟道位置处的栅氧化层存在 较多载流子、容易被击
穿，所以本公开明显提高了反熔丝存储器件工作的 可靠性以及半导体器件整体的良率。
38.栅氧化层300设置于半导体基底100与栅极200之间。在本公开一些 较佳的实施例中，栅氧化层300厚度基本一致，例如可以为一个固定值， 即本公开可提供具有单一厚度的栅氧化层300。可理解的是，本公开采用 的栅氧化层300具有在不同位置具有相同厚度的优点，可降低对半导体器 件加工工艺的要求且降低了成本。现有栅氧化层的厚度往往不单一，往往 包括厚度较大的区域(thick gate oxide)和厚度较小的区域(thin gate oxide)， 所有现有技术对工艺要求更高、成本投入更大。可理解的是，栅氧化层300例如可以通过硅的氧化物形成，硅的氧化物可包括但不限于二氧化硅 等。
39.第一位线500与源极201连接，第二位线501与漏极202连接。第一 位线500和第二位线501的材质可相同或不同。例如第一位线500和第二 位线501均可采用掺杂半导体材料(例如，掺杂硅或掺杂锗)、导电金属 氮化物(例如，钛氮化物或钽氮化物)、金属(例如，钨、钛或钽)和/或 金属-半导体化合物(例如，钨硅化物、钴硅化物或钛硅化物)中的至少 一种材料加工而成。
40.字线(word line，wl)400与栅极200连接，字线400例如可通过 导电材料制成，导电材料可包括但不限于掺杂多晶硅、金属(例如钨和钽 等)、硅化物等(如金属和多晶硅的合金)。
41.第一接触部600形成于源极201上，第一接触部600具体形成于源极 201上方的接触孔701内。第一位线500形成于第一接触部600上，第一 位线500与第一接触部600相连接，第一接触部600与源极201相连接。 第二接触部601形成于漏极202上，第二接触部601具体形成于漏极202 上方的接触孔701内。第二位线501形成于第二接触部601上，第二位线 501与第二接触部601连接，第二接触部601与漏极202相连接。其中， 第一接触部600和第二接触部601均为位线接触部(bitline contact)，且 可采用相同的导电材料加工而成。
42.该反熔丝存储单元还可包括灵敏放大器(sense amplifier，sa)900， 各个灵敏放大器900与各个读取位线一一连接。如果第二位线501为读取 位线，则灵敏放大器900与第二位线501相连。如果第一位线500为读取 位线，则灵敏放大器900与第一位线500相连(图中未示出)。可以理解 的是，灵敏放大器900用于将栅氧化层的电阻值转换为逻辑输出(例如“1
”ꢀ
或“0”)，以确定栅氧化层是否被击穿。其中，若栅氧化层的电阻值较大 (用“1”表示)，说明栅氧化层未被击穿，反熔丝存储单元存储的数据为
ꢀ“
0”；若栅氧化层的电阻值较小(用“0”表示)，说明栅氧化层已被击穿， 反熔丝存储单元存储的数据为“1”。
43.本公开还有一些实施例能够提供一种电子设备，该电子设备可包括但 不限本公开任一实施例中的反熔丝存储单元。电子设备具体可包括多个本 公开反熔丝存储单元形成的一个或多个反熔丝存储阵列。该电子设备包括 但不限于智能电话、计算机、平板电脑、可穿戴智能设备、人工智能设备、 移动电源等。
44.如图3所示，本公开另一些实施例还可以提供一种反熔丝存储单元的 数据写入方法，该数据写入方法可包括但不限于如下的至少一个步骤。
45.先提供本公开任一实施例中具有写入位线和读取位线的反熔丝存储 单元。本实施例以图3中处于第三行、第三列的反熔丝存储单元(虚线框 处目标存储单元，第三个字线wl3与第三个双位线wbl3、rbl3交叉 的位置)为例。
46.本实施例可向字线wl3施加第一预设电压、向写入位线wbl3施加 第二预设电压以
及向读取位线rbl3施加第三预设电压，第一预设电压与 第二预设电压的电压差用于形成击穿电压，以击穿栅氧化层，使栅氧化层 阻值变小，进而实现向反熔丝存储单元中写入“1”。其中，第一预设电压 与第二预设电压的差值大于第一阈值，第一预设电压与第三预设电压的差 值小于第二阈值。本公开一些实施例中，第一阈值和第二阈值均为电源电 压。第一预设电压大于电源电压(vdd)，第二预设电压为零电压或负电 压，第三预设电压为电源电压。或者第一预设电压为电源电压且第二预设 电压为负电压且第三预设电压为电源电压。
47.或者本实施例可向字线wl3施加第四预设电压、向写入位线wbl3 施加第五预设电压以及向读取位线rbl3施加第六预设电压，以避免栅氧 化层被击穿，向反熔丝存储单元中写入“0”。其中，第四预设电压与第五 预设电压的差值小于第三阈值，第四预设电压与第六预设电压的差值小于 第四阈值。本实施例的第三阈值和第四阈值也均为电源电压，第四预设电 压可为电源电压或零电压，第五预设电压可为零电压，第六预设电压可为 电源电压。可以理解的是，在默认状态下本公开提供的反熔丝存储单元中 存储的是“0”。
48.具体实施时，在向字线wl3、位线wbl3及位线rbl3施加相应的 预设电压之前，本公开一些实施例向当前反熔丝存储阵列下的所有字线 400、第一位线500及第二位线501施加电源电压(vdd)。
49.本公开还能够在一些实施例中提供一种反熔丝存储单元的数据读取 方法，该数据读取方法可包括但不限于如下的至少一个步骤。
50.先提供本公开任一实施例中具有写入位线和读取位线的反熔丝存储 单元(虚线框处目标存储单元，第三个字线wl3与第三个双位线wbl3、 rbl3交叉的位置)为例。
51.向读取位线施加电源电压(vdd)，并向字线施加接地端电压(vss)。
52.根据读取位线上的电压或电流确定反熔丝存储单元上存储的数据为
ꢀ“
1”或“0”。其中，如果读取的电压或电流较小，说明栅氧化层被击穿， 反熔丝存储单元上存储的数据为“1”；如果读取的电压或电流较大，说明 栅氧化层没有被破坏，反熔丝存储单元上存储的数据为“0”。如图3所示， 本公开一些实施例可采用灵敏放大器900对电压或电流进行放大后实现 对反熔丝存储单元上的栅氧化层是否被击穿进行检测。以电压为例，如果 利用灵敏放大器900得到的电压检测结果为低电平，则可说明反熔丝存储 单元上的栅氧化层已被击穿，反熔丝存储单元上存储的数据为“1”；如果 利用灵敏放大器900得到的电压检测结果为高电平，则可说明反熔丝存储 单元上的栅氧化层未被击穿，反熔丝存储单元上存储的数据为“0”。电流 检测具体方式与电压检测方式类似，本实施例不再进行赘述。
53.在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细 的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成 所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可 以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别 描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合 使用。
54.以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说 明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求 及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替 代和修改，这些替代和修改都应落在本公开的范围之内。