包含电压产生系统的存储器装置的制作方法

1.本公开大体上涉及电压产生系统的控制，且确切地说，在一或多个实施例中，本公开涉及用于控制存储器装置中的电压产生系统的设备和方法。


背景技术：

2.存储器装置通常提供为计算机或其它电子装置中的内部半导体集成电路装置。存在许多不同类型的存储器，包含随机存取存储器(random-access memory；ram)、只读存储器(read only memory；rom)、动态随机存取存储器(dynamic random access memory；dram)、同步动态随机存取存储器(synchronous dynamic random access memory；sdram)和快闪存储器。
3.快闪存储器装置已发展成用于各种电子应用的受欢迎的非易失性存储器来源。快闪存储器装置通常使用允许高存储器密度、高可靠性及低功耗的单晶体管存储器单元。通过对电荷存储结构(例如，浮动栅极或电荷阱)的编程(其通常被称为写入)或其它物理现象(例如，相变或极化)引起存储器单元的阈值电压的改变，所述改变确定每一单元的数据值。快闪存储器的常见用法包含个人计算机、平板计算机、数码相机、数字媒体播放器、蜂窝电话、固态驱动器和可拆卸存储器模块，且这类用法不断增长。
4.存储器装置可包含供应电压以用于操作存储器装置的电压产生系统。电压产生系统可能需要在使用之前接通并预热，且在不使用时关断并置于闲置状态。电压产生系统的这些接通和关断周期可增加存取存储器装置所需的时间。
5.出于上文陈述的原因，且出于下文所陈述的在阅读并理解本说明书之后将对所属领域的技术人员变得显而易见的其它原因，所属领域中需要用于控制存储器装置中的电压产生系统的替代性方法。
附图说明
6.图1是作为电子系统的部分与处理器进行通信的存储器装置的一个实例的简化框图。
7.图2a至2d是可在参考图1描述的类型的存储器装置中使用的存储器单元阵列的部分的示意图。
8.图3是包含电压产生系统的存储器装置的另一实例的简化框图。
9.图4是示出通过电压产生系统来产生电压的一个实例的图表。
10.图5a至5b是示出通过电压产生系统来产生电压的另一实例的图表。
11.图6a至6b是电荷泵和放电电路系统的一个实例的示意图。
12.图7a至7e是示出用于存取存储器的方法的一个实例的流程图。
具体实施方式
13.在以下详细描述中，参考附图，所述附图形成本文的一部分，且其中借助于图示来
展示特定实施例。在图式中，在若干视图中相同的参考标号始终描述基本上类似的组件。在不脱离本公开的范围的情况下，可以利用其它实施例，并且可以做出结构、逻辑和电性改变。因此，以下详细描述不应被视为具有限制意义。
14.本文公开用于控制存储器装置的电压产生系统以减少存取存储器装置以用于读取、编程和/或擦除操作所需的时间的设备和方法。存储器装置可包含存储器阵列，所述存储器阵列包含多个平面和多个电压产生系统，其中每一电压产生系统与平面对应。在此上下文中，术语平面包含平面群组的概念(例如，单个平面的群组)。存储器装置的每一电压产生系统可响应于存取存储器阵列的平面中的任一者的第一命令而接通并预热。每一电压产生系统可保持接通直到无存取存储器阵列的任何平面的命令正被处理为止。一旦已处理所有命令，每一电压产生系统便可关断且缓慢放电为闲置状态。通过响应于第一命令而接通每一电压产生系统，可在无延迟的情况下处理后续命令。另外，通过响应于无命令被处理而将每一电压产生系统缓慢地放电，如果在电压产生系统达到闲置状态之前接收到后续命令，那么可缩短预热周期。
15.图1是根据实施例的呈存储器装置100形式的第一设备的简化框图，所述第一设备作为呈电子系统形式的第三设备的部分与呈处理器130形式的第二设备进行通信。电子系统的一些实例包含个人计算机、平板计算机、数码相机、数字媒体播放器、数字记录器、游戏、电器、车辆、无线装置、蜂窝电话等。例如存储器装置100外部的控制器之类的处理器130可为存储器控制器或其它外部主机装置。
16.存储器装置100包含电力电路系统102。电力电路系统102可包含多个电压产生系统，所述电压产生系统接收电源电压(例如，v
cc
)且提供用于操作存储器装置100的经调节电压(例如，经升压电压)。可控制电压产生系统以减少读取、编程和/或擦除操作所需的时间。在一个实例中，电源电压v
cc
在2.7伏与3.6伏之间。在另一实例中，电源电压v
cc
在2.35伏与2.7伏之间或取决于应用而为另一合适电压。
17.存储器装置100包含以行和列逻辑地布置的存储器单元阵列104。逻辑行的存储器单元通常耦合到同一存取线(通常被称作字线)，而逻辑列的存储器单元通常选择性地耦合到同一数据线(通常被称作位线)。单个存取线可与多于一个逻辑行的存储器单元相关联，且单个数据线可与多于一个逻辑列相关联。存储器单元阵列104的至少一部分的存储器单元(图1中未展示)能够被编程为至少两个数据状态中的一个。
18.提供行解码电路系统108和列解码电路系统110以对地址信号进行解码。接收地址信号并对其进行解码以存取存储器单元阵列104。存储器装置100还包含i/o控制电路系统112以管理命令、地址及数据到存储器装置100的输入以及数据和状态信息从存储器装置100的输出。地址寄存器114与i/o控制电路系统112和行解码电路系统108以及列解码电路系统110进行通信以在解码之前锁存地址信号。命令寄存器124与i/o控制电路系统112和控制逻辑116进行通信以锁存传入命令。
19.内部控制器(例如，控制逻辑116)响应于命令而控制对存储器单元阵列104的存取，并且产生外部处理器130的状态信息，即，控制逻辑116被配置成执行根据本文所描述的实施例的存取操作。控制逻辑116与行解码电路系统108和列解码电路系统110进行通信以响应于地址而控制行解码电路系统108和列解码电路系统110。
20.控制逻辑116还与高速缓冲存储寄存器118进行通信。高速缓冲存储寄存器118锁
存如由控制逻辑116引导的传入或传出数据以暂时存储数据，而存储器单元阵列104忙于分别写入或读取其它数据。在编程操作(例如，写入操作)期间，数据从高速缓冲存储寄存器118传递到数据寄存器120以用于传送到存储器单元阵列104；接着，来自i/o控制电路系统112的新数据锁存在高速缓冲存储寄存器118中。在读取操作期间，数据从高速缓冲存储寄存器118传递到i/o控制电路系统112以用于输出到外部处理器130；接着，新数据从数据寄存器120传递到高速缓冲存储寄存器118。状态寄存器122与i/o控制电路系统112和控制逻辑116进行通信以锁存状态信息以用于输出到处理器130。
21.存储器装置100经由控制链路132从处理器130在控制逻辑116处接收控制信号。控制信号可包含至少芯片启用ce#、命令锁存启用cle、地址锁存启用ale以及写入启用we#。取决于存储器装置100的本质，可经由控制链路132进一步接收额外控制信号(未展示)。存储器装置100经由多路复用的输入/输出(i/o)总线134从处理器130接收命令信号(其表示命令)、地址信号(其表示地址)和数据信号(其表示数据)且经由i/o总线134将数据输出到处理器130。
22.举例来说，经由i/o控制电路系统112处的i/o总线134的输入/输出(i/o)引脚[7:0]接收命令，并且将所述命令写入到命令寄存器124中。经由i/o控制电路系统112处的总线134的输入/输出(i/o)引脚[7:0]接收地址，并且将所述地址写入到地址寄存器114中。经由i/o控制电路系统112处的用于8位装置的输入/输出(i/o)引脚[7:0]或用于16位装置的输入/输出(i/o)引脚[15:0]接收数据，并且将所述数据写入到高速缓冲存储寄存器118中。随后将数据写入到数据寄存器120中以用于编程存储器单元阵列104。对于另一实施例，可省略高速缓冲存储寄存器118，且将数据直接写入到数据寄存器120中。还可经由用于8位装置的输入/输出(i/o)引脚[7:0]或用于16位装置的输入/输出(i/o)引脚[15:0]输出数据。
[0023]
所属领域的技术人员应了解，可提供额外的电路系统和信号并且图1的存储器装置已简化。应认识到，参考图1描述的各种块组件的功能性可不必与集成电路装置的不同组件或组件部分分离。举例来说，集成电路装置的单个组件或组件部分可适于执行图1的多于一个块组件的功能性。替代地，可组合集成电路装置的一或多个组件或组件部分以执行图1的单个块组件的功能性。
[0024]
另外，尽管根据各种信号的接收及输出的一般惯例来描述特定i/o引脚，但应注意，可在各种实施例中使用i/o引脚的其它组合或其它数目个i/o引脚。
[0025]
图2a是例如作为存储器单元阵列104的一部分的nand存储器阵列200a的示意图。存储器阵列200a包含例如字线2020至202n的存取线以及例如位线2040至204m的数据线。字线202可以多对一关系耦合到图2a中未展示的全局存取线(例如，全局字线)。对于一些实施例，存储器阵列200a可形成于半导体上方，所述半导体例如可经导电掺杂以具有例如p型导电性等导电性类型以例如形成p阱，或具有n型导电性以例如形成n阱。
[0026]
存储器阵列200a可以行(每行与字线202对应)和以列(每列与位线204对应)布置。每列可包含串联耦合的存储器单元串，例如nand串2060至206m中的一个。每一nand串206可耦合到共同源极216并且可包含存储器单元2080至208n。存储器单元208表示用于存储数据的非易失性存储器单元。每一nand串206中的存储器单元208可串联连接于选择晶体管210(例如，场效应晶体管)与选择晶体管212(例如，场效应晶体管)之间，所述选择晶体管210例如是选择晶体管2100至210m中的一个(例如，可为源极选择晶体管，通常被称为选择栅极源
极)，所述选择晶体管212例如是选择晶体管2120至212m中的一个(例如，可为漏极选择晶体管，通常被称为选择栅极漏极)。选择晶体管2100至210m可共同耦合到选择线214，例如源极选择线，且选择晶体管2120至212m可共同耦合到选择线215，例如漏极选择线。
[0027]
每一选择晶体管210的源极可连接到共同源极216。每一选择晶体管210的漏极可连接到对应nand串206中的存储器单元2080的源极。举例来说，选择晶体管2100的漏极可连接到对应nand串2060的存储器单元2080的源极。因此，每一选择晶体管210可被配置成将对应nand串206选择性地耦合到共同源极216。每一选择晶体管210的控制栅极可连接到选择线214。
[0028]
每一选择晶体管212的漏极可连接到对应nand串206的位线204。举例来说，选择晶体管2120的漏极可连接到对应nand串2060的位线2040。每一选择晶体管212的源极可连接到对应nand串206的存储器单元208n的漏极。举例来说，选择晶体管2120的源极可连接到对应nand串2060的存储器单元208n的漏极。因此，每一选择晶体管212可被配置成将对应nand串206选择性地耦合到对应位线204。每一选择晶体管212的控制栅极可连接到选择线215。
[0029]
图2a中的存储器阵列可为准二维存储器阵列，并且可具有大体上平面结构，例如，其中共同源极216、串206和位线204在基本上平行的平面中延伸。替代地，图2a中的存储器阵列可为三维存储器阵列，例如，其中串206可基本上垂直于含有共同源极216的平面以及含有位线204的平面而延伸，含有所述位线的所述平面可基本上平行于含有共同源极216的平面。
[0030]
存储器单元208的典型构造包含可确定单元的数据值(例如，通过阈值电压的变化)的数据存储结构234(例如，浮动栅极、电荷阱等)，以及控制栅极236，如图2a中所展示。存储器单元208可进一步具有经界定源极230和经界定漏极232。存储器单元208使其控制栅极236耦合到(且在一些情况下形成)字线202。
[0031]
存储器单元208的列是nand串206或耦合到给定位线204的多个nand串206。存储器单元208的行是共同耦合到给定字线202的存储器单元208。存储器单元208的行可以但不必包含共同耦合到给定字线202的所有存储器单元208。存储器单元208的行通常可划分成存储器单元208的物理页的一或多个群组，且存储器单元208的物理页通常包含共同耦合到给定字线202的每一其它存储器单元208。举例来说，共同耦合到字线202n且选择性地耦合到偶数位线204(例如，位线2040、2042、2044等)的存储器单元208可为存储器单元208(例如，偶数存储器单元)的一个物理页，而共同耦合到字线202n且选择性地耦合到奇数位线204(例如，位线2041、2043、2045等)的存储器单元208可为存储器单元208(例如，奇数存储器单元)的另一物理页。虽然图2a中未明确描绘位线2043、2045，但从图中显而易见的是，存储器单元阵列200a的位线204可从位线2040至位线204m连续编号。共同耦合到给定字线202的存储器单元208的其它分组还可界定存储器单元208的物理页。对于某些存储器装置，共同耦合到给定字线的所有存储器单元可被视为物理页。在单个读取操作期间读取或在编程操作期间编程的物理页(其在一些实施例中可仍为整个行)的部分(例如，上部或下部页存储器单元)可被视为逻辑页。
[0032]
图2b是存储器单元阵列200b的一部分的另一示意图，所述存储器单元阵列如例如可作为存储器单元阵列104的一部分用于参考图1所描述的类型的存储器中。图2b中相同编号的元件与关于图2a提供的描述对应。图2b提供三维nand存储器阵列结构的一个实例的额
外细节。三维nand存储器阵列200b可并入有可包含半导体柱的竖直结构，其中柱的一部分可充当nand串206的存储器单元的沟道区。nand串206可各自通过选择晶体管212(例如，可为漏极选择晶体管，通常被称为选择栅极漏极)选择性地连接到位线2040至204m，且通过选择晶体管210(例如，可为源极选择晶体管，通常被称为选择栅极源极)选择性地连接到共同源极216。多个nand串206可选择性地连接到同一位线204。nand串206的子集可通过偏压选择线2150至215
l
连接到其相应位线204，以选择性地激活各自在nand串206与位线204之间的特定选择晶体管212。可通过对选择线214施加偏压来激活选择晶体管210。每一字线202可连接到存储器阵列200b中的多行存储器单元。通过特定字线202共同彼此连接的存储器单元的行可共同地称为层。
[0033]
图2c是存储器单元阵列200c的一部分的另一示意图，所述存储器单元阵列如例如可作为存储器单元阵列104的一部分用于参考图1所描述的类型的存储器中。图2c中相同编号的元件与关于图2a提供的描述对应。存储器单元阵列200c可包含如图2a中所描绘的串联连接的存储器单元串(例如，nand串)206、存取(例如，字)线202、数据(例如，位)线204、选择线214(例如，源极选择线)、选择线215(例如，漏极选择线)以及源极216。举例来说，存储器单元阵列200a的一部分可为存储器单元阵列200c的一部分。图2c描绘nand串206到存储器单元块250的分组。存储器单元块250可为可在单个擦除操作中一起被擦除的存储器单元208的分组，有时被称作擦除块。每一存储器单元块250可表示通常与例如选择线2150的单个选择线215相关联的那些nand串206。存储器单元块2500的源极216可为与存储器单元块250
l
的源极216相同的源极。举例来说，每一存储器单元块2500至250
l
可选择性地共同连接到源极216。一个存储器单元块250的存取线202和选择线214和215可不分别直接连接至任何其它存储器单元块250的存取线202和选择线214和215。
[0034]
数据线2040至204m可连接(例如，选择性地连接)到缓冲器部分240，所述缓冲器部分可为存储器的页缓冲器的一部分。缓冲器部分240可与存储器平面(例如，存储器单元块2500至250
l
的集合)对应。缓冲器部分240可包含用于感测相应数据线204上指示的数据值的感测装置(未展示)，以及用于从其对应的存储器平面存储感测到的数据值的对应寄存器(未展示)。
[0035]
图2d是可在参考图1所描述的类型的存储器中使用的存储器单元阵列的一部分的示意框图。存储器单元阵列260被描绘为具有各自与相应缓冲器部分240进行通信的四个存储器平面270(例如，存储器平面2700至2703)，其可共同形成页缓冲器272。虽然描绘了四个存储器平面270，但其它数目个存储器平面270可共同与页缓冲器272进行通信。每一存储器平面270被描绘为包含l+1个存储器单元块250(例如，存储器单元块2500至250
l
)。
[0036]
虽然结合nand快闪论述图2a至2d的实例，但本文中所描述的实施例不限于特定阵列架构或结构，并且可包含其它结构(例如，交叉点存储器、dram等)和其它架构(例如，and阵列、nor阵列等)。
[0037]
图3是存储器装置300的另一实例的简化框图。存储器装置300包含存储器阵列302、电力电路系统306、检测器316和控制器318。存储器阵列302可包含如先前参考图2a至2d所描述且示出的nand存储器阵列。电力电路系统306和检测器316可提供图1的电力电路系统102的部分。控制器318可提供图1的控制逻辑116的部分。
[0038]
存储器阵列302可包含多个平面3040至304n，其中“n+1”是任何合适数目个平面(例
如，2、4、6、8或更多)。可响应于异步命令(例如，存取存储器阵列的单个平面的命令)或同步命令(例如，并行存取存储器阵列的多个平面的命令)而存取每一平面3040至304n。电力电路系统306可包含多个电压产生系统3080至308n。每一电压产生系统3080至308n可分别包含模拟电路3100至310n、电荷泵3120至312n和电压调节器3140至314n。在每一电压产生系统3080至308n内，模拟电路3100至310n可分别通过信号路径3110至311n电耦合到电荷泵3120至312n，且通过信号路径3150至315n电耦合到电压调节器3140至314n。电荷泵3120至312n可分别通过信号路径3130至313n电耦合到电压调节器3140至314n。每一电压产生系统3080至308n分别通过信号路径3050至305n电耦合到对应平面3040至304n。检测器316的输入通过信号路径307电耦合到电力电路系统306。检测器316的输出通过信号路径317电耦合到控制器318。控制器318通过信号路径319电耦合到电力电路系统306。
[0039]
每一电压产生系统3080至308n的模拟电路3100至310n可接收电源电压以将输入电压分别提供到每一电荷泵3120至312n。下文参考图6a至6b更详细地描述的每一电荷泵3120至312n被配置成接收输入电压且在启用时提供输出电压(例如，高于正电荷泵的输入电压的电压或低于负电荷泵的输入电压的电压)。每一电荷泵3120至312n可包含多个级，其中每一级提供输出电压的一部分。每一级可包含二极管和电容元件(例如，电容器)，其中电容器响应于时钟信号而充电和放电。每一电荷泵3120至312n逐渐地在每一连续级的电容器上存储更多电荷以实现所要电压输出。每一电荷泵3120至312n的输出电压将输入电压分别提供到电压调节器3140至314n。每一模拟电路3100至310n可出于控制目的而将输入电压提供到电压调节器3140至314n。电压调节器3140至314n可接收输入电压以将经调节电压(例如，传递栅极电压、读取电压和/或编程电压)分别提供到平面3040至304n。
[0040]
如下文参考图4至5b更详细地描述，当每一电压产生系统3080至308n接通(例如，启用)时，每一电荷泵3120至312n经启用以产生所要输出电压。当每一电压产生系统3080至308n关断(例如，停用)时，每一电荷泵3120至312n被停用且缓慢地放电直到每一电荷泵3120至312n达到闲置状态(例如，放电状态)。可不存取存储器阵列302的平面3040至304n，直到对应电压产生系统3080至308n的电荷泵3120至312n经启用且产生所要输出电压为止。
[0041]
控制器318被配置成响应于存取多个平面3040至304n的第一平面(例如，平面3040、3041、
……
，或304n)的第一命令(例如，异步命令)而接通每一电压产生系统3080至308n。在一个实例中，控制器318可被配置成在第一电力模式中接通与多个平面3040至304n的第一平面对应的多个电压产生系统3080至308n的电压产生系统，且在被配置成相较于所述第一电力模式消耗较少电力的第二电力模式中接通与多个平面3040至304n的其它平面对应的多个电压产生系统3080至308n的剩余电压产生系统。第一电力模式可包含：在第一时钟频率下操作与多个平面3040至304n的第一平面对应的电荷泵3120至312n；以及在小于第一时钟频率的第二时钟频率下操作与多个平面3040至304n的其它平面对应的电荷泵3120至312n。
[0042]
在第二电力模式中操作其它电压产生系统可增加其它电压产生系统的电荷泵达到所要输出电压所需的时间量。因此，在一个实例中，控制器318可被配置成响应于接收到存取多个平面3040至304n的第二平面的第二异步或同步命令而将与多个平面3040至304n的第二平面对应的多个电压产生系统3080至308n的电压产生系统的电力模式从第二电力模式改变为第一电力模式。
[0043]
与第一平面对应的电压产生系统可在第一周期内就绪。在一个实例中，第一周期
是从电压产生系统接通的时间到电压产生系统的电荷泵达到所要输出电压的时间。控制器318被配置成响应于第一周期逝去而执行第一命令。在第一周期逝去且多个电压产生系统3080至308n接通的情况下，控制器318被配置成响应于存取多个平面3040至304n中的对应平面的任何后续命令而在无延迟周期的情况下执行所述后续命令。
[0044]
控制器318可被配置成响应于无命令被处理而关断多个电压产生系统3080至308n的每一电压产生系统并将其放电为闲置状态。在一个实例中，将每一电压产生系统放电包含将每一电压产生系统的电荷泵放电。闲置状态可包含完全放电状态，使得每一电压产生系统的电荷泵的每一级的电容完全放电。在其它实例中，闲置状态可包含部分放电状态，使得每一电压产生系统的电荷泵的一或多个级的电容维持残余电荷。
[0045]
检测器316被配置成检测多个电压产生系统3080至308n的放电电平。在一个实例中，检测器316被配置成检测电压产生系统3080至308n的每一电荷泵3120至312n的放电电平。检测器316可通过比较每一电荷泵的输出电压与参考电压来检测每一电荷泵3120至312n的放电电平。输出电压与参考电压之间的差指示电荷泵的放电电平。
[0046]
在一个实例中，在多个电压产生系统3080至308n关断的情况下，控制器318可被配置成响应于存取多个平面3040至304n的第二平面的第二命令而接通多个电压产生系统3080至308n的每一电压产生系统。与多个平面3040至304n的第二平面对应的电压产生系统在第二周期内就绪。响应于多个电压产生系统3080至308n的经检测放电电平高于闲置状态的电平，第二周期小于第一周期。第二周期是从电压产生系统接通的时间到电压产生系统的电荷泵达到所要输出电压的时间。
[0047]
在另一实例中，在多个电压产生系统3080至308n关断的情况下，控制器318可被配置成响应于存取多个平面3040至304n的第二平面的第二命令而接通多个电压产生系统3080至308n的每一电压产生系统。响应于多个电压产生系统3080至308n的经检测放电电平处于闲置状态的电平，与多个平面3040至304n中的第二平面对应的电压产生系统在第一周期内就绪。
[0048]
在又一实例中，在多个电压产生系统3080至308n关断的情况下，控制器318可被配置成响应于存取多个平面3040至304n的第一平面的第二命令而接通多个电压产生系统3080至308n的每一电压产生系统。响应于多个电压产生系统3080至308n的经检测放电电平高于闲置状态的电平，与多个平面3040至304n中的第一平面对应的电压产生系统在无延迟周期的情况下就绪。
[0049]
因此，控制器318被配置成响应于存取多个平面3040至304n的第一平面的第一命令而接通多个电压产生系统3080至308n中的每一电压产生系统，响应于第一周期逝去而执行第一命令，并且响应于无命令被处理而关断多个电压产生系统3080至308n中的每一电压产生系统并将其放电为闲置状态。控制器318被配置成响应于第一周期逝去且在多个电压产生系统3080至308n中的每一电压产生系统接通的情况下而在无延迟周期的情况下执行存取多个平面3040至304n中的第二平面的第二命令。第一命令可包含读取操作、编程操作或擦除操作。
[0050]
图4是示出通过电压产生系统，例如图3的电压产生系统3080至308n，来产生电压的一个实例的图表400。图表400包含传递栅极电压402、字线电压(例如，读取电压)404和电流(icc)406对时间的关系。电流406指示电流汲取以产生电压402和404。当接收到存取存储器
阵列的平面的命令(例如，读取命令)时，电压产生系统接通且预热，如408处所指示。在408处的预热延迟可在1μs至2μs或更大的范围内，以允许电压产生系统的电荷泵达到足以产生传递栅极电压402和字线电压404的所要输出电压。归因于电荷泵在408处预热周期期间充电以产生所要输出电压，电流406在412处包含第一峰值。一旦电压产生系统的电荷泵已达到所要输出电压，传递栅极电压402和字线电压404便可应用于存储器阵列以执行操作(例如，读取操作)。当传递栅极电压402和字线电压404应用于存储器阵列时，归因于对传递栅极电压402和字线电压404所应用于的存储器阵列的电容充电，电流406在414处包含第二峰值。
[0051]
在完成操作之后，电压产生系统可关断且电荷泵可放电。放电周期在410处指示且可在1μs至2μs或更大的范围内以允许电压产生系统的电荷泵可靠地达到闲置状态。如果可避免在408处的预热周期和/或在410处的放电周期，那么在一些实施例中用于完成存取存储器阵列的操作的时间可缩短至多6％。
[0052]
图5a至5b是示出通过电压产生系统来产生电压的另一实例的图表。图5a的图表500包含用于存储器阵列的第一平面的传递栅极电压502和字线电压(例如，读取电压)504，以及用于存储器阵列的第二平面的传递栅极电压512和字线电压(例如，读取电压)514。响应于存取存储器阵列的第一平面的第一命令，用于存储器阵列的所有平面的电压产生系统接通并预热，如508处所指示。在508处的预热延迟可在1μs至2μs或更大的范围内，以允许电压产生系统的电荷泵达到足以产生用于每一平面的传递栅极电压和字线电压的所要输出电压。
[0053]
一旦用于待响应于第一命令而存取的第一平面的电压产生系统的电荷泵已达到所要输出电压，传递栅极电压502和字线电压504便可应用于存储器阵列以执行操作(例如，读取操作)。在完成操作之后，如果正处理其它命令以存取存储器阵列的任何平面，那么第一平面(和其它平面)的电压产生系统如510处所指示地那样保持接通而不是关断并放电。以此方式，如果接收到存取第一平面的另一命令，那么传递栅极电压502和字线电压504可在接通周期508没有延迟的情况下应用于存储器阵列。
[0054]
响应于存取存储器阵列的第二平面的第二或后续命令，传递栅极电压512和字线电压514可在516处接通周期没有延迟的情况下应用于存储器阵列，这是因为用于第二平面的电压产生装置已经随着周期508期间的第一平面接通。在完成操作之后，如果正处理其它命令以存取存储器阵列的任何平面，那么第二平面(和其它平面)的电压产生系统如518处所指示地那样保持接通而不是关断并放电。以此方式，如果接收到存取第二平面的另一命令，那么传递栅极电压512和字线电压514可在接通周期508没有延迟的情况下应用于存储器阵列。
[0055]
如上文所描述，用于待响应于第一命令而存取的第一平面的电压产生系统可在接通周期508期间在第一电力模式中接通，且用于其它平面的电压产生系统可在被配置成相较于第一电力模式消耗较少电力的第二电力模式中接通。在此情况下，其它平面的接通周期可长于第一平面的接通周期508。然而，通过接通在第二电力模式中的其它平面的电压产生系统，峰值电流412(图4)在接通周期期间可减小。
[0056]
图5b是指示在接通电压产生系统之前且在关断电压产生系统之后由电压产生系统产生的电压的缓慢放电的图表550。图表550包含用于存储器阵列的平面的传递栅极电压
552和字线电压(例如，读取电压)554对时间的关系。在电压产生系统由于针对存储器阵列的任何平面并未处理命令而关断之后，电压产生系统如558处所指示地那样缓慢放电。如果在电压产生系统达到闲置状态之前接收到另一命令，那么接通电压产生系统但接通周期可减小，这是因为电压产生系统的电荷泵可能花费较少时间就达到所要输出电压。一旦用于待存取的平面的电压产生系统的电荷泵已达到所要输出电压，传递栅极电压552和字线电压554便可应用于存储器阵列以执行操作(例如，读取操作)。在完成操作之后，如果针对存储器阵列的任何平面并未处理其它命令，那么所有电压产生系统关断且缓慢放电为闲置状态，如560处所指示。在一个实例中，电压产生系统可在例如至多300μs的周期内缓慢放电为闲置状态。
[0057]
图6a是示出电荷泵600的一个实例的示意图。电荷泵600可提供图3的每一电荷泵3120至312n。在此实例中，电荷泵600包含泵级610a、610b和610c。在其它实例中，电荷泵600可包含额外泵级或较少泵级。泵级610a、610b和610c串联连接，使得一个泵级的输出端子616a或616b连接到下一个泵级的输入。在此实例中，来自所示串联中的最末泵级610c的输出端子616c是电荷泵600的输出端子。这些泵级610a、610b和610c中的每一者可包含低压装置。当停用时，电荷泵600可使用可微调电流源620放出泵级上剩余电荷的至少一部分。
[0058]
下文参考图6b进一步描述的可微调电流源620可连接于共同节点622与参考端子630之间。在某些实例中，由可微调电流源620提供的电流在100微安与20毫安之间。参考端子630可接地或保持在另一参考电压下。可微调电流源620可被配置成从泵级610a、610b和610c排出剩余电荷的至少一部分。因此，电流源可包含控制输入624，所述控制输入被配置成接收信息以控制(例如，启用/停用、提供可配置的或可选择的电流等)可微调电流源620。控制输入624可经由逆变器连接到电荷泵的输入，使得可微调电流源620可在电荷泵停用时启用且在电荷泵启用时停用。
[0059]
共同节点622可为多个泵级共用，且可经由无源装置(例如，二极管)614a、614b和614c连接到泵级610a、610b和610c中的每一者的输出端子616a、616b和616c。在各种实例中，无源装置614a、614b和614c可包含高压装置(例如，高压二极管)。放电速度可基于无源装置614a、614b和614c的大小，所述大小可跨实例而改变以改变放电速度。放电速度可受由可微调电流源620所提供的电流量影响。可使用二极管转移曲线来选择或配置来自可微调电流源620的电流量。
[0060]
电荷泵600可包含连接于输出端子616a、616b和616c与泵级610a、610b和610c内的电容器节点之间的二极管612a、612b和612c。在实例中，如果泵级包含多个电容器节点，那么用于所述泵级的二极管可连接到每一电容器节点。在其它实例中，泵级可具有一或多个二极管，其中至少一个二极管连接到每一电容器节点。二极管612a、612b和612c可有助于使泵级610a、610b和610c的内部电容器节点放电。当电荷泵600在升压模式中工作时，二极管612a、612b和612c允许经升压电荷从泵级610a至610b并且从610b至610c等传递。二极管612a、612b和612c阻挡逆向路径以提供升压行为。然而，当泵级610a、610b和610c正放电时，如果泵级610a、610b和610c的内部电压高于输出端子616a、616b和616c上的电压，那么二极管612a、612b和612c分别接通。
[0061]
当电荷泵经启用且可微调电流源620经停用时，无源装置614a、614b和614c可能不发挥放电作用。此外，可选择二极管612a、612b和612c以使电流泄漏最小化。每一泵级处二
极管的数目和二极管的大小可经选择以确保二极管612a、612b和612c并不影响电荷泵的性能。另外，二极管612a、612b和612c并不将显著寄生电容添加到泵级610a、610b和610c的任何内部节点。最后，用于控制放电速度的额外电路系统(例如，可微调电流源620和无源装置614a、614b和614c等)相对较小，使得电荷泵的大小不会显著受影响。
[0062]
图6b示出图6a的可微调电流源620的一个实例。在此实例中，电流源620为电流镜。参考电流652通过电流镜620成镜像。信号654a至654n可在电流镜620的装置上使用以使参考电流652成镜像。信号654a至654n允许对电流镜进行数字编程。电流656a至656n可为参考电流652的倍数。举例来说，电流656a可等于参考电流652，电流656b可等于参考电流652的两倍，电流656c可等于参考电流652的四倍，电流656d可等于参考电流652的八倍等。
[0063]
图7a至7e是示出用于存取存储器的方法700的一个实例的流程图。在一个实例中，方法700可由图1的存储器装置100或图3的存储器装置300来实施。如图7a中所示出，在702处，方法700包含接收存取存储器阵列的多个平面中的第一平面的第一命令。在704处，方法700包含响应于接收到第一命令而接通多个电压产生系统中的每一电压产生系统，多个电压产生系统中的每一电压产生系统与多个平面中的平面对应。在706处，方法700包含等待第一周期。在708处，方法700包含一旦第一周期逝去，便执行第一命令。在一个实例中，响应于接收到第一命令而接通多个电压产生系统中的每一电压产生系统包含在第一电力模式中接通与多个平面中的第一平面对应的电压产生系统，且在被配置成相较于第一电力模式消耗较少电力的第二电力模式中接通与多个平面中的其它平面对应的电压产生系统。
[0064]
如图7b中所示出，在710处，方法700可进一步包含接收存取多个平面中的第二平面的第二命令。在712处，方法700可进一步包含响应于第一周期逝去而在无延迟周期的情况下执行第二命令。如图7c中所示出，在714处，方法700可进一步包含接收存取多个平面中的对应平面的后续命令。在716处，方法700可进一步包含在无延迟周期的情况下执行后续命令。如图7d中所示出，在718处，方法700可进一步包含响应于无命令被处理而将多个电压产生系统中的每一电压产生系统放电为闲置状态。
[0065]
如图7e中所示出，在720处，方法700可进一步包含响应于接收到存取多个平面中的平面的第二命令而检测多个电压产生系统的放电电平。在722处，方法700可进一步包含响应于接收到第二命令而接通多个电压产生系统中的每一电压产生系统。在724处，方法700可进一步包含选择第一周期和第二周期中的一者，第二周期是响应于经检测放电电平大于闲置状态的电平而被选择，且第一周期是响应于经检测放电电平处于闲置状态的电平而被选择。在726处，方法700可进一步包含等待第一周期和第二周期中所选择的一者。在728处，方法700可进一步包含一旦第一周期和第二周期中所选择的一者逝去，便执行第二命令。
[0066]
结论
[0067]
尽管本文中已示出且描述特定实施例，但所属领域的一般技术人员将了解，预计实现相同目的的任何布置可取代所展示的特定实施例。所属领域的一般技术人员将清楚实施例的许多修改。因此，本技术意图涵盖实施例的任何修改或变型。