开放页偏置技术的制作方法

开放页偏置技术
1.交叉引用
2.本专利申请主张维斯康提(visconti)等人在2019年6月14日提交的标题为“开放页偏置技术(open page biasing techniques)”的第16/441,806号美国专利申请的优先权，所述美国专利申请让渡给本受让人且以全文引用的方式并入本文中。


背景技术：

3.下文大体上涉及一种包含至少一个存储器装置的系统，且更具体地说，涉及开放页偏置技术。
4.存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等各种电子装置中。通过编程存储器装置的不同状态来存储信息。举例来说，二进制装置最常存储通常由逻辑1或逻辑0表示的两种状态中的一个。在其它装置中，可以存储多于两个状态。为了存取所存储信息，装置的组件可读取或感测存储器装置中的至少一个所存储状态。为了存储信息，装置的组件可写入或编程存储器装置中的状态。
5.存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(ram)、只读存储器(rom)、动态ram(dram)、同步动态ram(sdram)、铁电ram(feram)、磁性ram(mram)、电阻式ram(rram)、快闪存储器、相变存储器(pcm)等。存储器装置可为易失性或非易失性的。例如feram的非易失性存储器即使在无外部电源存在的情况下仍可维持其所存储的逻辑状态很长一段时间。例如dram的易失性存储器装置在与外部电源断开连接时可能会丢失其所存储状态。feram可能够实现类似于易失性存储器的密度，但可具有非易失性特性，这是因为使用铁电电容器作为存储装置。
6.一般来说，改进存储器装置可包含增加存储器单元密度、增加读取/写入速度、增加可靠性或增加数据保持，以及其它度量。在一些情况下，存储器单元的存取阶段与预充电阶段之间可存在延迟。在每一存取阶段与预充电阶段之间的延迟期间将存储器单元偏置到零电压可降低存储器单元的可靠性且增加存储器单元疲劳。此类情形可降低存储器单元的性能，进而降低存储器单元的存储能力。
附图说明
7.图1说明根据本文所公开的实例的支持开放页偏置技术的存储器裸片的实例。
8.图2a和2b说明根据本文所公开的实例的支持开放页偏置技术的磁滞曲线的实例。
9.图3a和3b说明根据本文所公开的实例的支持开放页偏置技术的时序图的实例。
10.图4a和4b说明根据本文所公开的实例的支持开放页偏置技术的时序图的实例。
11.图5说明根据本文所公开的实例的支持开放页偏置技术的存储器控制器的框图。
12.图6和7说明展示根据本文中所公开的实例的支持开放页偏置技术的一或多种方法的流程图。
具体实施方式
13.在对存储器单元执行的存取操作期间，延迟可存在于例如存取脉冲的第一脉冲与例如预充电脉冲的第二脉冲之间。在延迟期间，存储器单元可被偏置到电压，例如，零电压。在延迟期间在零电压下对存储器单元进行偏置可通过增加存储器单元疲劳而使存储器单元降级。在一些情况下，存储器单元可在存取脉冲与预充电脉冲之间的延迟期间被偏置到高电压。在此类情况下，存储器单元可通过分解存储器单元材料而降级，进而可减小存储器单元的功能性。
14.在存取脉冲与预充电脉冲之间的存取操作的延迟期间，存储器单元可被偏置到电压，例如低电压。在一些情况下，延迟可在存取操作的存取阶段期间发生。存取阶段可在预充电阶段之前发生。在此类情况下，存储器单元可在存取阶段与预充电阶段之间的延迟期间保持在低偏置之下。在存取阶段与预充电阶段之间的延迟期间维持存储器单元上的低偏置可改进存储器单元的功能性和寿命。另外，在起始预充电阶段之前将存储器单元偏置到低偏置可减少存储器单元疲劳。
15.可存取存储器单元作为开放页存取操作的部分。在存取阶段期间，可将激活脉冲施加到存储器单元。激活脉冲可具有第一电压。在施加激活脉冲之后，存储器单元可被偏置到不同于(例如小于)第一电压的第二电压。可通过将电压施加到存储器单元的数字线和板线而将存储器单元偏置到第二电压。接着可通过将预充电脉冲施加到存储器单元来起始预充电阶段。预充电可在存储器单元在存取阶段期间(例如，在激活脉冲与预充电脉冲之间的延迟期间)被偏置到第二电压之后施加。
16.首先在如参考图1和2所描述的存储器系统和存储器裸片上下文中描述本公开的特征。本公开的特征在如参考图3和4所描述的开放页偏置技术的上下文中进行描述。进一步参考如参考图5到7所描述的涉及开放页偏置技术的设备图和流程图说明并描述本公开的这些和其它特征。
17.图1说明根据本文所公开的实例的存储器裸片100的实例。在一些情况下，存储器裸片100可被称为存储器芯片、存储器装置或电子存储器设备。存储器裸片100可包含可编程以存储不同逻辑状态的一或多个存储器单元105。每一存储器单元105可为可编程的，以存储两个或更多个状态。举例来说，存储器单元105可经配置以每次存储一个位的数字逻辑(例如，逻辑0和逻辑1)。在一些情况下，单个存储器单元105(例如，多层级存储器单元)可经配置以每次存储多于一个位的数字逻辑(例如，逻辑00、逻辑01、逻辑10或逻辑11)。
18.存储器单元105可存储表示数字数据的状态(例如，极化状态或介电电荷)。在feram架构中，存储器单元105可包含电容器，其包含铁电材料以存储表示可编程状态的电荷和/或极化。在dram架构中，存储器单元105可包含电容器，其包含介电材料以存储表示可编程状态的电荷。
19.可通过激活或选择例如字线110、数字线115和/或板线120的存取线来对存储器单元105执行例如读取和写入的操作。在一些情况下，数字线115也可称为位线。对存取线、字线、数字线、板线或其类似物的参考可互换，但不影响理解或操作。激活或选择字线110、数字线115或板线120可包含将电压施加到相应线。
20.存储器裸片100可包含以网格状图案布置的存取线(例如，字线110、数字线115和板线120)。存储器单元105可定位于字线110、数字线115和/或板线120的相交点处。通过偏
置字线110、数字线115和板线120(例如，将电压施加到字线110、数字线115或板线120)，可在其相交点处存取单个存储器单元105。
21.可通过行解码器125、列解码器130和板驱动器135来控制对存储器单元105的存取。举例来说，行解码器125可从本地存储器控制器165接收行地址，且基于所接收行地址来激活字线110。列解码器130从本地存储器控制器165接收列地址，且基于所接收列地址激活数字线115。板驱动器135可从本地存储器控制器165接收板地址，且基于所接收板地址激活板线120。举例来说，存储器裸片100可包含标记为wl_1到wl_m的多个字线110、标记为dl_1到dl_n的多个数字线115，以及标记为pl_1到pl_p的多个板线，其中m、n和p取决于存储器阵列的大小。因此，通过激活字线110、数字线115和板线120，例如wl_1、dl_3和pl_1，可存取其相交点处的存储器单元105。在二维或三维配置中的字线110和数字线115的相交点可被称为存储器单元105的地址。在一些情况下，字线110、数字线115和板线120的相交点可被称为存储器单元105的地址。
22.在一些情况下，当存储器单元105在预充电阶段之前在低偏置之下时，存取操作可为开放页存取操作。举例来说，本地存储器控制器165可基于开放页存取操作而激活包括存储器单元105的一行存储器单元。在一些情况下，存储器单元105可从主机装置接收对存储器单元105执行开放页存取操作的存取命令。在此类情况下，可基于接收命令而存取存储器单元105。
23.存储器单元105可包含逻辑存储组件，例如电容器140和开关组件145。电容器140可为铁电电容器的实例。电容器140的第一节点可与开关组件145耦合，并且电容器140的第二节点可与板线120耦合。开关组件145可为选择性地建立或解除建立两个组件之间的电子连通的晶体管或任何其它类型的开关装置的实例。存储器单元105可为铁电存储器单元。
24.选择或解除选择存储器单元105可通过激活或解除激活开关组件145来实现。电容器140可使用开关组件145与数字线115电子连通。举例来说，当解除激活开关组件145时，电容器140可与数字线115隔离，且当激活开关组件145时，电容器140可与数字线115耦合。在一些情况下，开关组件145为晶体管，且其操作可通过将电压施加到晶体管栅极来控制，其中晶体管栅极与晶体管源极之间的电压差可大于或小于晶体管的阈值电压。在一些情况下，开关组件145可为p型晶体管或n型晶体管。字线110可与开关组件145的栅极电子连通，且可基于施加到字线110的电压而激活/解除激活开关组件145。
25.字线110可为与用于对存储器单元105执行存取操作的存储器单元105电子连通的导电线。在一些架构中，字线110可与存储器单元105的开关组件145的栅极电子连通，且可经配置以控制存储器单元的开关组件145。在一些架构中，字线110可与存储器单元105的电容器的节点电子连通，且存储器单元105可不包含开关组件。在一些实例中，可在存取操作的存取阶段期间将电压施加到字线110。在此类情况下，可基于将电压施加到字线110而存取存储器单元105。
26.数字线115可为将存储器单元105与感测组件150连接的导电线。在一些架构中，存储器单元105可在存取操作的部分期间选择性地与数字线115耦合。举例来说，字线110和存储器单元105的开关组件145可经配置以将存储器单元105的电容器140与数字线115选择性地耦合和/或隔离。在一些架构中，存储器单元105可与数字线115电子连通(例如，一致)。在一些实例中，可将电压施加到数字线115，以在激活脉冲与预充电脉冲之间对存储器单元进
行偏置。
27.板线120可为与用于对存储器单元105执行存取操作的存储器单元105电子连通的导电线。板线120可与电容器140的节点(例如，单元底部)电子连通。板线120可经配置以与数字线115协作，以在存储器单元105的存取操作期间对电容器140进行偏置。在一些实例中，可将电压施加到板线120，以在激活脉冲与预充电脉冲之间对存储器单元进行偏置。
28.感测组件150可经配置以确定存储于存储器单元105的电容器140上的状态(例如，极化状态或电荷)，并且基于检测到的状态确定存储器单元105的逻辑状态。在一些情况下，由存储器单元105存储的电荷可能极小。因而，感测组件150可包含一或多个感测放大器，以放大存储器单元105的信号输出。感测放大器可检测读取操作期间数字线115的电荷的微小改变，并且可基于检测到的电荷而产生对应于逻辑0或逻辑1的信号。在读取操作期间，存储器单元105的电容器140可将信号输出(例如，使电荷放电)到其对应的数字线115。信号可能使数字线115的电压发生改变。感测组件150可经配置以将跨越数字线115从存储器单元105接收的信号与参考信号155(例如，参考电压)进行比较。感测组件150可基于比较确定存储器单元105的所存储状态。举例来说，在二进制信令中，如果数字线115具有比参考信号155高的电压，则感测组件150可确定存储器单元105的所存储状态为逻辑1，且如果数字线115具有比参考信号155低的电压，则感测组件150可确定存储器单元105的所存储状态为逻辑0。感测组件150可包含各种晶体管或放大器，以检测和放大信号差。存储器单元105的检测到的逻辑状态可提供为感测组件150的输出(例如，提供到输入/输出160)，且可(例如，直接地或使用本地存储器控制器165)向包含存储器裸片100的存储器装置的另一组件(例如，装置存储器控制器)指示检测到的逻辑状态。在一些情况下，感测组件150可与行解码器125、列解码器130和/或板驱动器135电子连通。
29.本地存储器控制器165可通过各种组件(例如，行解码器125、列解码器130、板驱动器135和感测组件150)控制存储器单元105的操作。在一些情况下，行解码器125、列解码器130和板驱动器135以及感测组件150中的一或多个可与本地存储器控制器165处于相同位置。本地存储器控制器165可经配置以从外部存储器控制器接收一或多个命令和/或数据，将命令和/或数据转换成存储器裸片100可使用的信息，对存储器裸片100执行一或多个操作，且响应于执行所述一或多个操作而将数据从存储器裸片100传达到外部存储器控制器(或装置存储器控制器)。本地存储器控制器165可产生行、列和/或板线地址信号以激活目标字线110、目标数字线115和目标板线120。本地存储器控制器165还可产生且控制在存储器裸片100的操作期间使用的各种电压或电流。一般来说，本文中论述的所施加电压或电流的振幅、形状或持续时间可经调整或变化，并可针对操作存储器裸片100的过程中所论述的各种操作而不同。
30.在一些情况下，本地存储器控制器165可经配置以对存储器裸片100执行预充电操作。预充电操作可包括将存储器裸片100的一或多个组件和/或存取线预充电到一或多个预定电压电平。在一些情况下，存储器单元105和/或存储器裸片100的部分可在不同存取操作之间进行预充电。在一些情况下，数字线115和/或其它组件可在读取操作之前进行预充电。在一些情况下，存储器单元105可在预充电操作之前被偏置到低电压。在此类情况下，存储器单元105在存取操作与预充电操作之间可保持低偏置之下。在存取操作与预充电操作之间维持存储器单元105上的低偏置可增加存储器单元105的功能性。
31.在一些情况下，本地存储器控制器165可经配置以对存储器裸片100的一或多个存储器单元105执行写入操作(例如，编程操作)。在写入操作期间，存储器裸片100的存储器单元105可经编程以存储所要逻辑状态。在一些情况下，可在单个写入操作期间编程多个存储器单元105。本地存储器控制器165可识别将对其执行写入操作的目标存储器单元105。本地存储器控制器165可识别与目标存储器单元105(例如，目标存储器单元105的地址)电子连通的目标字线110、目标数字线115和/或目标板线120。本地存储器控制器165可激活目标字线110、目标数字线115和/或目标板线120(例如，将电压施加到字线110、数字线115或板线120)，以存取目标存储器单元105。本地存储器控制器165可在写入操作期间将特定信号(例如，电压)施加到数字线115且将特定信号(例如，电压)施加到板线120，以将特定状态存储在存储器单元105的电容器140中，所述特定状态指示所要逻辑状态。在一些实例中，开放页存取操作为写入操作。在此类情况下，可识别存储于存储器单元105上的状态作为写入操作的部分。在激活脉冲与预充电阶段的预充电脉冲之间施加的电压的值可基于存储器单元105的状态。在一些实例中，在激活脉冲与预充电脉冲之间施加的电压的值可基于在写入操作期间存储器单元105的状态。
32.在一些情况下，本地存储器控制器165可经配置以对存储器裸片100的一或多个存储器单元105执行读取操作(例如，感测操作)。在读取操作期间，可确定存储在存储器裸片100的存储器单元105中的逻辑状态。在一些情况下，可在单个读取操作期间感测多个存储器单元105。本地存储器控制器165可识别将对其执行读取操作的目标存储器单元105。本地存储器控制器165可识别与目标存储器单元105(例如，目标存储器单元105的地址)电子连通的目标字线110、目标数字线115和/或目标板线120。本地存储器控制器165可激活目标字线110、目标数字线115和/或目标板线120(例如，将电压施加到字线110、数字线115或板线120)，以存取目标存储器单元105。目标存储器单元105可响应于对存取线进行偏置而将信号传送到感测组件150。感测组件150可放大信号。本地存储器控制器165可起动感测组件150(例如，锁存感测组件)且进而将从存储器单元105接收到的信号与参考信号155进行比较。基于所述比较，感测组件150可确定存储于存储器单元105上的逻辑状态。作为读取操作的部分，本地存储器控制器165可将存储于存储器单元105上的逻辑状态传达到外部存储器控制器(或装置存储器控制器)。
33.在一些存储器架构中，存取存储器单元105可使存储于存储器单元105中的逻辑状态降级或毁坏。举例来说，对铁电存储器单元执行的读取操作可使存储于铁电电容器中的逻辑状态毁坏。在另一实例中，在dram架构中执行的读取操作可使目标存储器单元的电容器部分地或完全地放电。本地存储器控制器165可执行重写操作或刷新操作以使存储器单元返回到其原始逻辑状态。本地存储器控制器165可在读取操作之后将逻辑状态重写到目标存储器单元。在一些情况下，重写操作可被视为读取操作的部分。另外，激活单个存取线(例如，字线110)可干扰存储在与所述存取线电子连通的一些存储器单元中的状态。因此，可对可能尚未被存取的一或多个存储器单元执行重写操作或刷新操作。在一些实例中，在存取操作的延迟阶段期间施加电压可能不影响刷新操作。
34.图2a和2b说明根据本文所公开的各种实例的具有磁滞曲线200-a和200-b的铁电存储器单元的非线性电特性的实例。磁滞曲线200-a和200-b分别说明实例铁电存储器单元写入和读取过程。磁滞曲线200-a和200-b描绘随电压差v而变的存储于铁电电容器(例如，
参考图1描述的电容器140)上的电荷q。
35.铁电材料的特征在于自发电极化，即其在不存在电场的情况下维持非零电极化。实例铁电材料包含钛酸钡(batio3)、钛酸铅(pbtio3)、锆钛酸铅(pzt)和铋钽酸锶(sbt)。本文中所描述的铁电电容器可包含这些或其它铁电材料。铁电电容器内的电极化在铁电材料的表面处产生净电荷且通过电容器端子吸引相反电荷。因此，电荷存储在铁电材料与电容器端子的接口处。因为电极化可在不存在外部施加电场的情况下维持相对较长时间，甚至无限期地维持，所以与例如dram阵列中采用的电容器相比，电荷泄漏可明显降低。这可能减少执行刷新操作的需求。
36.可从电容器的单个端子的角度理解磁滞曲线200-a和200-b。借助于实例，如果铁电材料具有负极化，则正电荷在端子处积聚。同样，如果铁电材料具有正极化，则负电荷在端子处积聚。另外，磁滞曲线200-a和200-b中的电压表示跨越电容器的电压差且为定向的。举例来说，可通过将正电压施加到所讨论的端子(例如，单元板)且将第二端子(例如，单元底部)维持在接地(或近似为零伏特(0v))来实现正电压。可通过将所讨论的端子维持在接地且将正电压施加到第二端子来施加负电压—即可施加正电压以负极化所讨论的端子。类似地，可将两个正电压、两个负电压或正和负电压的任何组合施加到适当的电容器端子上以产生磁滞曲线200-a和200-b中所展示的电压差。
37.如磁滞曲线200-a中所描绘，铁电材料可在零压差的情况下维持正极化或负极化，从而产生两个可能带电荷状态：电荷状态205和电荷状态210。根据图2a和2b的实例，电荷状态205表示逻辑0且电荷状态210表示逻辑1。在一些实例中，可反转相应的电荷状态的逻辑值以适应用于操作存储器单元的其它方案。
38.可通过施加电压来控制铁电材料的电极化且因此控制电容器端子上的电荷，从而将逻辑0或1写入到存储器单元。举例来说，跨越电容器施加净正电压215导致电荷积聚，直到达到电荷状态205-a为止。在移除电压215之后，电荷状态205-a沿循路径220，直到其在零电压下达到电荷状态205为止。类似地，通过施加净负电压225来写入电荷状态210，这产生电荷状态210-a。在移除负电压225之后，电荷状态210-a沿循路径230，直到其在零电压下达到电荷状态210为止。电荷状态205-a和210-a也可称为剩余极化(pr)值，即，在移除外部偏置(例如，电压)之后剩余的极化(或电荷)。矫顽电压(coercive voltage)为电荷(或极化)为零时的电压。
39.为了读取或感测铁电电容器的所存储状态，可跨越电容器施加电压。作为响应，所存储电荷q发生改变，且改变程度取决于初始电荷状态—即最终所存储电荷(q)取决于初始地存储电荷状态205-b还是210-b。举例来说，磁滞曲线200-b说明两个可能的存储电荷状态205-b和210-b。可如参考图1所论述的跨越电容器140施加电压235。在其它情况下，可将固定电压施加到单元板，且尽管描绘为正电压，但电压235可为负的。响应于电压235，电荷状态205-b可沿循路径240。类似地，如果初始地存储电荷状态210-b，则其沿循路径245。电荷状态205-c和电荷状态210-c的最终位置取决于一或多个因素，包含特定感测方案和电路。
40.在一些情况下，最终电荷可取决于连接到存储器单元的数字线的本征电容。举例来说，如果电容器电连接到数字线且施加电压235，则数字线的电压可由于其本征电容而上升。在感测组件处测得的电压可能不等于电压235，且替代地可取决于数字线的电压。因此，最终电荷状态205-c和210-c在磁滞曲线200-b上的位置可因此取决于数字线的电容，且可
通过负载线分析进行确定—即可相对于数字线电容限定电荷状态205-c和210-c。因此，电容器的电压，电压250或电压255，可为不同的，且可取决于电容器的初始状态。
41.通过将数字线电压与参考电压进行比较，可确定电容器的初始状态。数字线电压可为电压235与跨越电容器的最终电压(电压250或电压255)之间的差—即电压235与电压250之间的差或电压235与电压255之间的差。可产生参考电压，使得其量值在两个可能的数字线电压的两个可能电压之间，以便确定所存储逻辑状态—即数字线电压是否高于或低于参考电压。在通过感测组件进行比较后，可确定感测到的数字线电压高于或低于参考电压，且可确定铁电存储器单元的所存储逻辑值(即，逻辑0或1)。
42.在一些情况下，铁电存储器单元可在读取操作之后维持初始逻辑状态。举例来说，如果存储电荷状态205-b，则在读取操作期间电荷状态可沿循路径240到电荷状态205-c，且在移除电压235之后，电荷状态可通过在相反的方向上沿循路径240而返回到初始电荷状态205-b。在一些情况下，铁电存储器单元可在读取操作之后丢失其初始逻辑状态。举例来说，如果存储电荷状态210-b，则在读取操作期间电荷状态可沿循路径245到电荷状态205-c，且在移除电压235之后，电荷状态可通过沿循路径240而弛豫到电荷状态205-b。
43.磁滞曲线200-b说明读取经配置以存储电荷状态205-b和电荷状态210-b的存储器单元的实例。举例来说，可经由参考图1所描述的数字线115和板线120施加作为电压差的读取电压235。磁滞曲线200-b可说明其中读取电压235为负电压差vcap(例如，其中vbottom-vplate为负)的读取操作。跨越电容器的负读取电压可被称为“板高”读取操作，其中板线120初始地为高电压，且数字线115初始地处于低电压(例如，接地电压)。尽管读取电压235展示为跨越铁电电容器140的负电压，但在替代性操作中，读取电压可为跨越铁电电容器140的正电压，其可被称为“板低”读取操作。
44.当选择存储器单元105时，可跨越铁电电容器140(例如，通过激活如参考图1所描述的开关组件145)施加读取电压235。在将读取电压235施加到铁电电容器140后，电荷可经由数字线115和板线120流入或流出铁电电容器140，且取决于铁电电容器140处于电荷状态205-b(例如，逻辑1)还是处于电荷状态210-b(例如，逻辑0)，可产生不同的电荷状态。
45.图3a和3b说明根据本文所公开的实例的支持开放页偏置技术的时序图300-a和300-b的实例。时序图300-a可包含激活脉冲305-a、延迟阶段310-a和预充电阶段315。时序图300-b可包含激活脉冲305-b、延迟阶段310-b和预充电脉冲335。时序图300-a和时序图300-b描绘随时间t而变的电压v。
46.参考时序图300-a，可在存取操作的存取阶段345-a期间通过施加激活脉冲305-a来存取存储器单元。激活脉冲305-a的量值325-a可为非零电压(例如，电压v1)。为了施加激活脉冲305-a，可将第一电压施加到与存储器单元耦合的数字线，且可将第二电压施加到与存储器单元耦合的板线。在一些情况下，激活脉冲305-a的电压的极性可为负极性。
47.延迟阶段310-a可在激活脉冲305-a之后且在预充电阶段315之前发生。激活脉冲305-a与预充电阶段315之间的延迟阶段310-a的存在可表示开放页存取操作。在此类情况下，开放页存取操作的持续时间可从激活脉冲305-a的结束延伸到预充电阶段315的开始。在一些实例中，针对开放页存取操作存取存储器单元可基于在存取阶段345-a期间在激活脉冲305-a之后识别延迟阶段310-a。
48.一些存储器装置可在延迟阶段310-a期间将存储器单元偏置到非零电压。将此类
存储器单元偏置到零电压可随时间对存储器单元进行应变，且可减少存储器单元的可用寿命。为了解决这些问题中的至少一些，存储器装置可在延迟阶段310-a期间将存储器单元偏置到非零电压(例如，量值330-a可为电压v2)。可在存取阶段345-a的持续时间内施加偏置。
49.在一些情况下，在延迟阶段310-a期间施加的电压的量值330-a可不同于在激活脉冲305-a期间施加的电压的量值325-a。延迟阶段310-a的量值330-a(例如，电压v2)可小于激活脉冲305-a的量值325-a(例如，电压v1)。在一些实例中，延迟阶段310-a的量值330-a可大于激活脉冲305-a的量值325-a(例如，电压v1)。在延迟阶段310-a期间施加的电压可为非零电压。举例来说，在延迟阶段310-a期间施加的电压的量值330-a可为0.1伏到0.9伏。
50.延迟阶段310-a的量值330-a可表示电压的绝对值。举例来说，在延迟阶段310-a期间施加的负电压(例如，电压v2)可具有小于激活脉冲305-a的负电压(例如，电压v1)的绝对值的绝对值。在其它实例中，在延迟阶段310-a期间施加的负电压的绝对值大于激活脉冲305-a的负电压(例如，电压v1)的绝对值。在此类情况下，在延迟阶段310-a期间施加的负电压(例如，电压v2)的绝对值可具有不同于激活脉冲305-a的负电压(例如，电压v1)的绝对值的绝对值。
51.举例来说，可在将第一电压施加到数字线之后将小于第一电压的第三电压施加到数字线。在将第二电压施加到板线之后，可将小于第二电压的第四电压施加到板线。在此类情况下，可在施加第一电压和第二电压之后的持续时间内施加第三电压和第四电压。举例来说，施加到板线的第四电压可为非零电压。
52.在延迟阶段310-a期间存储器单元上的电压的极性可为负极性。在一些实例中，在延迟阶段310-a期间存储器单元上的电压的极性可与在激活脉冲305-a期间施加的电压的极性相同。举例来说，如果激活脉冲305-a具有为负电压(例如，电压v1)的量值325-a，则在延迟阶段310-a期间的偏置的量值330-a也可为负电压(例如，电压v2)。
53.存储器单元的电压可在起始预充电阶段315之前维持在电压(例如，电压v2)。在此类情况下，可在延迟阶段310-a之后(例如，在将第三电压施加到数字线且将第四电压施加到板线之后)起始存取操作的预充电阶段315。在一些情况下，延迟阶段310-a的持续时间可基于存储器装置。在预充电阶段315期间，存储器单元可被偏置到零电压(例如，电压v0)。在此类情况下，存储器装置可制止施加预充电脉冲。
54.在一些实例中，存取操作可为写入操作。在此类情况下，在延迟阶段310-a期间偏置到存储器单元的电压的值可基于存储器单元的状态。举例来说，当第一状态(例如，逻辑0)写入到存储器单元时，在延迟阶段310-a期间施加的电压的值可为负值(例如，电压v2)。当第一状态写入到存储器单元时，预充电阶段315可在无预充电脉冲的情况下发生。当第二状态(例如，逻辑1)写入到存储器单元时，在延迟阶段310-a期间偏置到存储器单元的电压的值可为负值(例如，电压v2)。
55.参考时序图300-b，量值为325-b的激活脉冲305-b和量值为330-b的延迟阶段310-b可与量值为325-a的激活脉冲305-a和具有时序图300-a的量值为330-b的延迟阶段310-a相同地操作。存取阶段345-b可包含激活脉冲305-b和延迟阶段310-b。
56.如时序图300-b中所描绘，预充电脉冲335可在预充电阶段期间施加到存储器单元。举例来说，可将小于第三电压的第五电压作为预充电脉冲335的部分施加到数字线。可将小于第四电压的第六电压作为预充电脉冲335的部分施加到板线。在此类情况下，预充电
脉冲335可在延迟阶段310-b之后施加。存储器单元可在延迟阶段310-b期间在延伸于激活脉冲305-b与预充电脉冲335之间的持续时间内偏置到电压。
57.预充电脉冲335可具有可为非零电压(例如，电压v3)的量值340。预充电脉冲335的电压的极性可为正极性。在一些情况下，预充电脉冲335的电压可包含不同于激活脉冲305-b的电压的极性的极性。举例来说，预充电脉冲335具有为正电压(例如，电压v3)的量值340。在一些实例中，存取操作可为写入操作。当将第二状态(例如，逻辑1)写入到存储器单元时，可发生预充电脉冲335。
58.图4a和4b说明根据本文所公开的实例的支持开放页偏置技术的时序图400-a和400-b的实例。时序图400-a可包含激活脉冲405-a、延迟阶段410-a和预充电阶段415。时序图400-b可包含激活脉冲405-b、延迟阶段410-b和预充电脉冲435。时序图400-a和400-b描绘随时间t而变的电压v。
59.参考时序图400-a，可在存取操作的存取阶段445-a期间通过施加激活脉冲405-a来存取存储器单元。激活脉冲405-a的量值425-a可为非零电压(例如，电压v1)。为了施加激活脉冲405-a，可将第一电压施加到与存储器单元耦合的数字线，且可将第二电压施加到与存储器单元耦合的板线。在一些情况下，激活脉冲405-a的电压的极性可为正极性。
60.延迟阶段410-a可在激活脉冲405-a之后且在预充电阶段415之前发生。激活脉冲405-a与预充电阶段415之间的延迟阶段410-a的存在可表示开放页存取操作。在此类情况下，开放页存取操作的持续时间可从激活脉冲405-a的结束延伸到预充电阶段415的开始。在一些实例中，针对开放页存取操作存取存储器单元可基于在存取阶段445-a期间在激活脉冲405-a之后识别延迟阶段410-a。
61.一些存储器装置可在延迟阶段410-a期间将存储器单元偏置到非零电压。将此类存储器单元偏置到零电压可随时间对存储器单元进行应变，且可减少存储器单元的可用寿命。为了解决这些问题中的至少一些，存储器装置可在延迟阶段410-a期间将存储器单元偏置到非零电压(例如，量值430-a可为电压v2)。可在存取阶段445-a的持续时间内施加偏置。
62.在一些情况下，在延迟阶段410-a期间施加的电压的量值430-a可不同于在激活脉冲405-a期间施加的电压的量值425-a。延迟阶段410-a的量值430-a(例如，电压v2)可小于激活脉冲405-a的量值425-a(例如，电压v1)。在一些实例中，延迟阶段410-a的量值430-a可大于激活脉冲405-a的量值425-a(例如，电压v1)。在延迟阶段410-a期间施加的电压可为非零电压。举例来说，在延迟阶段410-a期间施加的电压的量值430-a可为0.1伏到0.9伏。
63.延迟阶段410-a的量值430-a可表示电压的绝对值。举例来说，在延迟阶段410-a期间施加的正电压(例如，电压v2)的绝对值可小于激活脉冲405-a的正电压(例如，电压v1)的绝对值。在其它实例中，在延迟阶段410-a期间施加的正电压可具有大于激活脉冲405-a的正电压(例如，电压v1)的绝对值的绝对值。举例来说，在延迟阶段410-a期间施加的正电压(例如，电压v2)的绝对值可具有不同于激活脉冲405-a的正电压(例如，电压v1)的绝对值的绝对值。
64.举例来说，可在将第一电压施加到数字线之后将小于第一电压的第三电压施加到数字线。在将第二电压施加到板线之后，可将小于第二电压的第四电压施加到板线。在此类情况下，可在施加第一电压和第二电压之后的持续时间内施加第三电压和第四电压。举例来说，施加到板线的第四电压可为非零电压。
65.在延迟阶段410-a期间存储器单元上的电压的极性可为正极性。在一些实例中，在延迟阶段410-a期间存储器单元上的电压的极性可与在激活脉冲405-a期间施加的电压的极性相同。举例来说，如果激活脉冲405-a具有为正电压(例如，电压v1)的量值425-a，则在延迟阶段410-a期间的偏置的量值430-a也可为正电压(例如，电压v2)。
66.存储器单元的电压可在起始预充电阶段415之前维持在电压(例如，电压v2)。在此类情况下，可在延迟阶段410-a之后(例如，在将第三电压施加到数字线且将第四电压施加到板线之后)起始存取操作的预充电阶段415。在一些情况下，延迟阶段410-a的持续时间可基于存储器装置。在预充电阶段415期间，存储器单元可被偏置到零电压(例如，电压v0)。在此类情况下，存储器装置可制止施加预充电脉冲。当第一状态写入到存储器单元时，可在预充电阶段415期间将存储器单元偏置到零电压。
67.在一些实例中，存取操作可为写入操作。在此类情况下，在延迟阶段410-a期间偏置到存储器单元的电压的值可基于存储器单元的状态。举例来说，当第一状态(例如，逻辑0)写入到存储器单元时，在延迟阶段410-a期间施加的电压的值可为正值(例如，电压v2)。当第二状态(例如，逻辑1)写入到存储器单元时，在延迟阶段410-a期间偏置到存储器单元的电压的值可为正值(例如，电压v2)。
68.参考时序图400-b，量值为425-b的激活脉冲405-b和量值为430-b的延迟阶段410-b可与量值为425-a的激活脉冲405-a和具有时序图400-a的量值为430-b的延迟阶段410-a相同地操作。存取阶段445-b可包含激活脉冲405-b和延迟阶段410-b。
69.如时序图400-b中所描绘，预充电脉冲435可在预充电阶段期间施加到存储器单元。举例来说，可将小于第三电压的第五电压作为预充电脉冲435的部分施加到数字线。可将小于第四电压的第六电压作为预充电脉冲435的部分施加到板线。在此类情况下，预充电脉冲435可在延迟阶段410-b之后施加。存储器单元可在延迟阶段410-b期间在延伸于激活脉冲405-b与预充电脉冲435之间的持续时间内偏置到电压。
70.预充电脉冲435可具有可为非零电压(例如，电压v3)的量值440。预充电脉冲435的电压的极性可为负极性。在一些情况下，预充电脉冲435的电压可包含不同于激活脉冲405-b的电压的极性的极性。举例来说，预充电脉冲435具有为负电压(例如，电压v3)的量值440。在一些实例中，存取操作可为写入操作。当第二状态(例如，逻辑1)写入到存储器单元时，可发生预充电脉冲435。
71.图5说明根据本文所公开的实例的支持开放页偏置技术的存储器控制器505的框图500。存储器控制器505可为参考图1所描述的存储器控制器的实例。存储器控制器505可包含存取组件510、脉冲组件515、偏置组件520、预充电组件525、第二电压组件530、第一电压组件535、第三电压组件540和第四电压组件545。这些模块中的每一个可直接或间接地(例如，经由一或多个总线)彼此通信。
72.作为开放页存取操作的部分，存取组件510可激活一行存储器单元。在一些实例中，存取组件510可识别存储于存储器单元中的状态作为写入操作的部分，其中第二电压的值是基于识别所述状态。在一些实例中，存取组件510可在施加激活脉冲之后起始存取阶段的延迟阶段作为开放页存取操作的部分。在一些实例中，存取组件510可从主机装置接收对存储器单元执行开放页存取操作的存取命令，其中存取存储器单元至少部分地基于接收存取命令。
73.在一些实例中，存取组件510可识别激活脉冲与预充电脉冲之间的延迟阶段，其中针对开放页存取操作存取存储器单元至少部分地基于识别所述延迟阶段。在一些实例中，存取组件510可识别存储于存储器单元中的状态作为写入操作的部分，其中第三电压的值是基于识别所述状态。在一些情况下，存储器单元包含铁电存储器单元。
74.在开放页存取操作的存取阶段期间，脉冲组件515可将具有第一电压的激活脉冲施加到一行存储器单元中的一存储器单元。
75.偏置组件520可在存取阶段的持续时间内施加激活脉冲之后将存储器单元偏置到小于第一电压的第二电压。在一些实例中，偏置组件520可在存取操作的存取阶段期间将电压施加到与存储器单元耦合的字线，其中存取存储器单元是基于将电压施加到字线。在一些情况下，存储器单元在延伸于激活脉冲与预充电脉冲之间的第二持续时间内偏置到第二电压。
76.预充电组件525可在将存储器单元偏置到第二电压之后起始开放页存取操作的预充电阶段。在一些实例中，预充电组件525可在将第三电压施加到数字线且将第四电压施加到板线之后起始存取阶段的预充电阶段。在一些实例中，预充电组件525可在预充电阶段期间将具有大于第二电压的第三电压的预充电脉冲施加到存储器单元。
77.第二电压组件530可在存取阶段期间将作为激活脉冲的部分的第二电压施加到与存储器单元耦合的板线。在一些实例中，第二电压组件530可在写入操作期间基于与存储器单元相关联的状态而识别第二电压的值，其中存储器单元在预充电阶段之前被偏置到所识别值。
78.在一些实例中，第二电压组件530可在起始预充电阶段之前将存储器单元的电压维持在第二电压。在一些情况下，第二电压的极性不同于第三电压的极性。在一些情况下，第二电压的量值小于第一电压的量值。在一些情况下，第二电压为非零电压。
79.第一电压组件535可在存取操作的存取阶段期间将作为激活脉冲的部分的第一电压施加到与存储器单元耦合的数字线。
80.第三电压组件540可在存取阶段期间在将第一电压施加到数字线之后将第三电压施加到数字线，第三电压小于第一电压。在一些实例中，第三电压组件540可在预充电阶段期间将作为预充电脉冲的部分的第五电压施加到数字线，第五电压小于第三电压。在一些情况下，在施加第一电压和第二电压之后，在存取阶段的持续时间内施加第三电压和第四电压。
81.第四电压组件545可在存取阶段期间在将第二电压施加到板线之后将第四电压施加到板线，第四电压小于第二电压。在一些实例中，第四电压组件545可在预充电阶段期间将作为预充电脉冲的部分的第六电压施加到板线，第六电压小于第四电压。在一些情况下，第四电压为非零电压。
82.图6说明展示根据本文所公开的实例的支持开放页偏置技术的一或多种方法600的流程图。方法600的操作可由如本文所描述的存储器控制器或其组件实施。举例来说，方法600的操作可由如参考图5所描述的存储器控制器来执行。在一些实例中，存储器控制器可执行一组指令以控制存储器控制器的功能元件执行所描述的功能。另外或替代地，存储器控制器可使用专用硬件来执行所描述的功能。
83.在605处，作为开放页存取操作的部分，存储器控制器可激活一行存储器单元。可
根据本文中所描述的方法来执行操作605。在一些实例中，可由如参考图5所描述的存取组件来执行操作605。
84.在610处，存储器控制器可在开放页存取操作的存取阶段期间将具有第一电压的激活脉冲施加到一行存储器单元中的一存储器单元。可根据本文中所描述的方法来执行操作610。在一些实例中，可由如参考图5所描述的脉冲组件来执行操作610。
85.在615处，存储器控制器可在存取阶段的持续时间内在施加激活脉冲之后将存储器单元偏置到小于第一电压的第二电压。可根据本文中所描述的方法来执行操作615。在一些实例中，可由如参考图5所描述的偏置组件来执行操作615。
86.在620处，存储器控制器可在将存储器单元偏置到第二电压之后起始开放页存取操作的预充电阶段。可根据本文中所描述的方法来执行操作620。在一些实例中，可由如参考图5所描述的预充电组件来执行操作620。
87.在一些实例中，如本文中所描述的设备可执行一或多种方法，例如方法600。所述设备可包含用于以下操作的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：激活一行存储器单元作为开放页存取操作的部分；在开放页存取操作的存取阶段期间，将具有第一电压的激活脉冲施加到所述一行存储器单元中的一存储器单元；在存取阶段的持续时间内在施加激活脉冲之后，将存储器单元偏置到小于第一电压的第二电压；且在将存储器单元偏置到第二电压之后，起始开放页存取操作的预充电阶段。
88.方法600和本文中所描述的设备的一些实例可进一步包含用于在预充电阶段期间将具有大于第二电压的第三电压的预充电脉冲施加到存储器单元的操作、特征、构件或指令。在方法600和本文中所描述的设备的一些实例中，存储器单元可在延伸于激活脉冲与预充电脉冲之间的第二持续时间内偏置到第二电压。
89.在方法600和本文中所描述的设备的一些实例中，第二电压的极性可不同于第三电压的极性。在方法600和本文中所描述的设备的一些实例中，第二电压的量值可小于第一电压的量值。在方法600和本文中所描述的设备的一些实例中，开放页存取操作可为写入操作，且所述方法可进一步包含用于识别存储于存储器单元中的状态作为写入操作的部分的操作、特征、构件或指令，其中第二电压的值可基于识别所述状态。
90.方法600和本文中所描述的设备的一些实例可进一步包含用于基于写入操作期间与存储器单元相关联的状态而识别第二电压的值的操作、特征、构件或指令，其中存储器单元可在预充电阶段之前偏置到所识别值。方法600和本文中所描述的设备的一些实例可进一步包含用于在施加激活脉冲之后起始存取阶段的延迟阶段作为开放页存取操作的部分的操作、特征、构件或指令。方法600和本文中所描述的设备的一些实例可进一步包含用于在起始预充电阶段之前将存储器单元的电压维持在第二电压的操作、特征、构件或指令。
91.方法600和本文中所描述的设备的一些实例可进一步包含用于从主机装置接收对存储器单元执行开放页存取操作的存取命令的操作、特征、构件或指令，其中存取存储器单元可至少部分地基于接收存取命令。在方法600和本文中所描述的设备的一些实例中，存储器单元包含铁电存储器单元。在方法600和本文中所描述的设备的一些实例中，第二电压可为非零电压。
92.图7说明展示根据本文所公开的实例的支持开放页偏置技术的一或多种方法700的流程图。方法700的操作可由如本文所描述的存储器控制器或其组件实施。举例来说，方
法700的操作可由如参考图5所描述的存储器控制器来执行。在一些实例中，存储器控制器可执行一组指令以控制存储器控制器的功能元件执行所描述的功能。另外或替代地，存储器控制器可使用专用硬件来执行所描述的功能。
93.在705处，存储器控制器可在存取操作的存取阶段期间将作为激活脉冲的部分的第一电压施加到与存储器单元耦合的数字线。可根据本文中所描述的方法来执行操作705。在一些实例中，可由如参考图5所描述的第一电压组件来执行操作705。
94.在710处，存储器控制器可在存取阶段期间将作为激活脉冲的部分的第二电压施加到与存储器单元耦合的板线。可根据本文中所描述的方法来执行操作710。在一些实例中，可由如参考图5所描述的第二电压组件来执行操作710。
95.在715处，存储器控制器可在存取阶段期间在将第一电压施加到数字线之后将第三电压施加到数字线，第三电压小于第一电压。可根据本文中所描述的方法来执行操作715。在一些实例中，可由如参考图5所描述的第三电压组件来执行操作715。
96.在720处，存储器控制器可在存取阶段期间在将第二电压施加到板线之后将第四电压施加到板线，第四电压小于第二电压。可根据本文中所描述的方法来执行操作720。在一些实例中，可由如参考图5所描述的第四电压组件来执行操作720。
97.在725处，存储器控制器可在将第三电压施加到数字线且将第四电压施加到板线之后起始存取阶段的预充电阶段。可根据本文中所描述的方法来执行操作725。在一些实例中，可由如参考图5所描述的预充电组件来执行操作725。
98.在一些实例中，如本文中所描述的设备可执行一或多种方法，例如方法700。所述设备可包含用于以下操作的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：在存取操作的存取阶段期间将作为激活脉冲的部分的第一电压施加到与存储器单元耦合的数字线；在存取阶段期间，将作为激活脉冲的部分的第二电压施加到与存储器单元耦合的板线；在存取阶段期间，在将第一电压施加到数字线之后将第三电压施加到数字线，第三电压小于第一电压；在存取阶段期间，在将第二电压施加到板线之后将第四电压施加到板线，第四电压小于第二电压；且在将第三电压施加到数字线且将第四电压施加到板线之后，起始存取阶段的预充电阶段。
99.方法700和本文中所描述的设备的一些实例可进一步包含用于以下的操作、特征、构件或指令：在预充电阶段期间将作为预充电脉冲的部分的第五电压施加到数字线，第五电压小于第三电压，且在预充电阶段期间将作为预充电脉冲的部分的第六电压施加到板线，第六电压小于第四电压。
100.方法700和本文中所描述的设备的一些实例可进一步包含用于识别激活脉冲与预充电脉冲之间的延迟阶段的操作、特征、构件或指令，其中针对开放页存取操作存取存储器单元可至少部分地基于识别所述延迟阶段。
101.在方法700和本文中所描述的设备的一些实例中，可在施加第一电压和第二电压之后在存取阶段的持续时间内施加第三电压和第四电压。方法700和本文中所描述的设备的一些实例可进一步包含用于识别存储于存储器单元中的状态作为写入操作的部分的操作、特征、构件或指令，其中第三电压的值可基于识别所述状态。
102.方法700和本文中所描述的设备的一些实例可进一步包含用于在存取操作的存取阶段期间将电压施加到与存储器单元耦合的字线的操作、特征、构件或指令，其中存取存储
器单元可基于将电压施加到字线。在方法700和本文中所描述的设备的一些实例中，第四电压可为非零电压。
103.应注意，上文描述的方法描述了可能的实施方案，且操作和步骤可以重新布置或以其它方式加以修改，且其它实施方案是可能的。此外，可以组合来自所述方法中的两个或更多个的部分。
104.可使用多种不同技艺和技术中的任一个来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和芯片。一些图式可将信号示出为单个信号；然而，本领域的一般技术人员将理解，所述信号可表示信号总线，其中总线可具有各种位宽度。
105.如本文所使用，术语“虚拟接地”是指保持在大约零伏(0v)的电压下而不直接与接地耦合的电路节点。因此，虚拟接地的电压可能会临时波动且在稳定状态下返回到大约0v。可使用例如由运算放大器和电阻器组成的分压器的各种电子电路元件实施虚拟接地。其它实施方案也是可能的。“虚拟接地”或“虚拟地接地”意味着连接到近似0v。
106.术语“电子连通”、“导电接触”、“连接”和“耦合”可指支持信号在组件之间流动的组件之间的关系。如果组件之间存在可以在任何时间支持信号在组件之间流动的任何导电路径，则认为组件彼此电子连通(或彼此导电接触、或彼此连接、或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电子连通(或彼此导电接触，或彼此连接，或彼此耦合)的组件之间的导电路径可为开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径，或所连接组件之间的导电路径可以是可包含例如开关、晶体管或其它组件的中间组件的间接导电路径。在一些状况下，可例如使用例如开关或晶体管等一或多个中间组件将所连接组件之间的信号流动中断一段时间。
107.术语“隔离(isolated/isolating)”是指信号当前不能在组件之间流动的组件之间的关系。如果组件之间存在开路，则组件彼此隔离。举例来说，由定位在两个组件之间的开关分开的所述组件在开关断开时彼此隔离。当控制器隔离两个组件时，控制器实现以下改变：阻止信号使用先前准许信号流动的导电路径在组件之间流动。
108.本文所论述的包含存储器阵列的装置可形成在半导体衬底上，例如硅、锗、硅锗合金、砷化镓、氮化镓等等。在一些情况下，衬底为半导体晶片。在其它情况下，衬底可为绝缘体上硅(soi)衬底，例如玻璃上硅(sog)或蓝宝石上硅(sop)，或另一衬底上的半导体材料的外延层。可以通过使用包含但不限于磷、硼或砷的各种化学物质的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法来进行掺杂。
109.本文中所论述的开关组件或晶体管可以表示场效应晶体管(fet)，并且包括包含源极、漏极和栅极的三端子装置。所述端子可通过例如金属的导电材料连接到其它电子元件。源极和漏极可以是导电的且可包括重掺杂(例如，简并)的半导体区。源极和漏极可通过轻度掺杂的半导体区或沟道分离。如果沟道为n型(即，大部分载流子为电子)，则fet可被称为n型fet。如果沟道为p型(即，多数载流子为空穴)，则fet可被称为p型fet。沟道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制沟道导电率。举例来说，将正电压或负电压分别施加到n型fet或p型fet可使沟道变为导电的。在大于或等于晶体管的阈值电压的电
压施加到晶体管栅极时，晶体管可“接通”或“激活”。在将小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“断开”或“解除激活”。
110.本文中结合附图阐述的描述内容描述了实例配置，且并不表示可以实施的或在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”是指“充当实例、例子或说明”，且不“优选于”或“优于”其它实例。具体实施方式包含提供对所描述的技术的理解的具体细节。然而，可在没有这些具体细节的情况下实践这些技术。在一些情况下，以框图形式展示众所周知的结构及装置以免混淆所描述实例的概念。
111.在附图中，类似的组件或特征可具有相同的参考标记。此外，可通过在参考标记之后跟着连字符和在类似组件当中进行区分的第二标记来区分相同类型的各种组件。如果在说明书中仅使用第一参考标记，那么描述内容适用于具有相同第一参考标记而与第二参考标记无关的类似组件中的任何一个。
112.可使用多种不同技艺和技术中的任一个来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和芯片。
113.可使用通用处理器、数字信号处理器(dsp)、专用集成电路(asic)、现场可编程门阵列(fpga)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其经设计以执行本文所描述的功能的任何组合来实施或执行结合本公开描述的各种说明性块和模块。通用处理器可为微处理器，但在替代方案中，处理器可为任何处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如dsp和微处理器的组合、多个微处理器、与dsp核心结合的一或多个微处理器，或任何其它此类配置)。
114.本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合实施。如果以由处理器执行的软件来实施，则可以将功能作为一或多个指令或代码存储于计算机可读媒体上或通过计算机可读媒体予以传输。其它实例及实施方案在本公开及所附权利要求书的范围内。举例来说，由于软件的本质，上文所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或这些中的任一个的组合来实施。实施功能的特征也可物理地位于各种位置处，包含分布以使得功能的各部分在不同物理位置处实施。此外，如本文中(包含在权利要求书中)所使用，如在项列表(例如，以如“中的至少一个”或“中的一或多个”的短语开头的项列表)中所使用的“或”指示包含性列表，使得例如a、b或c中的至少一个的列表意指a或b或c或ab或ac或bc或abc(即，a和b和c)。此外，如本文中所使用，短语“基于”不应被理解为指代一组封闭条件。例如，在不脱离本公开的范围的情况下，描述为“基于条件a”的示范性步骤可基于条件a和条件b两者。换句话说，如本文所用，短语“基于”应同样地解释为短语“至少部分地基于”。
115.计算机可读媒体包含非暂时性计算机存储媒体和通信媒体两者，通信媒体包含有助于将计算机程序从一处传送到另一处的任何媒体。非暂时性存储媒体可为可由通用或专用计算机存取的任何可用媒体。借助于实例而非限制，非暂时性计算机可读媒体可包括ram、rom、电可擦除可编程只读存储器(eeprom)、光盘(cd)rom或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用以携载或存储呈指令或数据结构形式的所要程序代码装置且可由通用或专用计算机或通用或专用处理器存取的任何其它非暂时性媒体。并且，适当地将任何连接称作计算机可读媒体。例如，如果使用同轴电缆、光纤电缆、双绞线、数字
订户线(dsl)或例如红外线、无线电和微波的无线技术从网站、服务器或其它远程源传输软件，则所述同轴电缆、光纤电缆、双绞线、数字订户线(dsl)或例如红外线、无线电和微波的无线技术包含在媒体的定义中。如本文中所使用，磁盘和光盘包含cd、激光光盘、光学光盘、数字多功能光盘(dvd)、软性磁盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘用激光以光学方式再现数据。上述的组合还包含在计算机可读媒体的范围内。
116.提供本文中的描述以使得本领域技术人员能够制造或使用本公开。对于本领域的技术人员来说，对本公开的各种修改将变得显而易见，并且本文中限定的一般原理可以在不脱离本公开精神或范围的情况下应用于其它变化形式。因此，本公开不限于本文描述的实例和设计，而是被赋予与本文公开的原理和新颖特征一致的最宽范围。