集成组合件内的基础支撑件的制作方法

集成组合件。集成组合件内的基础支撑件。

背景技术：

存储器为电子系统提供数据存储。快闪存储器是一种类型的存储器，且在现代计算机及装置中具有众多用途。例如，现代个人计算机可将bios存储在快闪存储器芯片上。作为另一实例，对于计算机及其它装置来说，在固态驱动器中利用快闪存储器来代替常规硬盘驱动器变得越来越普遍。作为又一实例，快闪存储器在无线电子装置中很流行，因为其使制造商能够在新通信协议标准化时支持所述通信协议，且提供远程地升级所述装置以增强特征的能力。

nand可为快闪存储器的基本架构，且可经配置以包括垂直堆叠式存储器单元。

在具体地描述nand之前，更一般地描述集成布置内的存储器阵列的关系可能是有帮助的。图1展示包含存储器阵列1002的现有技术装置1000的框图，所述存储器阵列1002具有以行及列布置的多个存储器单元1003连同存取线1004(例如，用于传导信号wl0到wlm的字线)及第一数据线1006(例如，用于传导信号bl0到bln的位线)。存取线1004及第一数据线1006可用于将信息传送到存储器单元1003及从存储器单元1003传送信息。行解码器1007及列解码器1008对地址线1009上的地址信号a0到ax进行解码以确定存储器单元1003中的哪些者将被存取。感测放大器电路1015操作以确定从存储器单元1003读取的信息的值。i/o电路1017在存储器阵列1002与输入/输出(i/o)线1005之间传送信息的值。i/o线1005上的信号dq0到dqn可表示从存储器单元1003读取或待写入到存储器单元1003中的信息的值。其它装置可通过i/o线1005、地址线1009或控制线1020与装置1000进行通信。存储器控制单元1018用于控制将对存储器单元1003执行的存储器操作，且利用控制线1020上的信号。装置1000可分别在第一电源线1030及第二电源线1032上接收电源电压信号vcc及vss。装置1000包含选择电路1040及输入/输出(i/o)电路1017。选择电路1040可经由i/o电路1017响应于信号csel1到cseln以选择第一数据线1006及第二数据线1013上的信号，所述信号可表示将从存储器单元1003读取或将编程到存储器单元1003中的信息的值。列解码器1008可基于地址线1009上的a0到ax地址信号而选择性地激活csel1到cseln信号。选择电路1040可选择第一数据线1006及第二数据线1013上的信号以在读取及编程操作期间提供存储器阵列1002与i/o电路1017之间的通信。

图1的存储器阵列1002可为nand存储器阵列，且图2展示可用于图1的存储器阵列1002的三维nand存储器装置200的示意图。装置200包括多个电荷存储装置串。在第一方向(z-z’)上，每一电荷存储装置串可包括例如相互堆叠的三十二个电荷存储装置，其中每一电荷存储装置对应于例如三十二个层面(例如，层面0到层面31)中的一者。相应串的电荷存储装置可共享共同沟道区，例如形成在围绕其形成电荷存储装置串的半导体材料(例如，多晶硅)的相应柱中的沟道区。在第二方向(x-x’)上，例如多个串的十六个第一群组中的每一第一群组可包括例如共享多个(例如，三十二个)存取线(即，“全局控制栅极(cg)线”，也被称为字线wl)的八个串。所述存取线中的每一者可耦合层面内的电荷存储装置。当每一电荷存储装置包括能够存储两个信息位的单元时，由同一存取线耦合(且因此对应于同一层面)的电荷存储装置在逻辑上分组成例如两个页面，例如p0/p32、p1/p33、p2/p34等。在第三方向(y-y’)上，例如多个串的八个第二群组中的每一第二群组可包括由八个数据线中的对应者耦合的十六个串。存储器块的大小可包括1,024个页面且总共约16mb(例如，16个wl×32个层面×2个位＝1,024个页面/块，块大小＝1,024个页面×16kb/页面＝16mb)。串、层面、存取线、数据线、第一群组、第二群组及/或页面的数目可大于或小于图2中所展示的数目。

图3展示图2的3dnand存储器装置200的存储器块300在x-x’方向上的横截面视图，包含在关于图2所描述的串的十六个第一群组中的一者中的十五个电荷存储装置串。存储器块300的多个串可被分组成多个子集310、320、330(例如，图块列)，例如图块列i、图块列j及图块列k，其中每一子集(例如，图块列)包括存储器块300的“部分块”(子块)。全局漏极侧选择栅极(sgd)线340可经耦合到多个串的sgd。例如，全局sgd线340可经由多个(例如，三个)子sgd驱动器332、334、336中的对应者耦合到多个(例如，三个)子sgd线342、344、346，其中每一子sgd线对应于相应子集(例如，图块列)。子sgd驱动器332、334、336中的每一者可独立于其它部分块的串的sgd同时耦合或切断对应部分块(例如，图块列)的串的sgd。全局源极侧选择栅极(sgs)线360可经耦合到多个串的sgs。例如，全局sgs线360可经由多个子sgs驱动器322、324、326中的对应者耦合到多个子sgs线362、364、366，其中每一子sgs线对应于相应子集(例如，图块列)。子sgs驱动器322、324、326中的每一者可独立于其它部分块的串的sgd同时耦合或切断对应部分块(例如，图块列)的串的sgd。全局存取线(例如，全局cg线)350可耦合对应于多个串中的每一者的相应层面的电荷存储装置。每一全局cg线(例如，全局cg线350)可经由多个子串驱动器312、314及316中的对应者耦合到多个子存取线(例如，子cg线)352、354、356。所述子串驱动器中的每一者可独立于其它部分块及/或其它层面的电荷存储装置同时耦合或切断对应于相应部分块及/或层面的电荷存储装置。对应于相应子集(例如，部分块)及相应层面的电荷存储装置可包括电荷存储装置的“部分层面”(例如，单个“图块”)。对应于相应子集(例如，部分块)的串可经耦合到子源372、374及376(例如，“图块源”)中的对应者，其中每一子源经耦合到相应电源。

替代地，参考图4的示意图描述nand存储器装置200。

存储器阵列200包含字线2021到202n及位线2281到228m。

存储器阵列200还包含nand串2061到206m。每一nand串包含电荷存储晶体管2081到208n。所述电荷存储晶体管可使用浮动栅极材料(例如，多晶硅)来存储电荷，或可使用电荷俘获材料(例如，氮化硅、金属纳米点等)来存储电荷。

电荷存储晶体管208位于字线202及串206的相交点处。电荷存储晶体管208表示用于存储数据的非易失性存储器单元。每一nand串206的电荷存储晶体管208以源极到漏极的方式串联地连接在源极选择装置(例如，源极侧选择栅极sgs)210与漏极选择装置(例如，漏极侧选择栅极sgd)212之间。每一源极选择装置210位于串206及源极选择线214的相交点处，而每一漏极选择装置212位于串206及漏极选择线215的相交点处。选择装置210及212可为任何合适存取装置，且在图4中用方框概括地说明。

每一源极选择装置210的源极经连接到共同源极线216。每一源极选择装置210的漏极经连接到对应nand串206的第一电荷存储晶体管208的源极。例如，源极选择装置2101的漏极经连接到对应nand串2061的电荷存储晶体管2081的源极。源极选择装置210经连接到源极选择线214。

每一漏极选择装置212的漏极在漏极接触件处连接到位线(即，数字线)228。例如，漏极选择装置2121的漏极经连接到位线2281。每一漏极选择装置212的源极经连接到对应nand串206的最后一个电荷存储晶体管208的漏极。例如，漏极选择装置2121的源极经连接到对应nand串2061的电荷存储晶体管208n的漏极。

电荷存储晶体管208包含源极230、漏极232、电荷存储区234及控制栅极236。电荷存储晶体管208使其控制栅极236耦合到字线202。电荷存储晶体管208的列是在nand串206内的耦合到给定位线228的那些晶体管。电荷存储晶体管208的行是共同耦合到给定字线202的那些晶体管。

三维nand架构的垂直堆叠式存储器单元可通过在其下面产生空穴载流子且接着利用电场沿着所述存储器单元向上扫掠空穴载流子来进行块擦除。

现代nand架构可包括彼此上下堆叠的多个层级。可能遇到的问题是，所述层级可能分层或相对于彼此在结构上移位。将期望开发出解决此问题的架构。

技术实现要素：

在本发明的实施例中，提供一种集成组合件。所述集成组合件包括基底、存储器单元、导电结构及基础结构。所述存储器单元经布置在所述基底上面且沿着沟道材料柱。所述导电结构经布置在所述存储器单元与所述基底之间。所述沟道材料柱与所述导电结构耦合。所述基础结构延伸到所述基底中且向上突出到所述导电结构上方的层级。所述基础结构将所述导电结构锁定到所述基底以对所述导电结构提供基础支撑。

在另一实施例中，提供一种集成组合件。所述集成组合件包括基底、导电源结构、存储器层级及存储器层级。所述导电源结构经布置在所述基底上面。所述存储器层级经布置在所述导电源结构上面且包括沿着沟道材料柱的存储器单元。所述沟道材料柱与所述导电源结构耦合。所述基础支撑销延伸到所述基底中且向上突出穿过所述导电源结构。所述基础支撑销将所述导电源结构锁定到所述基底以对所述导电源结构提供基础支撑。

在另一实施例中，提供一种集成组合件。所述集成组合件包括基底、第一电路系统层级、第二电路系统层级、存储器层级及基础结构。所述第一电路系统层级经布置在所述基底上面，且所述第一电路系统层级包括逻辑电路系统。所述第二电路系统层级经布置在所述第一电路系统层级上面且包括导电源结构。所述存储器层级经布置在所述第二电路系统层级上面且包括沿着沟道材料柱的存储器单元。所述沟道材料柱与所述导电源结构耦合。所述存储器单元沿着包含栅极结构及布线结构的导电层级。所述布线结构与所述第一电路系统层级内的电路系统耦合。所述沟道材料柱与位线耦合。所述位线与所述第一电路系统层级内的电路系统耦合。所述基础结构延伸到所述基底中且向上突出到所述导电源结构上方的层级。所述基础结构将所述导电源结构锁定到所述基底以对所述导电源结构提供基础支撑。

附图说明

图1展示具有带有存储器单元的存储器阵列的现有技术存储器装置的框图。

图2展示呈3dnand存储器装置的形式的图1的现有技术存储器装置的示意图。

图3展示图2的现有技术3dnand存储器装置在x-x’方向上的横截面视图。

图4是现有技术nand存储器阵列的示意图。

图5及5a是实例集成组合件的区的图解视图。图5是图解横截面侧视图。图5a是沿着图5的线a-a的图解俯视图。图5的横截面侧视图沿着图5a的线5-5。

图6是另一实例集成组合件的区的图解横截面侧视图。

图7到9是说明实例基础结构的实例配置的沿着图5的线b-b的图解横截面俯视图。

图10及11是实例集成组合件的区的图解横截面侧视图。图10的视图沿着图11的线a-a，且图11的视图沿着图10的线b-b。

图12是另一实例集成组合件的区的图解俯视图。

具体实施方式

一些实施例包含具有穿透到基底中(例如，穿透到晶片的单晶硅中)的基础结构(例如，基础支撑销、基础支撑壁等)的配置。基础结构可延伸到基底上面的层级且可将层级锁定到基底以为层级提供基础支撑。在一些实例布置中，基础结构可延伸到与存储器阵列相关联的导电源结构且可为导电源结构提供基础支撑。参考图5到12描述实例实施例。

参考图5及5a，集成组合件10包含具有交替的导电层级14及绝缘层级16的堆叠12。

导电层级14包含导电区18。导电区18可包括(若干)任何合适组合物。在所展示实施例中，所述导电区包含导电芯材料20(例如，钨)及至少部分地包围所述芯材料的导电衬层材料22(例如，氮化钛)。

电介质势垒材料24至少部分地围绕导电区18延伸。电介质势垒材料24可包括(若干)任何合适组合物；且在一些实施例中包括高k材料(例如，alo，其中化学式指示主要成分而非特定化学计量比)。术语高k表示介电常数大于二氧化硅的介电常数。

绝缘层级16包括绝缘材料26。绝缘材料26可包括(若干)任何合适组合物；且在一些实施例中可包括二氧化硅，本质上由二氧化硅组成或由二氧化硅组成。在一些实施例中，层级16可被称为设置在导电层级14之间的中介层级。

导电结构(源结构、导电源结构)28在堆叠12下方，且在所展示实施例中通过额外绝缘材料26而与堆叠12隔开。源结构28包括材料30及32。材料30可包括导电掺杂半导体材料(例如，导电掺杂硅)，且材料32可为含金属材料(例如，wsi，其中化学式表示主要成分而非特定化学计量比)。

源结构28可类似于在“背景技术”部分中所描述的源结构216。所述源结构与控制电路系统(例如，cmos)34耦合，所述控制电路系统34是电路系统层级83内的电路系统36的部分。控制电路系统34可在源结构32正下方(如所展示)或可在任何其它合适位置中。

源结构28及电路系统层级83被展示为由基底38支撑。基底38可包括半导体材料；且可例如包括单晶硅，本质上由单晶硅组成或由单晶硅组成。基底38可被称为半导体衬底。术语“半导体衬底”表示包括半导电材料的任何构造，包含但不限于块状半导电材料，例如半导电晶片(单独地或在包括其它材料的组合件中)及半导电材料层(单独地或在包括其它材料的组合件中)。术语“衬底”是指任何支撑结构，包含但不限于上文所描述的半导体衬底。

基底38被展示为通过间隙而与电路系统层级83隔开。此间隙用于指示在基底38与电路系统层级83之间可存在额外层级、组合物、装置等。

电路系统层级83被展示为通过间隙而与源结构28隔开。此间隙用于指示在电路系统层级83与源结构28之间可存在额外层级、组合物、装置等。

堆叠12及源28被展示为由上层级40构成。层级40及83可被认为由基底38支撑。

柱42延伸穿过堆叠12，穿过源结构28的材料30，且到源结构28内的含金属材料32的上表面。沿着图5的横截面的柱42被标记为42a及42b使得其可彼此区分。柱42a及42b可分别被称为第一柱及第二柱。

柱42包含沟道材料44、与所述沟道材料相邻的区46内的单元材料及电介质材料48。在一些实施例中，沟道材料44可被认为配置为由柱42构成的沟道材料柱(或沟道材料圆柱)50。沿着图5的横截面的沟道材料柱50被标记为50a及50b使得其可彼此区分。沟道材料柱50a及50b可分别被称为第一沟道材料柱及第二沟道材料柱。

区46内的存储器单元材料可包括隧穿材料、电荷俘获材料及电荷阻挡材料。

存储器单元52及选择装置(sgs装置)54沿着导电层级14。尽管导电层级14中的仅一者被展示为并入到源极选择装置54中，但是在其它实施例中多个导电层级可经并入到所述源极选择装置中。所述导电层级可彼此(成组)电耦合以一起并入到长沟道源极选择装置中。

存储器单元52(例如，nand存储器单元)彼此垂直地上下堆叠。存储器单元52中的每一者包括半导体材料(沟道材料)44的区，且包括导电层级14的区(控制栅极区)56。未由存储器单元52构成的导电层级的区可被认为是字线区(或布线区)58，所述字线区58将控制栅极区56及/或sgs装置54与驱动器电路系统60及/或其它合适电路系统62耦合。

存储器单元52包括区46内的单元材料(例如，隧穿材料、电荷存储材料、电介质势垒材料及电荷阻挡材料)的片段。

在一些实施例中，与存储器单元52相关联的导电层级14可被称为字线/控制栅级层级(或存储器单元层级)，因为其包含与nand串的垂直堆叠式存储器单元相关联的字线及控制栅极。nand串可包括任何合适数目个存储器单元层级。例如，nand串可具有8个存储器单元层级、16个存储器单元层级、32个存储器单元层级、64个存储器单元层级、512个存储器单元层级、1024个存储器单元层级等。

开口(狭缝、沟槽)64延伸穿过导电层级14，且绝缘材料68经设置在此开口内。绝缘材料68经配置为面板66。面板66可相对于图5的横截面视图延伸进出页面，如图5a的俯视图中所指示。

在一些实施例中，柱42可被认为表示跨存储器组合件10延伸的大量基本上相同的沟道材料柱；其中术语“基本上相同”表示在合理的制造及测量公差内相同。图5a展示布置在矩阵内的柱42(其中在所说明实施例中柱42以六边形堆积)，且展示延伸穿过沟道材料柱的矩阵的狭缝64(及其中的面板66)。在一些实施例中，狭缝64(及其中的面板66)可在第一块区70与第二块区72之间划分柱。因此，狭缝64的一侧上的存储器单元52可被认为在第一块区70内，且狭缝64的另一侧上的存储器单元52可被认为在第二块区72内。块区70及72可类似于上文在本发明的“背景技术”部分中所描述的块(或子块)。

沟道材料柱50与位线76(在图5中标识为bl-1及bl-2)电耦合。此类位线可与相关联于电路系统层级83的逻辑电路系统(例如，cmos)78电耦合。在一些实施例中，逻辑电路系统78可对应于感测电路系统(例如，感测放大器电路系统)。

图5及5a的集成组合件10可被认为包括包含存储器单元52的存储器阵列区74。存储器单元52中的每一者可用位线76中的一者及布线特征(字线)58中的一者唯一地寻址。在一些实施例中，存储器阵列区74可被认为在存储器层级80内，且此存储器层级可被认为在导电源结构28上面，所述导电源结构28在电路系统层级83上面，所述电路系统层级83又在基底38上面。

基础结构(支撑结构、基础支撑结构)82延伸到基底38中。基础结构82被标记为82a到f使得其可彼此区分。

基础结构82可延伸到基底38中到任何合适深度；且可全部延伸到基部38内的相同深度，或可相对于彼此延伸到不同深度。在所说明实施例中，所述基础结构中的一些(例如，基础结构82a)延伸到第一深度d1且其它者(例如，基础结构82d)延伸到第二深度d2。基底38可包括单晶硅(例如，半导体晶片的块状单晶硅)，且基础结构可延伸到此单晶硅中到适当深度以提供结构支撑以将来自基底38上方的层级中的一或多者的材料及结构锁定到基底38。因此，基础结构82可减轻或防止与所述基底上方的层级相关联的材料及结构的成问题的移位。在一些实施例中，基础结构82可延伸到基底38的单晶硅中到至少约50纳米(nm)、至少约100nm、至少约500nm或在从约50nm到约1微米(μm、微米)的范围内的深度。

基础结构82从所述基底向上突出穿过所述基底上方的各种材料。在所说明实施例中，实例基础结构82a、82c、82d及82f向上延伸穿过导电源结构28的含金属材料32，其中基础结构82d还延伸穿过导电源结构28的半导体材料30。实例基础结构82b向上延伸穿过电路系统36，但是未穿透到导电源结构28中。实例基础结构82e部分地延伸到电路系统36中，但是未完全延伸穿过电路系统层级83。所说明基础结构82a到f可被认为是可用于支撑组合件10的层级40及83内的材料及结构的代表性基础结构。在其它实施例中，所述基础结构可突出到除图5中具体地说明的高度之外的其它高度。无论如何，所述基础结构将层级40及83内的材料及结构锁定到基底38。例如，结构82a、82c、82d及82f可被认为将导电源结构28锁定到基底38以对所述导电源结构提供基础支撑(例如，以防止所述导电源结构相对于基底38的移位)。

图6展示包括实例基础结构82的组合件10的更一般化视图，其中此类结构在图6被标记为82g到i使得可彼此区分。图6的组合件10包含第一层级81处的基底38、第二层级83处的电路系统36、第三层级85处的源结构28及第四层级87处的存储器阵列区80。层级81、83、85及87可对应于彼此相同的半导体裸片(晶片)内的不同层面，或可对应于布置在两个或更多个垂直堆叠式半导体裸片内的层面。区84被展示为在存储器阵列区80的外围。区84可被称为外围或外围区。

实例基础结构82g到j延伸到基底38的单晶硅内的适当深度(例如，到在从约50nm到约1μm的范围内的深度)，且接着突出到使材料稳定在层级83、85及87中的一或多者内的高度(突起82g到i)以及使材料稳定在外围区84内的高度(突起82j)。

图6还展示额外实例基础结构92a到c，其延伸穿过层级83、85及87中的两者或更多者，但是不延伸到基底81中。在一些实施例中，基础结构92a及92b可代表用于将层级85及87中的一或两者锚固到电路系统层级83的基础结构，且基础结构92c可代表用于将存储器阵列层级87的层面中的一或多者与源层级85锚固在一起的基础结构。基础结构92a到c可完全延伸穿过各种层级中的一或多者(如所展示)，及/或可穿透到所述层级中的一或多者中而不穿透所述层级中的所述一或多者。在一些实施例中，基础结构82g到j可经配置为销，并可被称为第一基础支撑销；且基础结构92a到c可经配置为销，并可被称为第二基础支撑销。

图5及6的基础结构82及92可包括(若干)任何合适组合物。在一些实施例中，所述基础结构中的一或多者可包括绝缘材料，例如，氮化硅、二氧化硅、氧化铝等中的一或多者。在一些实施例中，所述基础结构中的一或多者可包括导电材料；例如，钨，钛、氮化钨、硅化钨、氮化钛、硅化钛中的一或多者。在一些实施例中，所述基础结构中的一或多者可包括半导体材料；例如，硅及锗中的一或两者。

基础结构82及92可为均质的，或可包括两种或更多种离散组合物的叠层。例如，图7到9展示沿着图5的线b-b的横截面俯视图，且展示包括不同配置的实例基础结构82c及82d。

图7展示包括均质组合物86的基础结构82c及82d。在一些实施例中，此均质组合物可为电绝缘的；且可例如包括二氧化硅、氮化硅、氧化铝、氧化铪、氧化锆等中的一或多者，本质上由其组成或由其组成。

图8展示包括内部芯组合物86及横向地包围所述芯组合物的外部衬层组合物88的基础结构82c及82d。材料88可被认为配置为绝缘衬层(或护套)87。在一些实施例中，芯组合物86可包括绝缘材料(例如，二氧化硅、氮化硅等)及/或半导体材料(例如，锗、硅等)；且衬层组合物88可包括绝缘材料(例如，二氧化硅、氮化硅等)。

图9展示其中基础结构82c及82d包括内部芯组合物86及外部衬层组合物88的另一实施例。在图9的实施例中，内部芯组合物86是含金属组合物；且可例如包括一或多种金属(例如，钨、钛等)及/或含金属组合物(例如，金属硅化物、金属氮化物、金属碳化物等)。

所说明基础结构82c及82d经配置为穿透源结构28的导电材料32的销(支柱、钉等)。此类销具有沿着图7到9的俯视横截面的圆形横向外围。在其它实施例中，所述销可具有其它形状；且可例如具有沿着图7到9的俯视图的椭圆形、矩形、正方形等横向外围。而且，应理解，即使在图7到9的实施例中基础结构82c及82d具有彼此相同的形状及组合物，但是在其它实施例中基础结构82c及82d可具有彼此不同的形状及/或组合物。

基础结构82及92可具有除图7到9的销(支柱、钉)配置之外的其它配置。例如，在一些实施例中，基础结构82及92中的至少一些可经配置为壁(面板)。图10及11展示具有配置为壁90的基础结构82的实例集成组合件10a的区；其中图10的横截面沿着图11的线a-a；且其中图11沿着图10的线b-b。

所述壁延伸到基底38中到深度d。此深度可为任何合适深度，且在一些实施例中可在从约50nm到约1μm的范围内。

壁90延伸到源结构28的含金属材料32的上表面33上方的高度。

在所说明实施例中，所述源结构的含金属的材料32穿透(穿过)壁90。

图12是包括常规存储器装置的常规裸片配置100的区的俯视图，且被提供来辅助读者理解用于基础结构相对于裸片配置的放置的可能位置。裸片配置100包含一对存储器装置图块(或图块区)112及114，其中所述图块通过图块间区106而隔开。

图块112包括第一存储器装置子块(或块区)108及第二存储器装置子块(或块区)120；其中所述子块108及120通过中介块间区122彼此隔开。

图块112还包含用于建立与字线堆叠的个别导电层级的连接的互连区(例如，阶梯区)124。所说明互连区124包含用于建立与不同组的导电层级的连接的一对隔开沟槽126及128，且包含在所述隔开沟槽之间的区130。

另外，图块112包含分别在子块108及120内的存储器阵列区132及134；且包含在互连区124与存储器阵列区132及134之间的中介区136。沟道材料柱50在存储器阵列区132及134内，且穿过导电层级(14，图5中所展示)的堆叠。支撑结构140在中介区136内，且还穿过导电层级堆叠。

间隙经设置在中介区136与存储器阵列区132及134之间以指示在所述存储器阵列区与中介区136之间可存在距离，且还指示在所述存储器阵列区与中介区136之间可存在额外组件。

布线区142延伸穿过存储器阵列区132及134。所述布线区可提供对位线及/或其它组件的接入。

图块114包括与类似于上文参考图块112所描述的特征的特征。具体来说，图块114包括第一存储器装置子块(或块区)148及第二存储器装置子块(或块区)150；其中所述子块148及150通过中介块间区152彼此隔开。图块114包含具有一对隔开沟槽156及158的互连区(例如，阶梯区)154，且包含在所述隔开沟槽之间的区160。图块114还包含分别在子块148及150内的存储器阵列区162及164；且包含在互连区154与存储器阵列区162及164之间的中介区166。沟道材料柱50在存储器阵列区162及164内，且支撑结构140在中介区166内。布线区168延伸穿过存储器阵列区162及164，其中此类布线区类似于上文所论述的布线区142。

侧壁外围(侧壁外围区)170沿着图块112及114的侧。侧壁外围区170未被展示为沿着中介区136及166，或沿着互连区124及154，但是在一些应用中可沿着此类区中的一或多者延伸。

本文中所描述的基础支撑件82及92可相对于图12的裸片配置100设置在任何合适位置中；其中实例位置用符号*及标记175指示。例如，基础支撑件可经设置以延伸穿过与存储器阵列区132、134、162及164中的一或多者相关联的源结构28(上文例如在图5及6中所描述)，如所指示。另外或替代地，所述基础支撑件可经设置在存储器阵列区132、134、162及164外围的区中；其中实例外围区在所说明区124、136、154、166、170等内。另外或替代地，所述基础支撑件可经设置在布线区142及168中的一或多者内。

上文所论述的组合件及结构可用于集成电路内(其中术语“集成电路”表示由半导体衬底支撑的电子电路)；且可经并入到电子系统中。此类电子系统可用于例如存储器模块、装置驱动器、电源模块、通信调制解调器、处理器模块及专用模块中，且可包含多层、多芯片模块。所述电子系统可为广泛范围的系统中的任一者，例如，相机、无线装置、显示器、芯片组、机顶盒、游戏机、照明装置、车辆、时钟、电视、手机、个人计算机、汽车、工业控制系统、飞机等。

除非另有指定，否则本文中所描述的各种材料、物质、组合物等可通过现在已知或尚待开发的任何合适方法来形成，包含例如原子层沉积(ald)、化学气相沉积(cvd)、物理气相沉积(pvd)等。

术语“介电”及“绝缘”可用于描述具有绝缘电性质的材料。在本发明中所述术语被认为是同义词。在一些例子中利用术语“介电”及在其它例子中利用术语“绝缘”(或“电绝缘”)可在本发明内提供语言变动以简化所附权利要求书内的前置基础，且未用于指示任何显著化学或电气差异。

在本发明中可利用术语“电连接”及“电耦合”两者。所述术语被认为是同义词。在一些例子中利用一个术语及在其它例子中利用另一术语可为在本发明内提供语言变动以简化所附权利要求书内的前置基础。

附图中的各个实施例的特定定向仅用于说明性目的，且在一些应用中所述实施例可相对于所展示定向旋转。本文中所提供的描述及所附权利要求书涉及具有各个特征之间的所描述关系的任何结构，而不管所述结构是呈附图的特定定向还是相对于此定向旋转。

为了简化附图，除非另有指示，否则附图的横截面视图仅展示横截面平面内的特征，且未展示横截面平面后的材料。

当一结构在上文被称为“在另一结构上”、“与另一结构相邻”或“抵靠另一结构”时，其可直接在另一结构上或也可存在中介结构。相比之下，当一结构被称为“直接在另一结构上”、“直接与另一结构相邻”或“直接抵靠另一结构”时，不存在中介结构。术语“在···正下方”、“在···正上面”等不指示直接物理接触(除非另有明确地陈述)，而是指示直立对准。

结构(例如，层、材料等)可被称为“垂直地延伸”以指示所述结构大体上从下伏基底(例如，衬底)向上延伸。垂直延伸结构可相对于基底的上表面基本上正交地延伸，或不相对于基底的上表面基本上正交地延伸。

一些实施例包含一种集成组合件，其具有基底且具有在所述基底上面并沿着沟道材料柱的存储器单元。导电结构在所述存储器单元与所述基底之间。所述沟道材料柱与所述导电结构耦合。基础结构延伸到所述基底中且向上突出到所述导电结构上方的层级。所述基础结构将所述导电结构锁定到所述基底以对所述导电结构提供基础支撑。

一些实施例包含一种集成组合件，其包括：基底；及导电源结构，其在所述基底上面。存储器层级在所述导电源结构上面且包括沿着沟道材料柱的存储器单元。所述沟道材料柱与所述导电源结构耦合。基础支撑销延伸到所述基底中且向上突出穿过所述导电源结构。所述基础支撑销将所述导电源结构锁定到所述基底以对所述导电源结构提供基础支撑。

一些实施例包含一种集成组合件，其包括：基底；及第一电路系统层级，其在所述基底上面。所述第一电路系统层级包括逻辑电路系统。第二电路系统层级在所述第一电路系统层级上面且包括导电源结构。存储器层级在所述第二电路系统层级上面且包括沿着沟道材料柱的存储器单元。所述沟道材料柱与所述导电源结构耦合。所述存储器单元沿着包含栅极结构及布线结构的导电层级。所述布线结构与所述第一电路系统层级内的电路系统耦合。所述沟道材料柱与位线耦合。所述位线与所述第一电路系统层级内的电路系统耦合。基础结构延伸到所述基底中且向上突出到所述导电源结构上方的层级。所述基础结构将所述导电源结构锁定到所述基底以对所述导电源结构提供基础支撑。

根据法规，已用或多或少特定于结构及方法特征的语言描述本文中所揭示的标的物。然而，应理解，权利要求书不限于所展示及所描述的特定特征，因为本文中所揭示的部件包括实例实施例。因此，权利要求书应按字面意义被提供全范围，且应根据等效原则适当地解释。