半导体器件的测试方法与半导体器件的测试装置与流程

1.本公开涉及半导体技术领域，具体而言，涉及一种半导体器件的测试方法与半导体器件的测试装置。


背景技术：

2.动态随机存取存储器(dram，dynamic random access memory)包括用于储存数据的多个存储单元，每个存储单元可以包括晶体管和电容器，晶体管用作数据向存储单元的流动以及数据从存储单元的流动的门控，电容器用于以电荷的形式来储存数据。然而，储存在每个存储单元的电容器中的初始电荷可能因在mos晶体管的典型pn结中出现泄漏电流而逐渐消失，从而导致数据的丢失，这些存储单元称为可变保持时间(vrt，variable retention time)存储单元。
3.一般而言，存储器件在封装过程期间具有不同的过程变量和不同特性。例如，在封装过程期间，不同的存储器件或存储器的不同存储区可以暴露于高温，而其他存储器件可以暴露于低温。这种变量对在存储器件中发生vrt错误的可能性产生很大的影响，在存储器件中可以以不同的比率发生vrt错误。
4.因此，需要将存储器件中的vrt存储单元通过测试准确地确定出来。
5.需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。


技术实现要素：

6.本公开实施例的目的在于提供一种半导体器件的测试方法与半导体器件的测试装置，提高了测试保留时间的效率和准确性。
7.根据本公开实施例的一个方面，提供了一种半导体器件的测试方法，该测试方法包括：
8.预设第一保留时间范围与第一步长；
9.根据所述第一保留时间范围与所述第一步长形成多个测试值，根据从小到大的多个所述测试值依次对半导体器件中的多个存储单元进行测试；确定各所述测试值对应的测试中保留时间小于测试值的存储单元，并记录保留时间小于测试值的存储单元的位置以及对应的测试值，形成第一测试数据；
10.预设第二保留时间范围与第二步长；
11.根据所述第二保留时间范围与所述第二步长形成多个测试值，根据从大到小的多个所述测试值依次对半导体器件中的多个存储单元进行测试；确定各所述测试值对应的测试中保留时间小于测试值的存储单元，并记录保留时间小于测试值的存储单元的位置以及对应的测试值，形成第二测试数据；
12.根据所述第一测试数据与所述第二测试数据确定保留时间测试不通过的存储单元的位置以及对应的测试值。
13.在本公开的一种示例性实施例中，所述预设第一保留时间范围与第一步长，包括：
14.预设保留时间、步长及多个测试环境温度；
15.在多个测试环境温度下，分别根据保留时间与步长对半导体器件中采用保留时间与步长的多个存储单元进行测试，获取测试数据；
16.根据测试数据与保留时间及步长，预设第一保留时间范围与第一步长。
17.在本公开的一种示例性实施例中，所述预设第二保留时间范围与第二步长，包括：
18.预设保留时间、步长及多个测试环境温度；
19.在多个测试环境温度下，分别根据保留时间与步长对半导体器件中采用保留时间与步长的多个存储单元进行测试，获取测试数据；
20.根据测试数据与保留时间及步长，预设第二保留时间范围与第二步长。
21.在本公开的一种示例性实施例中，所述第一保留时间范围与所述第二保留时间范围相同，所述第一步长与所述第二步长相同。
22.在本公开的一种示例性实施例中，根据所述第一保留时间范围与所述第一步长形成多个测试值，根据从小到大的多个所述测试值依次对半导体器件中的多个存储单元进行测试；确定各所述测试值对应的测试中保留时间小于测试值的存储单元，并记录保留时间小于测试值的存储单元的位置以及对应的测试值，形成第一测试数据，包括：
23.根据所述第一保留时间范围与所述第一步长形成多个测试值；
24.根据多个所述测试值从小到大的顺序，依次选取所述测试值对半导体器件中的多个存储单元进行测试；
25.判断各所述测试值对应的测试过程中半导体器件中的多个存储单元的保留时间是否大于或等于所述测试值；
26.若大于或等于所述测试值，则判断所述测试值是否小于所述第一保留时间范围的最大值；
27.若小于所述测试值，则输出该存储单元的测试值和位置信息；
28.若所述测试值小于所述第一保留时间范围的最大值，则依次选取下一测试值，根据选取的下一测试值对半导体器件中的多个存储单元继续进行测试；
29.根据各所述测试值对应的测试过程中输出的存储单元的测试值和位置信息形成第一测试数据。
30.在本公开的一种示例性实施例中，根据所述第二保留时间范围与所述第二步长形成多个测试值，根据从大到小的多个所述测试值依次对半导体器件中的多个存储单元进行测试；确定各所述测试值对应的测试中保留时间小于测试值的存储单元，并记录保留时间小于测试值的存储单元的位置以及对应的测试值，形成第二测试数据，包括：
31.根据所述第二保留时间范围与所述第二步长形成多个测试值；
32.根据多个所述测试值从大到小的顺序，依次选取所述测试值对半导体器件中的多个存储单元进行测试；
33.判断各所述测试值对应的测试过程中半导体器件中的多个存储单元的保留时间是否大于或等于所述测试值；
34.若大于或等于所述测试值，则判断所述测试值是否小于或等于所述第二保留时间范围的最小值；
35.若小于所述测试值，则输出该存储单元的测试值和位置信息；
36.若所述测试值大于所述第二保留时间范围的最小值，则依次选取下一测试值，根据选取的下一测试值对半导体器件中的多个存储单元继续进行测试；
37.根据各所述测试值对应的测试过程中输出的存储单元的测试值和位置信息形成第二测试数据。
38.在本公开的一种示例性实施例中，所述测试方法还包括：
39.若所述测试值大于或等于所述第一保留时间范围的最大值，则判断所述测试值是否小于所述第二保留时间范围的最小值；
40.若所述测试值大于所述第二保留时间范围的最小值，则根据多个所述测试值从大到小的顺序，依次选取所述测试值对半导体器件中的多个存储单元进行测试。
41.在本公开的一种示例性实施例中，所述测试方法还包括：
42.确定测试次数；
43.在根据从小到大的多个所述测试值依次对半导体器件中的多个存储单元进行测试，以及根据从大到小的多个所述测试值依次对半导体器件中的多个存储单元进行测试之前，判断所述测试次数是否达到最大值；
44.若没有达到所述测试次数的最大值，则继续进行测试；
45.若达到所述测试次数的最大值，则停止测试。
46.在本公开的一种示例性实施例中，根据所述测试次数，预设所述第一步长与所述第二步长。
47.在本公开的一种示例性实施例中，根据所述第一测试数据与所述第二测试数据确定保留时间测试不通过的存储单元的位置以及对应的测试值，包括：
48.根据所述第一测试数据确定保留时间测试不通过的存储单元的位置以及对应的测试值；
49.根据所述第二测试数据确定保留时间测试不通过的存储单元的位置以及对应的测试值；
50.将所述第一测试数据与所述第二测试数据确定的保留时间测试不通过的存储单元进行并集统计作为测试结果。
51.根据本公开实施例的另一个方面，提供了一种半导体器件的测试装置，该试装置包括：
52.参数预设模块，被配置为预设第一保留时间范围与第一步长，预设第二保留时间范围与第二步长；
53.第一测试模块，与所述参数预设模块连接，所述第一测试模块被配置为根据所述第一保留时间范围与所述第一步长形成多个测试值，根据从小到大的多个所述测试值依次对半导体器件中的多个存储单元进行测试；确定各所述测试值对应的测试中保留时间小于测试值的存储单元，并记录保留时间小于测试值的存储单元的位置以及对应的测试值，形成第一测试数据；
54.第二测试模块，与所述参数预设模块和所述第一测试模块连接，所述第二测试模块被配置为根据所述第二保留时间范围与所述第二步长形成多个测试值，根据从大到小的多个所述测试值依次对半导体器件中的多个存储单元进行测试；确定各所述测试值对应的
测试中保留时间小于测试值的存储单元，并记录保留时间小于测试值的存储单元的位置以及对应的测试值，形成第二测试数据；
55.输出模块，与所述第一测试模块与所述第二测试模块连接，所述输出模块被配置为根据所述第一测试数据与所述第二测试数据确定保留时间测试不通过的存储单元的位置以及对应的测试值。
56.本公开提供的半导体器件的测试方法，通过根据第一保留时间范围与第一步长形成多个测试值，根据从小到大的多个测试值依次对半导体器件中的多个存储单元进行测试；确定各测试值对应的测试中保留时间小于测试值的存储单元，并记录该存储单元的位置以及对应的测试值，形成第一测试数据；根据第二保留时间范围与第二步长形成多个测试值，根据从大到小的多个测试值依次对半导体器件中的多个存储单元进行测试；确定各测试值对应的测试中保留时间小于测试值的存储单元，并记录该存储单元的位置以及对应的测试值，形成第二测试数据；根据第一测试数据与第二测试数据确定保留时间测试不通过的存储单元的位置以及对应的测试值，实现了将测试值从低到高、从高到低进行测试和vrt循环有效集成在了一起，可以高效和准确地测试存储单元的最小保留时间，并有效地记录失效存储单元的位置信息，而不破坏测试内存；解决了测试保留时间的效率和准确性问题；并通过转储最有用的位置信息来最大限度地减少内存使用，可用于晶圆测试和老化测试阶段。
57.应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
58.此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
59.图1为本公开的一种实施例提供的半导体器件的测试方法的流程图；
60.图2为本公开的另一种实施例提供的半导体器件的测试方法的流程图；
61.图3为本公开的一种实施例提供的半导体器件的测试装置的示意图。
具体实施方式
62.现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。
63.此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知方法、装置、实现或者操作以避免模糊本公开的各方面。
64.附图中所示的方框图仅仅是功能实体，不一定必须与物理上独立的实体相对应。
即，可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
65.附图中所示的流程图仅是示例性说明，不是必须包括所有的内容和操作/步骤，也不是必须按所描述的顺序执行。例如，有的操作/步骤还可以分解，而有的操作/步骤可以合并或部分合并，因此实际执行的顺序有可能根据实际情况改变。
66.发明人发现，目前有三种测试保留时间并筛选保留时间短的存储单元的方法主要如下：
67.一、在某一设定保留时间下测量某一存储单元的保留时间是否通过，如设定保留时间是64ms，测试时保留时间大于64ms则通过，小于64ms则不通过；这种测试方法的缺点是：在后期进行其它测试时测试结果不同，相关性差，测试结果不准确；因为vrt现象其本身就在变动，所以一次测量不可能得到确定的结果；
68.二、在某一设定保留时间下多次测量某一存储单元的保留时间是否通过某一设定值，只要有一次不通过则认为此存储单元不通过这一设定值；这种测量的缺点是非常耗时，而且能得到的有用信息非常少；
69.三、从低到高或者从高到低的保留时间下进行测量，如依次量测保留时间为16ms、24ms、32ms、40ms时是否通过，其停留在哪个保留时间，则就认为其在哪一个保留时间下通过，如24ms通过了但32ms没通过，则认为这个存储单元通过的保留时间是24ms；这种方法的缺点一方面是费时另一方面由于测试噪音和vrt现象的存在无法确定出最小保留时间。
70.此外，上述现有技术还有一个缺点就是：很难收集失效存储单元的位置信息；因为不同的存储单元其测试数据量是不同的，如方法二和三会测试很多数据或者说得到的保留时间数据是变化的(即不准确)，所以无法准确收集失效存储单元的位置信息。
71.由于vrt现象的存在使得测试噪音增大和对温度要求也非常高。所以如何准确测试并筛选出失效存储单元是至关重要的。针对上述技术问题，本公开的实施例首先提供了一种半导体器件的测试方法，如图1所示，该测试方法包括：
72.步骤s100、预设第一保留时间范围与第一步长；
73.步骤s200、根据第一保留时间范围与第一步长形成多个测试值，根据从小到大的多个测试值依次对半导体器件中的多个存储单元进行测试；确定各测试值对应的测试中保留时间小于测试值的存储单元，并记录保留时间小于测试值的存储单元的位置以及对应的测试值，形成第一测试数据；
74.步骤s300、预设第二保留时间范围与第二步长；
75.步骤s400、根据第二保留时间范围与第二步长形成多个测试值，根据从大到小的多个测试值依次对半导体器件中的多个存储单元进行测试；确定各测试值对应的测试中保留时间小于测试值的存储单元，并记录保留时间小于测试值的存储单元的位置以及对应的测试值，形成第二测试数据；
76.步骤s500、根据第一测试数据与第二测试数据确定保留时间测试不通过的存储单元的位置以及对应的测试值。
77.本公开提供的半导体器件的测试方法，通过根据第一保留时间范围与第一步长形成多个测试值，根据从小到大的多个测试值依次对半导体器件中的多个存储单元进行测试；确定各测试值对应的测试中保留时间小于测试值的存储单元，并记录该存储单元的位
置以及对应的测试值，形成第一测试数据；根据第二保留时间范围与第二步长形成多个测试值，根据从大到小的多个测试值依次对半导体器件中的多个存储单元进行测试；确定各测试值对应的测试中保留时间小于测试值的存储单元，并记录该存储单元的位置以及对应的测试值，形成第二测试数据；根据第一测试数据与第二测试数据确定保留时间测试不通过的存储单元的位置以及对应的测试值，实现了将测试值从低到高、从高到低进行测试和vrt循环有效集成在了一起，可以高效和准确地测试存储单元的最小保留时间，并有效地记录失效存储单元的位置信息，而不破坏测试内存；解决了测试保留时间的效率和准确性问题；并通过转储最有用的位置信息来最大限度地减少内存使用，可用于晶圆测试和老化测试阶段(封装后的rdbi段老化测试)。
78.下面，对本公开提供的半导体器件的测试方法中的各步骤进行详细的说明。
79.在步骤s100中，预设第一保留时间范围与第一步长。
80.具体地，存储单元的保留时间受温度，制程工艺、测试方法或者其他未知等原因的影响，因测试温度范围较大且不同测试温度下其保留时间不同，且测试机本身对测试步骤次数也有限制，因此先粗略估计一个范围和步长。
81.其中，因机台有测试次数的限制，如做老化测试时限定32个测试值；做晶圆测试时限定64个测试值；若测试值太少则保留时间不够精确，若测试值太多则可能会超过机台的次数限制；因此经过优化可以给出保留时间范围和步长既能接近机台次数限制，即测试精度比较高，又能覆盖住保留时间的整个范围。
82.因此，可先通过粗略的估计一个保留时间范围和步长，然后在多个测试环境温度下进行测试，分别根据粗略的估计保留时间范围与步长对半导体器件中采用保留时间与步长的多个存储单元进行测试，获取测试数据，根据测试数据对粗略的估计的保留时间范围和步长进行优化，形成优化后的预设第一保留时间范围与第一步长。
83.在步骤s200中，根据第一保留时间范围与第一步长形成多个测试值，根据从小到大的多个测试值依次对半导体器件中的多个存储单元进行测试；确定各测试值对应的测试中保留时间小于测试值的存储单元，并记录保留时间小于测试值的存储单元的位置以及对应的测试值，形成第一测试数据。
84.具体地，根据第一保留时间范围与第一步长形成多个测试值；接着根据多个测试值从小到大的顺序，依次选取测试值对半导体器件中的多个存储单元进行测试；
85.判断各测试值对应的测试过程中半导体器件中的多个存储单元的保留时间是否大于或等于测试值；
86.若存储单元的保留时间大于或等于测试值，则判断测试值是否小于第一保留时间范围的最大值；
87.若存储单元的保留时间小于测试值，则输出该存储单元的不通过的测试值以及其位置信息；
88.若测试值小于第一保留时间范围的最大值，则按照测试值从小到大的顺序依次选取下一测试值，根据选取的下一测试值对半导体器件中的多个存储单元继续进行保留时间是否通过的测试；
89.根据各测试值对应的测试过程中输出的存储单元的测试值和位置信息形成第一测试数据，即记录下测试不通过的存储单元对应的测试值和其位置信息。第一测试数据仅
记录了测试不通过的存储单元，通过转储这些最有用的位置信息来最大限度地减少了内存的使用。
90.在步骤s300中，预设第二保留时间范围与第二步长。
91.具体地，可先通过粗略的估计一个保留时间范围和步长，然后在多个测试环境温度下进行测试，分别根据粗略的估计保留时间范围与步长对半导体器件中采用保留时间与步长的多个存储单元进行测试，获取测试数据，根据测试数据对粗略的估计的保留时间范围和步长进行优化，形成优化后的预设第二保留时间范围与第二步长。
92.其中，第一保留时间范围可与第二保留时间范围相同，第一步长可与第二步长相同，即可直接将第一保留时间范围与第一步长作为第二保留时间范围与第二步长。
93.在步骤s400中，根据第二保留时间范围与第二步长形成多个测试值，根据从大到小的多个测试值依次对半导体器件中的多个存储单元进行测试；确定各测试值对应的测试中保留时间小于测试值的存储单元，并记录保留时间小于测试值的存储单元的位置以及对应的测试值，形成第二测试数据。
94.具体地，根据第二保留时间范围与第二步长形成多个测试值；接着根据多个测试值从大到小的顺序，依次选取测试值对半导体器件中的多个存储单元进行测试；
95.判断各测试值对应的测试过程中半导体器件中的多个存储单元的保留时间是否大于或等于测试值；
96.若存储单元的保留时间大于或等于测试值，则判断测试值是否小于或等于第二保留时间范围的最小值；
97.若存储单元的保留时间小于测试值，则输出该存储单元的不通过的测试值以及其位置信息；
98.若测试值大于第二保留时间范围的最小值，则按照测试值从大到小的顺序依次选取下一测试值，根据选取的下一测试值对半导体器件中的多个存储单元继续进行保留时间是否通过的测试；
99.若测试值小于或等于第二保留时间范围的最小值，则可停止测试。
100.根据各测试值对应的测试过程中输出的存储单元的测试值和位置信息形成第二测试数据，即记录下测试不通过的存储单元对应的测试值和其位置信息。第二测试数据仅记录了测试不通过的存储单元，通过转储这些最有用的位置信息来最大限度地减少了内存的使用。
101.在本公开的一种实施例中，如图2所示，可在实施完步骤s200的检测过程后，进行上述的步骤s400，即先对半导体器件中的多个存储单元根据从小到大的多个所述测试值依次进行测试，接着根据从大到小的多个测试值依次进行测试，增加了交互验证的过程。
102.具体地，若测试值大于或等于第一保留时间范围的最大值，则判断测试值是否小于或等于第二保留时间范围的最小值。
103.若测试值大于第二保留时间范围的最小值，则进行步骤s400，即根据多个测试值从大到小的顺序，依次选取测试值对半导体器件中的多个存储单元进行测试。
104.在本公开的另一种实施例中，可在实施完步骤s400的检测过程后，进行上述的步骤s200，即先对半导体器件中的多个存储单元根据从大到小的多个所述测试值依次进行测试，接着根据从小到大的多个测试值依次进行测试，增加了交互验证的过程。
105.具体地，若测试值小于或等于第二保留时间范围的最小值，则判断测试值是否大于或等于第一保留时间范围的最大值。
106.若测试值小于第一保留时间范围的最大值，则进行步骤s200，即根据多个测试值从小到大的顺序，依次选取测试值对半导体器件中的多个存储单元进行测试。
107.在步骤s500中，根据第一测试数据与第二测试数据确定保留时间测试不通过的存储单元的位置以及对应的测试值。
108.具体地，可根据第一测试数据确定保留时间测试不通过的存储单元的位置以及对应的测试值，以及根据第二测试数据确定保留时间测试不通过的存储单元的位置以及对应的测试值；将第一测试数据与第二测试数据确定的保留时间测试不通过的存储单元进行并集统计作为测试结果。
109.在本公开的另一种实施例中，测试方法还包括：
110.确定测试次数，每根据一测试值进行一此测试，记录为完成一次测试；
111.在根据从小到大的多个测试值依次对半导体器件中的多个存储单元进行测试，以及根据从大到小的多个测试值依次对半导体器件中的多个存储单元进行测试之前，判断测试次数是否达到最大值；因机台有测试次数的限制，判断测试次数是否达到机台测试次数的限制次数；
112.若没有达到测试次数的最大值，则继续进行测试；
113.若达到测试次数的最大值，则停止测试。
114.其中，根据测试次数，预设第一步长与第二步长。若测试值太少则保留时间不够精确，若测试值太多则可能会超过机台的次数限制；因此根据机台的测试次数，可经过优化可以给出第一步长与第二步长既能接近机台次数限制，即测试精度比较高，同时又能覆盖住保留时间的整个范围。
115.以下介绍本公开的装置实施例，可以用于执行本公开上述的半导体器件的测试方法。
116.本公开的实施例还提供了一种半导体器件的测试装置，如图3所示，该测试装置900包括：
117.参数预设模块910，被配置为预设第一保留时间范围与第一步长，预设第二保留时间范围与第二步长；
118.第一测试模块920，与参数预设模块910连接，第一测试模块920被配置为根据第一保留时间范围与第一步长形成多个测试值，根据从小到大的多个测试值依次对半导体器件中的多个存储单元进行测试；确定各测试值对应的测试中保留时间小于测试值的存储单元，并记录保留时间小于测试值的存储单元的位置以及对应的测试值，形成第一测试数据；
119.第二测试模块930，与参数预设模块910和第一测试模块920连接，第二测试模块930被配置为根据第二保留时间范围与第二步长形成多个测试值，根据从大到小的多个测试值依次对半导体器件中的多个存储单元进行测试；确定各测试值对应的测试中保留时间小于测试值的存储单元，并记录保留时间小于测试值的存储单元的位置以及对应的测试值，形成第二测试数据；
120.输出模块940，与第一测试模块920与第二测试模块930连接，输出模块940被配置为根据第一测试数据与第二测试数据确定保留时间测试不通过的存储单元的位置以及对
应的测试值。
121.本公开提供的半导体器件的测试装置，参数预设模块预设第一保留时间范围与第一步长，预设第二保留时间范围与第二步长，第一测试模块通过根据第一保留时间范围与第一步长形成多个测试值，根据从小到大的多个测试值依次对半导体器件中的多个存储单元进行测试；确定各测试值对应的测试中保留时间小于测试值的存储单元，并记录该存储单元的位置以及对应的测试值，形成第一测试数据；第二测试模块根据第二保留时间范围与第二步长形成多个测试值，根据从大到小的多个测试值依次对半导体器件中的多个存储单元进行测试；确定各测试值对应的测试中保留时间小于测试值的存储单元，并记录该存储单元的位置以及对应的测试值，形成第二测试数据；输出模块根据第一测试数据与第二测试数据确定保留时间测试不通过的存储单元的位置以及对应的测试值，实现了将测试值从低到高、从高到低进行测试和vrt循环有效集成在了一起，可以高效和准确地测试存储单元的最小保留时间，并有效地记录失效存储单元的位置信息，而不破坏测试内存；解决了测试保留时间的效率和准确性问题；并通过转储最有用的位置信息来最大限度地减少内存使用，可用于晶圆测试和老化测试阶段。
122.由于本公开的示例实施例的半导体器件的测试装置的各个功能模块与上述半导体器件的测试方法的示例实施例的步骤对应，因此对于本公开装置实施例中未披露的细节，请参照本公开上述的半导体器件的测试方法的实施例。
123.应当注意，尽管在上文详细描述中提及了用于动作执行的设备的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。
124.通过以上的实施方式的描述，本领域的技术人员易于理解，这里描述的示例实施方式可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。因此，根据本公开实施方式的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质中或网络上，包括若干指令以使得一台计算设备(可以是个人计算机、服务器、触控终端、或者网络设备等)执行根据本公开实施方式的方法。
125.本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本技术旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由下面的权利要求指出。
126.应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限制。