技术特征：
1.一种设备，其包括：双互锁存储单元dice锁存器电路，其包含对应于第一路径的第一输入节点和对应于第二路径的第二输入节点；电连接到所述第一输入节点的第一驱动器电路，所述第一驱动器电路配置成接收输入信号并响应于所述输入信号而将第一输入信号驱动到所述第一输入节点；以及电连接到所述第二输入节点的第二驱动器电路，所述第二驱动器电路配置成接收所述输入信号并响应于所述输入信号而将第二输入信号驱动到所述第二输入节点。2.根据权利要求1所述的设备，其中所述第一驱动器电路和所述第二驱动器电路中的至少一个包含反相器电路。3.根据权利要求2所述的设备，其中所述反相器电路包含互补金属氧化物半导体cmos反相器。4.根据权利要求1所述的设备，其中所述第一驱动器电路和所述第二驱动器电路中的至少一个包含数字缓冲器。5.根据权利要求1所述的设备，其中所述输入信号包括响应于提供给熔丝的偏置而来自所述熔丝的熔丝读取信号。6.根据权利要求1所述的设备，其进一步包括包含熔丝的熔丝组，所述熔丝配置成向所述第一驱动器电路和所述第二驱动器电路提供所述输入信号。7.根据权利要求6所述的设备，其进一步包括配置成向所述熔丝提供偏置信号的偏置电路系统，所述熔丝配置成响应于所述偏置信号而产生所述输入信号。8.一种操作双互锁存储单元dice锁存器电路的方法，所述方法包括：确立所述dice锁存器电路的控制信号以在读取状态中操作所述dice锁存器电路；向第一驱动器电路和第二驱动器电路的输入施加输入信号；响应于所述输入信号，向所述dice锁存器电路的第一输入节点提供第一输入信号；响应于所述输入信号，向所述dice锁存器电路的第二输入节点提供第二输入信号，所述第一输入节点与所述第二输入节点电隔离；以及将所述第一输入信号和所述第二输入信号分别锁存到所述dice锁存器电路的第一输出节点和第二输出节点。9.根据权利要求8所述的方法，其进一步包含撤销确立所述dice锁存器电路的所述控制信号以在存储状态中操作所述dice锁存器电路并存储锁存到所述dice锁存器电路的所述第一输入信号和所述第二输入信号。10.根据权利要求8所述的方法，其中确立所述dice锁存器电路的控制信号包含确立配置成响应于所述控制信号的确立而将所述第一输入信号和所述第二输入信号电传导到所述dice锁存器电路中并且响应于所述控制信号的撤销确立而电隔离所述dice锁存器电路与所述第一输入信号和所述第二输入信号的隔离晶体管的栅极。11.根据权利要求8所述的方法，其中向所述第一驱动器电路和所述第二驱动器电路的所述输入施加所述输入信号包括向第一反相器电路和第二反相器电路的输入施加所述输入信号。12.根据权利要求8所述的方法，其中：向所述dice锁存器电路的所述第一输入节点提供所述第一输入信号包含使所述输入
信号反相以提供所述第一输入信号；且向所述dice锁存器电路的所述第二输入节点提供所述第二输入信号包含使所述输入信号反相以提供所述第二输入信号。13.根据权利要求8所述的方法，其中向所述第一驱动器电路和所述第二驱动器电路的所述输入施加所述输入信号包括响应于施加到熔丝的偏置信号而向所述输入提供熔丝信号。14.一种计算系统，其包括：一或多个处理器；以及电连接到所述一或多个处理器的一或多个存储器装置，所述一或多个存储器装置包含：双互锁存储单元dice锁存器电路，其包含：第一输入节点；以及第二输入节点，所述第二输入节点与所述第一输入节点电隔离。15.根据权利要求14所述的计算系统，其中所述一或多个存储器装置进一步包含电连接到所述第一输入节点的第一驱动器电路和电连接到所述第二输入节点的第二驱动器电路。16.根据权利要求15所述的计算系统，其中所述第一驱动器电路包含第一反相器电路且所述第二驱动器电路包含第二反相器电路。17.根据权利要求16所述的计算系统，其中所述第一反相器电路和所述第二反相器电路中的至少一个包含互补金属氧化物半导体cmos反相器。18.根据权利要求15所述的计算系统，其中所述第一驱动器电路包含第一数字缓冲器且所述第二驱动器电路包含第二数字缓冲器。19.根据权利要求14所述的计算系统，其中所述一或多个存储器装置进一步包含熔丝组，所述熔丝组包含熔丝，所述dice锁存器电路配置成读取和存储存储到所述熔丝的数据位。20.根据权利要求14所述的计算系统，其进一步包括：电连接到所述一或多个处理器的一或多个非易失性数据存储装置；电连接到所述一或多个处理器的一或多个输入装置；以及电连接到所述一或多个处理器的一或多个输出装置。
技术总结
公开了具有改进的单事件翻转免疫性的锁存器电路及相关计算系统、设备和方法。一种设备包含双互锁存储单元DICE锁存器电路，所述电路包含对应于第一路径的第一输入节点和对应于第二路径的第二输入节点。所述第一输入节点与所述第二输入节点电隔离。与所述第二输入节点电隔离。与所述第二输入节点电隔离。
技术研发人员：刘亮
受保护的技术使用者：美光科技公司
技术研发日：2021.08.03
技术公布日：2022/2/28