调试存储器装置的制作方法

调试存储器装置
1.相关申请的交叉引用
2.本专利申请要求基姆(kim)于2020年8月10日提交的题目为“调试存储器装置(debugging memory devices)”的第16/989,704号美国专利申请的优先权，该专利申请被转让给本技术的受让人，并且其全部内容通过引用明确并入本文。
技术领域
3.技术领域涉及调试存储器装置。


背景技术：

4.存储器装置被广泛用于在诸如计算机、无线通信装置、照相机、数字显示器等各种电子装置中存储信息。通过将存储器装置中的存储器单元编程为各种状态来存储信息。例如，二进制存储器单元可以被编程为两种支持状态中的一种，通常由逻辑1或逻辑0表示。在一些实例中，单个存储器单元可以支持两种以上的状态，其中任意一种都可以被存储。为了存取存储的信息，部件可以读取或感测存储器装置中的至少一个存储状态。为了存储信息，部件可以在存储器装置中写入或编程状态。
5.存在各种类型的存储器装置和存储器单元，包括磁硬盘、随机存取存储器(ram)、只读存储器(rom)、动态ram(dram)、同步动态ram(sdram)、铁电ram(feram)、磁ram(mram)、电阻式ram(rram)、闪存存储器、相变存储器(pcm)、3维交叉点存储器(3d交叉点)、或非(nor)和与非(nand)存储器装置等。存储器装置可以是易失性的或非易失性的。易失性存储器单元(例如，dram单元)可能会随着时间而失去其编程状态，除非它们被外部电源周期性地刷新。即使在没有外部电源的情况下，非易失性存储器单元(例如，nand存储器单元)也可以长时间保持其编程状态。


技术实现要素：

6.描述了一种系统。该系统可以包括包含一组动态随机存取存储器(dram)装置的第一存储器子系统，其具有用于与该组dram装置相关联的存储器存取命令的第一存储器接口，第一存储器子系统与第一信号路径和第二信号路径耦合。该系统可以进一步包括包含控制器和一组nand装置的第二存储器子系统，第二存储器子系统与第一存储器子系统在单个存储器系统封装内，其中控制器包含用于与该组nand装置相关联的存储器存取命令的第二存储器接口，并且与第一信号路径和第二信号路径耦合，控制器被配置为经由第一信号路径和第二信号路径接收指示与该组dram装置相关联的一或多个错误的信令，并且将与该一或多个错误相关联的数据存储到该组nand装置。
7.描述了一种方法。该方法可以包括从包含多个dram单元的第一存储器装置接收第一信号，中断与包含多个nand存储器单元的第二存储器装置的存储器存取命令相关联的一或多个处理，从第一存储器装置接收第二信号，其中第二信号指示与第一存储器装置相关联的多种错误类型中的一种，以及至少部分地基于接收第一信号和第二信号，将与第二信
号相关联的值存储在第二存储器装置处。
8.描述了一种设备。该设备可以包括包含多个dram单元的第一存储器装置、包含多个nand存储器单元的第二存储器装置以及与第一存储器装置和第二存储器装置耦合的控制器，其中第一存储器装置、第二存储器装置和控制器在单个存储器系统封装内，并且其中控制器被配置为从第一存储器装置接收第一信号、至少部分地基于接收第一信号来中断第二存储器装置的一或多个存储器存取命令、至少部分地基于中断第二存储器装置的一或多个存储器存取命令来从第一存储器装置接收指示与第一存储器装置相关联的多种错误类型中的一种的第二信号以及至少部分地基于接收第一信号和第二信号来将与第二信号相关联的值存储到第二存储器装置。
附图说明
9.图1示出了根据本文公开的实例的支持调试存储器装置的系统的实例。
10.图2示出了根据本文公开的实例的支持调试存储器装置的易失性存储器装置的实例。
11.图3示出了根据本文公开的实例的支持调试存储器装置的非易失性存储器装置的实例。
12.图4-7示出了根据本文公开的实例的支持调试存储器装置的存储器系统的实例。
13.图8示出了根据本文公开的实例的支持调试存储器装置的处理流程图的实例。
14.图9示出了根据本文公开的实例的支持调试存储器装置的存储器控制器的框图。
15.图10示出了说明根据本文公开的实例的支持调试存储器装置的一或多种方法的流程图。
具体实施方式
16.存储器系统可以是或包括多芯片封装(mcp)，其中单个封装包括多个存储器管芯(其可以被称为芯片)。每个管芯可以包括一或多个存储器装置。例如，存储器装置可以包括两个或更多个存储器阵列，其中本文使用的存储器阵列可以包括相应类型的存储器(例如，易失性或非易失性存储器)。存储器装置还可以包括用于与主机装置通信的接口，并且在一些情况下，可以独立于与存储器系统相关联的其他存储器装置与主机装置通信。如本文所使用的，术语接口可以指特定于一种类型的存储器装置(例如，特定于易失性或非易失性存储器装置)的总线和/或一组引脚。
17.在存储器系统包括多个存储器装置的情况下，存储器装置可以经由单独的逻辑接口与主机装置交换信息，其可以使用单独的物理接口(例如，单独的信号路径)来实现。在一些情况下，主机装置可以被配置为与一种类型的存储器装置(例如，非易失性存储器装置)通信，然而错误可能发生在mcp的另一类型的存储器装置(例如，易失性存储器装置)处。在某些情况下，错误可能导致系统错误(例如，不可恢复的错误、存储器故障或其他需要重新启动或重启存储器系统的情况)。因此，错误的根本原因可能难以确定，因为在错误之前或错误时在易失性存储器装置处发生的状况可能是未知的。
18.如本文所述，存储器系统可以被配置为将与在易失性存储器装置处发生的错误相关联的数据存储到非易失性存储器。在一些实例中，存储器系统可以包括被配置为与主机
装置通信的mcp。主机装置可以与mcp的控制器通信，以启动存储器装置上的存取命令(例如，读命令、写命令)。在一些实例中，主机装置可以与控制器通信以启动非易失性存储器上的各种存取命令。当控制器正在处理存取命令时，在易失性存储器处可能出现一或多种错误或警告情况。在此类情况下，易失性存储器可以向控制器传达信令以中断(例如，暂停)与存取命令相关联的操作。附加地或可替代地，当存取命令的处理被中断时，易失性存储器可以传达与发生的错误相关联的数据，用于存储在非易失性存储器中。可以存储数据，使得在纠错操作期间，主机装置可以存取数据并纠正(例如，调试)错误。因此，利用非易失性存储器来存储与易失性存储器相关联的错误相关信息可以允许主机装置确定并纠正在包括不同存储器接口的mcp的各种存储器装置上发生的错误。
19.本公开的特征最初在参考图1至3所述的系统、易失性存储器装置和非易失性存储器装置的上下文中描述。本公开的特征在参考图4-8所述的存储器系统和处理流程图的上下文中描述。本公开的这些和其他特征通过参考图9和10所述的涉及调试存储器装置的设备图和流程图来进一步说明和描述。
20.图1是根据本文公开的实例的支持调试存储器装置的系统100的实例。系统100包括与存储器系统110耦合的主机装置105。在一些实例中，存储器系统110可以包括有包括一或多个存储器装置120的存储器子系统115-a和包括一或多个存储器装置125的存储器子系统115-b和控制器130(例如，存储器系统控制器130)。控制器130可以被配置为与存储器装置120、存储器装置125和主机装置105通信。
21.存储器系统110可以是包括不同类型的存储器装置的mcp的实例。例如，存储器系统110可以是或包括任意装置或装置集合，其中装置或装置集合包括至少两个存储器阵列。例如，存储器系统110可以是或包括通用闪存存储(ufs)装置、嵌入式多媒体控制器(emmc)装置、闪存装置、通用串行总线(usb)闪存装置、安全数字(sd)卡、固态驱动器(ssd)、硬盘驱动器(hdd)、双列直插式存储器模块(dimm)、小外形dimm(so-dimm)或非易失性dimm(nvdimm)以及其他可能性。
22.系统100可以包括在计算装置中，诸如台式计算机、膝上型计算机、网络服务器、移动装置、车辆(例如，飞机、无人机、火车、汽车或其他交通工具)、支持物联网(iot)的装置、嵌入式计算机(例如，包括在车辆、工业装置或联网的商业装置中的嵌入式计算机)，或包括存储器和处理装置的任意其他计算装置。
23.系统100可以包括主机装置105，其可以与存储器系统110耦合。在一些实例中，主机装置105可以包括一或多个装置，并且在一些情况下可以包括处理器芯片组和由处理器芯片组执行的软件栈。例如，主机装置105可以包括被配置为与存储器系统110或其中的装置通信的应用。处理器芯片组可以包括一或多个内核、一或多个高速缓存(例如，主机装置105本地或包含在该主机装置中的存储器)、存储器控制器(例如，nvdimm控制器)和存储协议控制器(例如，pcie控制器、sata控制器)。例如，主机装置105可以使用存储器系统110向存储器系统110写入数据并从存储器系统110读取数据。尽管图1中示出了一个存储器系统110，但是应当理解，主机装置105可以与任意数量的存储器系统110耦合。
24.主机装置105可以经由至少一个物理主机接口与存储器系统110耦合。在一些情况下，主机装置105和存储器系统110可以被配置为使用相关联的协议经由物理主机接口进行通信(例如，在存储器系统110和主机装置105之间交换或以其他方式传达控制、地址、数据
和其他信号)。物理主机接口的实例可以包括但不限于串行高级技术附件(sata)接口、ufs接口、emmc接口、外围部件互连快速(pcie)接口、usb接口、光纤通道、小型计算机系统接口(scsi)、串行连接scsi(sas)、双倍数据速率(ddr)、双列直插式存储器模块(dimm)接口(例如，支持ddr的dimm插槽接口)、开放式nand闪存接口(onfi)、低功耗双倍数据速率(lpddr)。在一些实例中，主机装置105可以经由包括在存储器系统110中的每个存储器子系统115的相应物理主机接口，或者经由包括在相应存储器子系统115中的每种类型的存储器装置的相应物理主机接口，与存储器系统110耦合(例如，主机装置控制器可以与控制器130或另一存储器系统控制器耦合)。
25.存储器系统110可以包括存储器子系统115-a(例如，第一存储器子系统115-a)和存储器子系统115-b(例如，第二存储器子系统115-b)。存储器子系统115-a可以包括一或多个存储器装置120，并且每个存储器装置120可以包括第一类型的存储器单元(例如，易失性存储器单元)的一或多个存储器阵列。附加地或可替代地，存储器子系统115-b可以包括一或多个存储器装置125，并且每个存储器装置125可以包括第二类型的存储器单元(例如，非易失性存储器单元)的一或多个存储器阵列。尽管在图1的实例中示出了有限数量的存储器装置(例如，存储器装置120、存储器装置125)，但是应当理解，存储器系统110可以包括任意数量的存储器装置120和存储器装置125。
26.在一些实例中，存储器系统110可以包括控制器130，诸如存储器系统控制器130。存储器系统控制器130可以与主机装置105耦合并通信(例如，经由物理主机接口)，并且可以是被配置为使存储器系统110根据本文描述的实例执行各种操作的控制部件的实例。存储器系统控制器130还可以与存储器装置120(例如，存储器子系统115-a的存储器装置120)或存储器装置125耦合并通信，以在存储器装置120或存储器装置125处执行诸如读取数据、写入数据、擦除数据或刷新数据的操作(以及其他此类操作)，这些操作通常可以被称为存取操作。在一些情况下，存储器系统控制器130可以从主机装置105接收命令，并且与一或多个存储器装置120或存储器装置125通信以执行此类命令(例如，在一或多个存储器装置120或存储器装置125内的存储器阵列处)。例如，存储器系统控制器130可以从主机装置105接收命令或操作，并且可以将该命令或操作转换成指令或适当的命令，以实现存储器装置120或存储器装置125的期望存取。并且在一些情况下，存储器系统控制器130可以与主机装置105以及一或多个存储器装置120或存储器装置125交换数据(例如，响应于或以其他方式关联于来自主机装置105的命令)。例如，存储器系统控制器130可以将与存储器装置120或存储器装置125相关联的响应(例如，数据包或其他信号)转换成主机装置105的对应信号。
27.存储器系统控制器130可以被配置为用于与存储器装置120或存储器装置125相关联的其他操作。例如，存储器系统控制器130可以执行或管理操作，诸如损耗均衡操作、垃圾收集操作、诸如错误检测操作或纠错操作的错误控制操作、加密操作、高速缓存操作、媒体管理操作、后台刷新、健康监视，以及与来自主机装置105的命令相关联的逻辑地址(例如，逻辑块地址(lba))和与存储器装置120或存储器装置125内的存储器单元相关联的物理地址(例如，物理块地址)之间的地址转换。
28.存储器系统控制器130可以包括诸如一或多个集成电路或分立部件、缓冲存储器或其组合的硬件。硬件可以包括具有专用(例如，硬编码)逻辑的电路，以执行本文归于存储器系统控制器130的操作。存储器系统控制器130可以是或包括微控制器、专用逻辑电路(例
如，现场可编程门阵列(fpga)、专用集成电路(asic)、数字信号处理器(dsp))或任意其他合适的处理器或处理电路。
29.存储器系统控制器130还可以包括本地存储器(未示出)。在一些情况下，本地存储器可以包括只读存储器(rom)或其他可以存储可由存储器系统控制器130执行的操作代码(例如，可执行指令)的存储器，以执行本文归于存储器系统控制器130的功能。在一些情况下，本地存储器可以附加地或可替代地包括静态随机存取存储器(sram)或其他可以被存储器系统控制器130用于内部存储或计算的存储器，例如，与本文归于存储器系统控制器130的功能相关。附加地或可替代地，本地存储器可以用作存储器系统控制器130的高速缓存。例如，当从存储器装置120或存储器装置125读取数据或向其写入数据时，可以将数据存储到本地存储器，并且可以在本地存储器内可用，用于主机装置105根据高速缓存策略的后续检索或操作(例如，更新)(例如，相对于存储器装置120或存储器装置125具有减少的时延)。
30.在一些实例中，存储器子系统115-a可以包括一或多个存储器装置120，诸如存储器装置120-a、存储器装置120-b、存储器装置120-c和存储器装置120-d。每个存储器装置120可以包括易失性存储器单元的一或多个阵列。例如，存储器装置120可以包括随机存取存储器(ram)存储器单元，诸如动态ram(dram)存储器单元和同步dram(adram)存储器单元。在一些实例中，存储器装置120可以相对于存储器装置125以减少的时延支持随机存取操作(例如，由主机装置105)，或者可以相对于存储器装置125提供一或多个其他性能差异。尽管图1示出了包括四个存储器装置120的存储器子系统115-a，但是存储器子系统115-a可以包括任意数量的存储器装置120。例如，存储器子系统115-a可以包括八(8)个dram存储器装置。
31.存储器子系统115-a可以包括装置存储器控制器(未示出)和一或多个存储器装置120，以支持数据存储的期望容量或指定容量。每个存储器装置120可以包括本地存储器控制器(未示出)和存储器阵列。存储器阵列可以是存储器单元的集合(例如，一或多个网格、一或多个存储体、一或多个瓦片、一或多个部分)，每个存储器单元可操作为存储至少一位数据。
32.在一些实例中，存储器装置125可以包括一或多个非易失性存储器单元阵列。例如，存储器装置125可以包括nand(例如，nand闪存)存储器、rom、相变存储器(pcm)、自选择存储器、其他基于硫属化物的存储器、铁电ram(feram)、磁ram(mram)、nor(例如，nor闪存)存储器、自旋转移扭矩(stt)-mram、导电桥接ram(cbram)、电阻式随机存取存储器(rram)、基于氧化物的ram(oxram)和电可擦除可编程rom(eeprom)。
33.在一些实例中，存储器装置125包括(例如，在相同的管芯上或相同的封装内)可以对存储器装置125的一或多个存储器单元执行操作的本地控制器(未示出)。本地控制器可以与存储器系统控制器130结合操作，或者可以执行本文归于存储器系统控制器130的一或多个功能。在一些情况下，包括本地控制器的存储器装置125可以被称为受管理存储器装置，并且可以包括与本地(例如，管芯上或封装内)控制器相结合的存储器阵列和相关电路。受管理存储器装置的实例是受管理nand(mnand)装置。
34.在一些情况下，存储器装置125可以是或包括nand装置(例如，nand闪存装置)。例如，在一些情况下，存储器装置125可以是包括一或多个管芯的封装。在一些实例中，管芯可以是从晶片上切割下来的一片电子级半导体(例如，从硅晶片切割的硅管芯)。每个管芯可
以包括一或多个平面，并且每个平面可以包括相应的一组块，其中每个块可以包括相应的一组页，并且每页可以包括一组存储器单元。
35.在一些情况下，nand存储器装置125可以包括被配置为每个存储一位信息的存储器单元，其可以被称为单级单元(slc)。附加地或可替代地，nand存储器装置125可以包括被配置为每个存储多位信息的存储器单元，如果被配置为每个存储两位信息，则可以被称为多级单元(mlc)，如果被配置为每个存储三位信息，则被称为三级单元(tlc)，如果被配置为每个存储四位信息，则被称为四级单元(qlc)，或者更一般地被称为多级存储器单元。相对于slc存储器单元，多级存储器单元可以提供更大的存储密度，但是在某些情况下，可能涉及更窄的读或写裕量或用于支持电路的更大复杂性。
36.如本文所述，存储器系统110可以是包括不同类型的存储器装置的mcp的实例。例如，存储器系统110可以包括有可以包括易失性存储器单元的存储器装置120和可以包括非易失性存储器单元的存储器装置125。每个存储器装置可以包括不同类型的存储器接口，并且主机装置105可以被配置为与接口(例如，与存储器装置125相关联的接口)中的一个通信。
37.在一些实例中，当操作存储器装置120时，可能出现错误或警告情况。因为存储器装置120可以不包括非易失性存储器(例如，存储器装置120可以仅包括易失性存储器)，所以可能希望将与错误或警告情况相关联的数据存储到存储器装置125(例如，存储到非易失性存储器装置)。通过将与发生在存储器装置120处的错误或警告情况相关联的数据存储到存储器装置125，主机装置105可能能够存取数据(例如，存储在存储器装置125处的与错误相关的数据)，并且可能能够确定错误或警告情况的原因并对其进行纠正。例如，数据可以指示错误的原因或与错误相关的信息，主机装置105可以在纠错操作期间使用这些信息来修复存储器装置120处的错误。因此，利用存储器装置125来存储存储器装置120的错误相关信息可以允许主机装置105确定并纠正在包括不同存储器接口的mcp(例如，存储器系统110的mcp)的各种存储器装置上发生的错误。
38.图2示出了根据本文公开的实例的支持调试存储器装置的存储器装置200的实例。存储器装置200可以是如参考图1所述的位于存储器装置120内的存储器管芯的实例。在一些实例中，存储器装置200可以被称为存储器芯片、存储器装置或电子存储器设备。存储器装置200可以包括一或多个存储器单元205，每个存储器单元可以是可编程的，以存储不同的逻辑状态(例如，被编程为一组两个或更多个可能状态中的一个)。例如，存储器单元205可以操作为一次存储一位信息(例如，逻辑0或逻辑1)。在一些实例中，存储器单元205(例如，多级存储器单元)可以操作为一次存储多于一位的信息(例如，逻辑00、逻辑01、逻辑10、逻辑11)。在一些实例中，如参考图1所述，存储器单元205可以布置在位于存储器装置120内的阵列中。
39.存储器单元205可以在电容器中存储代表可编程状态的电荷。dram结构可以包括电容器，该电容器包括介电材料以存储代表可编程状态的电荷。在其他存储器结构中，其他存储器装置和部件也是可能的。例如，可以采用非线性介电材料。存储器单元205可以包括诸如电容器230的逻辑存储器部件和开关部件235。电容器230可以是介电电容器或铁电电容器的实例。电容器230的节点可以与电压源240耦合，该电压源可以是电池板参考电压(诸如vpl)，或者可以是地(诸如vss)。
40.存储器装置200可以包括布置成图案的一或多条存取线(例如，一或多条字线210和一或多条数字线215)，诸如网格状图案。存取线可以是与存储器单元205耦合的导线，并且可以用于对存储器单元205执行存取操作。在一些实例中，字线210可以被称为行线。在一些实例中，数字线215可以被称为列线或位线。对存取线、行线、列线、字线、数字线或位线或其类似物的引用是可互换的，而不会失去理解或操作。存储器单元205可以定位在字线210和数字线215的交叉点。
41.可通过激活或选择存取线(诸如字线210或数字线215中的一或一多条)来在存储器单元205上执行诸如读和写的操作。通过偏置字线210和数字线215(例如，向字线210或数字线215施加电压)，可以在它们的交叉点存取单个存储器单元205。二维或三维配置中的字线210和数字线215的交叉点可以被称为存储器单元205的地址。
42.可以通过行解码器220或列解码器225来控制对存储器单元205的存取。例如，行解码器220可以从本地存储器控制器260接收行地址，并基于接收的行地址激活字线210。列解码器225可以从本地存储器控制器260接收列地址，并可以基于接收的列地址激活数字线215。
43.选择或取消选择存储器单元205可以通过使用字线210激活或去激活开关部件235来实现。电容器230可以使用开关部件235与数字线215耦合。例如，当开关部件235被去激活时，电容器230可以与数字线215隔离，并且当开关部件235被激活时，电容器230可以与数字线215耦合。
44.感测部件245可操作为检测存储在存储器单元205的电容器230上的状态(例如，电荷)，并基于存储的状态确定存储器单元205的逻辑状态。感测部件245可包括一或多个感测放大器以放大或以其他方式转换由存取存储器单元205产生的信号。感测部件245可以将从存储器单元205检测到的信号与参考250(例如，参考电压)进行比较。检测到的存储器单元205的逻辑状态可以被提供作为感测部件245的输出(例如，输入/输出255)，并且可以向包括存储器装置200的存储器装置的另一部件指示检测到的逻辑状态。
45.本地存储器控制器260可以通过各种部件(例如，行解码器220、列解码器225、感测部件245)来控制对存储器单元205的存取。如参考图1所述，本地存储器控制器260可以与存储器系统控制器130通信。在一些实例中，行解码器220、列解码器225和感测部件245中的一或多个可以与本地存储器控制器260共同定位。本地存储器控制器260可操作为从一或多个不同的存储器控制器(例如，与主机装置105相关联的存储器系统控制器130、与存储器装置200相关联的另一控制器)接收一或多个命令或数据，将该命令或数据(或两者)翻译成可由存储器装置200使用的信息，在存储器装置200上执行一或多个操作，并且基于执行该一或多个操作将数据从存储器装置200传达到主机装置105。本地存储器控制器260可以生成行信号和列地址信号，以激活目标字线210和目标数字线215。本地存储器控制器260还可以生成和控制在存储器装置200的操作期间使用的各种电压或电流。一般来说，本文讨论的所施加电压或电流的振幅、形状或持续时间可变化，且对于操作存储器装置200中所讨论的各种操作而言可不同。
46.本地存储器控制器260可操作为对存储器装置200的一或多个存储器单元205执行一或多个存取操作。存取操作的实例可以包括写操作、读操作、刷新操作、预充电操作或激活操作等。在一些实例中，存取操作可以由本地存储器控制器260响应于各种存取命令(例
如，来自主机装置105)来执行或以其他方式协调。本地存储器控制器260可操作为执行此处未列出的其他存取操作或与存储器装置200的操作相关的其他操作，这些操作与存取存储器单元205不直接相关。
47.存储器装置200可以是参考图1描述的一或多个存储器装置120的实例。例如，存储器装置200可以位于包括不同类型的存储器装置的mcp上。如本文所述，mcp可以包括一或多个非易失性存储器装置，诸如参考图1所述的存储器装置125。存储器装置200可以与不同于位于mcp上的其他存储器装置的存储器接口的存储器接口相关联。因此，当与存储器单元205相关联的错误发生时，数据可以被存储到非易失性存储器装置，以供主机装置(例如，如参考图1所述的主机装置105)在确定错误的原因和纠正错误时使用。
48.在一些实例中，如图2中所示，错误可能发生在操作存储器单元205时。因为存储器装置200可以与特定类型的存储器接口相关联，所以可能希望将与错误相关联的数据存储到非易失性存储器装置(未示出)。可以使用一或多条信号路径(未示出)将数据存储到非易失性存储器装置。一旦将数据存储到非易失性存储器，主机装置就能够存取数据，并且能够确定错误的原因并纠正错误。因此，利用非易失性存储器装置来存储与存储器单元205的错误相关联的数据可以允许主机装置确定并纠正在包括不同存储器接口的mcp的各种存储器装置上发生的错误。
49.图3示出了根据本文公开的实例的支持调试存储器装置的存储器装置300的实例。在一些情况下，存储器装置300可以是参考图1所述的存储器装置125的实例。图3是存储器装置300的各种部件和特征的说明性表示。因此，应当理解，示出存储器装置300的部件和特征是为了说明功能相互关系，而不一定是存储器装置300内的实际物理位置。此外，尽管图3中包括的一些元件用数字指示符标记，但是一些其他对应的元件没有被标记(即使它们是相同的或者将被理解为类似的)，以努力增加所描绘的特征的可见性和清晰度。
50.存储器装置300可以包括一或多个存储器单元，诸如存储器单元305-a和存储器单元305-b。存储器单元305可以是例如闪存或其他类型的nand存储器单元，诸如在存储器单元305-a的放大图中。
51.每个存储器单元305可以被编程为存储表示一或多位信息的逻辑值。在一些情况下，单个存储器单元305(诸如slc存储器单元305)可以被编程为两种支持状态中的一种，并且因此可以一次存储一位信息(例如，逻辑0或逻辑1)。在其他情况下，单个存储器单元305(诸如mlc、tlc、qlc或其他类型的多级存储器单元305)可以被编程为多于两种支持状态中的一种，并且因此可以一次存储多于一位的信息。在一些实例中，单个mlc存储器单元205可以被编程为四种支持状态中的一种，并且因此可以一次存储对应于四个逻辑值(例如，逻辑00、逻辑01、逻辑10或逻辑11)中的一个的两位信息。在一些实例中，单个tlc存储器单元205可以被编程为八种支持状态中的一种，并且因此可以一次存储对应于八个逻辑值(例如，000、001、010、011、100、101、110或111)中的一个的三位信息。在一些实例中，单个qlc存储器单元305可以被编程为十六种支持状态中的一种，并且因此可以一次存储对应于十六个逻辑值(例如，0000，0001、...、1111)中的一个的四位信息。
52.在一些情况下，多级存储器单元305(例如，mlc存储器单元、tlc存储器单元、qlc存储器单元)可以在物理上不同于slc存储器单元。例如，多级存储器单元305可以使用不同的单元几何形状，或者可以使用不同的材料制造。在一些情况下，多级存储器单元305可以在
物理上与slc单元相同或类似，并且存储器块中的其他电路(例如，控制器、感测放大器、驱动器)可以被配置为将存储器单元操作(例如，读和编程)为slc单元、或mlc单元、或tlc单元等。
53.在一些nand存储器阵列中(例如，闪存阵列)，每个存储器单元305可以包括具有浮动栅极或介电材料的晶体管，用于存储代表逻辑值的电荷量。例如，图3中的放大图示出了nand存储器单元305-a，其包括可以用于存储逻辑值的晶体管310(例如，金属氧化物半导体(mos)晶体管)。晶体管310具有控制栅极315，并且还可以包括浮动栅极320，其中浮动栅极320夹在介电材料325的两个部分之间。晶体管310包括第一节点330(例如，源极或漏极)和第二节点335(例如，漏极或源极)。通过在浮动栅极320上放置(例如，写、存储)一定量的电子(例如，一定量的电荷)，可以将逻辑值存储在晶体管310中。要存储在浮动栅极320上的电荷量可以取决于要存储的逻辑值。存储在浮动栅极320上的电荷可以影响晶体管310的阈值电压，从而影响当晶体管310被激活时(例如，当将电压施加到控制栅315时)流经晶体管310的电流量。
54.可以通过向控制栅极315(例如，经由字线360向控制节点340)施加电压以激活晶体管310并测量(例如，检测、感测)流过第一节点330或第二节点335(例如，经由数字线365)的电流的结果量来感测存储在晶体管310中的逻辑值(例如，作为读操作的部分)。例如，感测部件370可以确定slc存储器单元305是以二进制方式存储逻辑0还是逻辑1(例如，基于当将读电压施加到控制栅极315时通过存储器单元305的电流的存在或不存在，或者基于电流是高于还是低于阈值电流)。对于多级存储器单元305，当将读电压施加到控制栅极315时，感测部件370可以基于电流的各种中间阈值电平来确定存储在存储器单元305中的逻辑值。在多级结构的一个实例中，感测部件370可以基于电流的八个不同电平或电流的范围来确定tlc存储器单元305的逻辑值，其限定了tlc存储器单元305可以存储的八个潜在逻辑值。
55.可以通过将两个电压(例如，高于阈值的电压或低于阈值的电压)中的一个施加到存储器单元305来写入slc存储器单元305，以存储或不存储浮动栅极320上的电荷，从而使存储器单元305存储两个可能的逻辑值中的一个。例如，当相对于晶体管310的体节点345将第一电压施加到控制节点340(例如，经由字线360)时(例如，当控制节点340处于比体更高的电压时)，电子可以隧穿到浮动栅极320中。在一些情况下，体节点345可替代地被称为体内节点。将电子注入浮动栅极320可被称为编程存储器单元305，且可作为编程操作的部分发生。在某些情况下，被编程的存储器单元可以被认为存储逻辑0。当相对于晶体管310的体节点345将第二电压施加到控制节点340(例如，经由字线360)时(例如，当控制节点340处于比体节点345更低的电压时)，电子可以离开浮动栅极320。从浮动栅极320移除电子可被称为擦除存储器单元305，且可作为擦除操作的部分发生。在某些情况下，被擦除的存储器单元可以被认为存储逻辑1。在一些情况下，由于页面的存储器单元305共享公共字线360，存储器单元305可以在页面粒度级被编程，并且由于块的存储器单元305共享公共偏置的体节点345，存储器单元305可以在块粒度级被擦除。
56.与写入slc存储器单元305相反，写入多级(例如，mlc、tlc或qlc)存储器单元305可以包括以更精细的粒度级向存储器单元305(例如，向其控制节点340或体节点345)施加不同的电压，以更精细地控制存储在浮动栅极320上的电荷量，从而能够表示更大的逻辑值集合。因此，相对于slc存储器单元305，多级存储器单元305可以提供更大的存储密度，但是在
某些情况下，可能涉及更窄的读或写裕量或用于支持电路的更大复杂性。
57.电荷捕获nand存储器单元305可以类似于浮动栅极nand存储器单元305操作，但是代替或除了在浮动栅极320上存储电荷之外，电荷捕获nand存储器单元305可以在控制栅极315下方的介电材料中存储表示逻辑状态的电荷。因此，电荷捕获nand存储器单元305可以包括或不包括浮动栅极320。
58.在一些实例中，每行存储器单元305可以连接到对应的字线360，并且每列存储器单元305可以连接到对应的数字线365。因此，一个存储器单元305可以位于字线360和数字线365的交叉点。这一交叉点可以被称为存储器单元305的地址。数字线365可以可替代地被称为位线。在一些情况下，字线360和数字线365可以基本上彼此垂直，并且可以创建存储器单元305的阵列。在一些情况下，字线360和数字线365可以统称为存取线或选择线。
59.可以通过行解码器375和列解码器350来控制对存储器单元305的存取。例如，行解码器375可以从存储器控制器355接收行地址，并基于接收的行地址激活适当的字线360。类似地，列解码器350可以从存储器控制器355接收列地址，并激活适当的数字线365。因此，通过激活一条字线360和一条数字线365，可以对一个存储器单元305进行存取。
60.在存取时，存储器单元305可以由感测部件370读取或感测。例如，感测部件370可以被配置为基于通过存取存储器单元305产生的信号来确定存储器单元305的存储逻辑值。信号可以包括存储器单元305的数字线365上的电流、电压或电流和电压两者，并且可以取决于存储器单元305存储的逻辑值。感测部件370可以包括被配置为检测和放大数字线365上的信号(例如，电流或电压)的各种晶体管或放大器。由感测部件370检测的存储器单元305的逻辑值可以经由输入/输出部件380输出。在一些情况下，感测部件370可以是列解码器350或行解码器375的部分，或者感测部件370可以以其他方式连接到列解码器350或行解码器375或与之进行电子通信。
61.可通过激活相关字线360和数字线365来编程或写入存储器单元305，以使逻辑值(例如，表示一或多位信息)能够存储在存储器单元305中。列解码器350或行解码器375可以例如从输入/输出部件380接收要写入到存储器单元305的数据。如前所述，在nand存储器的情况下，诸如在一些nand和3d nand存储器装置中使用的闪存存储器，可以通过在浮动栅极或绝缘层中存储电子来写入存储器单元305。
62.存储器控制器355可通过各种部件(例如，行解码器375、列解码器350和感测部件370)来控制存储器单元305的操作(例如，读、写、重写、刷新)。在一些情况下，行解码器375、列解码器350和感测部件370中的一或多个可以与存储器控制器355共同定位。存储器控制器355可以生成行地址信号和列地址信号，以便激活期望的字线360和数字线365。在一些实例中，存储器控制器355可以生成和控制在存储器装置300的操作期间使用的各种电压或电流。
63.存储器装置300可以是参考图1描述的一或多个存储器装置125的实例。例如，存储器装置300可以位于包括不同类型的存储器装置的mcp上。如本文所述，mcp可以包括一或多个易失性存储器装置，诸如参考图1所述的存储器装置120。存储器装置300可以与不同于位于mcp上的其他存储器装置的存储器接口的存储器接口相关联。因此，当与易失性存储器装置的存储器单元相关联的错误发生时，数据可以被存储到一或多个存储器单元305，以供主机装置(例如，如参考图1所述的主机装置105)在确定错误的原因和纠正错误时使用。
64.在一些实例中，当操作mcp的易失性存储器单元时，可能会出现错误。因为易失性存储器单元可能与特定类型的存储器接口相关联，所以可能希望将与错误相关联的数据存储到非易失性存储器单元(诸如存储器单元305)。数据可以经由一或多条信号路径(未示出)被传达到存储器单元305用于存储。一旦将数据存储到存储器单元305，主机装置就能够存取数据，并且能够确定错误的原因并纠正错误。因此，利用诸如存储器装置300的存储器装置来存储与在易失性存储器单元处发生的错误相关联的数据可以允许主机装置确定并纠正在包括不同存储器接口的mcp的各种存储器装置上发生的错误。
65.图4示出了根据本文公开的实例的支持调试存储器装置的存储器系统405的实例图400。存储器系统405可以是参考图1所述的存储器系统110的实例。在一些实例中，存储器系统405可以被称为存储器封装、存储器芯片、存储器装置或电子存储器设备。存储器系统405可以包括一或多个存储器子系统410，诸如存储器子系统410-a和存储器子系统410-b。可以被称为第一存储器子系统的存储器子系统410-a可以包括一或多个存储器装置415，每个存储器装置包括一或多个存储器单元。
66.可以被称为第二存储器子系统的存储器子系统410-b可以包括存储器装置425，该存储器装置可以包括不同于存储器装置415的存储器单元的一或多个存储器单元。存储器子系统410-b可以包括多媒体控制器420，其被配置为与子系统410-a(例如，子系统410-a的一或多个存储器装置415)接口，并且可以将数据存储到存储器装置425。存储的数据可以与在存储器装置415处发生的错误相关联，并且可以在纠错操作期间使用。附加地或可替代地，将数据存储到存储器装置425可以允许主机装置确定并纠正在包括不同的存储器接口的存储器系统405的各种存储器装置上发生的错误。
67.存储器子系统410-a可以包括多个存储器装置415-a。在一些实例中，存储器子系统410-a可以包括第一存储器装置415-a、第二存储器装置415-b和第n存储器装置415-n(其中n是任意正整数)。每个存储器装置415可以包括一或多个存储器单元，其可以被称为第一类型的存储器单元(例如，存储器单元的第一类型)。在一些实例中，存储器单元可以是易失性存储器单元。在一些实例中，存储器单元可以是sram或dram存储器单元。存储器子系统410-a可以包括存储器接口455(例如，第一存储器接口)。在一些实例中，存储器子系统410-a可以包括多个存储器接口455，其中每个存储器接口455与存储器装置415的一个或子集耦合。例如，存储器子系统410-a可以包括多个通道，其中每个通道包括用于在一或多个存储器装置415上执行存储器操作的存储器接口455。在一些实例中，存储器装置415-a可以包括与第一信号路径445耦合的至少一个引脚和与第二信号路径450耦合的一或多个附加引脚。每条信号路径可以将数据从子系统410-a的存储器装置415传达到子系统410-b。尽管图1仅示出了与多媒体控制器420耦合的存储器装置415-a，但是任意数量的存储器装置415都可以与多媒体控制器420耦合，并且可以传达要保存在存储器装置425处的错误相关数据。
68.存储器子系统410-b可以包括多媒体控制器420和存储器装置425。可以被称为嵌入式多媒体控制器(emmc)或通用闪存存储(ufs)控制器的多媒体控制器420可以包括中断控制器430、cpu 435和/或存储器装置控制器440。在一些实例中，本文所述的由中断控制器430、cpu 435和存储器装置控制器440执行的操作可以由多媒体控制器420的单个部件来执行。例如，操作可以由cpu 435执行。
69.存储器子系统410-b可以包括有包括一或多个存储器单元的存储器装置425，其可
以被称为第二类型的存储器单元(例如，存储器单元的第二类型)。在一些实例中，存储器装置425的存储器单元可以是与第一类型的存储器单元不同类型的存储器单元(例如，与存储器装置415的存储器单元不同类型的存储器单元)。在一些实例中，存储器单元可以是非易失性存储器单元。在一些实例中，存储器单元可以是闪存存储器单元(例如，nand存储器单元)。多媒体控制器420可以包括与存储器装置425相关联的存储器存取命令的存储器接口460(例如，第二存储器接口)。第二存储器接口460可以是与第一存储器接口455不同类型的接口。在一些实例中，多媒体控制器420可以包括与第一信号路径445耦合的至少一个引脚和与第二信号路径450耦合的一或多个附加引脚。与信号路径耦合的引脚可以是通用输入/输出(gpio)引脚，并且可以用于从存储器装置415接收数据。如本文所讨论的，数据可以指示在存储器装置415处发生的错误，并且可以将其存储(例如，保存)到存储器装置425。
70.在一些实例中，多媒体控制器420可以在存储器装置425上执行存取命令(例如，读命令、写命令)。命令可以例如经由接口460接收，并且可以存储在队列中用于处理。多媒体控制器420(例如，多媒体控制器420的一或多个部件)还可以将与子系统410-a相关联的数据保存到存储器装置425。例如，多媒体控制器420可以经由信号路径445和/或信号路径450接收与在存储器装置415-a处发生的错误相关的数据。在一些实例中，在将与存储器装置415-a相关联的数据写入存储器装置425之前，可以暂停(例如，中断)在存储器装置425上执行的任意存取命令。
71.为了中断存取命令，信号(例如，第一信号、中断信号)可以从存储器装置415-a经由信号路径445传达到多媒体控制器420。在一些实例中，可以由中断控制器430接收信号，并且中断控制器430可以与cpu 435通信，以中断在存储器装置425上执行的任意存取操作。在其他实例中，可以由cpu 435或被配置为在存储器装置425上执行存取命令的多媒体控制器420的任意其他部件直接接收信号。通过暂停在存储器装置425上执行的任意存取命令，多媒体控制器420可以接收并保存与在存储器装置415-a(或子系统410-a的任意其他存储器装置415)处发生的任意错误相关联的数据。附加地或可替代地，数据可以与一或多个与存储器装置415-a相关联的警告情况相关联。例如，警告情况可以指示存储器装置415-a的温度已经超过阈值温度值。
72.在一些实例中，当存取操作被中断时，多媒体控制器420可以继续接收存取命令(例如，从主机装置)。多媒体控制器420可以包括临时存储器件(例如，高速缓冲存储器)，其被配置为存储接收的存取命令，直到处理存取命令恢复。在一些实例中，多媒体控制器420可以在将错误相关数据存储到存储器装置425时，或者在从子系统410-a接收信令时(例如，经由信号路径445和/或信号路径450)，恢复处理存取命令。
73.当在存储器装置425上执行的任意存取命令被中断(例如，暂停)时，可以将一或多个附加信号从存储器装置415-a经由信号路径450传达到多媒体控制器420。在其他实例中，信号可以从存储器装置415-a经由信号路径450被传达到多媒体控制器420，同时(例如，与此同时)信号经由信号路径445被传送以中断在存储器装置425上执行的存取命令。例如，信号可以同时发送，并且多媒体控制器420可以在中断正在执行的存取操作时处理和存储数据。
74.在一些实例中，信号路径450可以包括多条信号路径，每条信号路径被配置为传达关于错误情况的信息子集。例如，第二信号路径450可以包括三(3)条信号路径(例如，三条
位线)，它们与cpu 435的相应的gpio引脚耦合。每条信号路径可以被配置为通信信号子集，这些信号一起指示与在存储器装置415-a处发生的错误相关联的数据。包括被配置为传达信号子集的附加信号路径可以允许从子系统410-a向子系统410-b传达附加的错误相关信息。
75.从存储器装置415-a传达到cpu 435的错误相关信息可以与温度错误、电压错误、功率错误、位故障错误或可能在存储器装置415处发生的其他类型的错误相关。例如，第二信号路径450可以包括被配置为传达信号子集的多条信号路径，并且可以基于传达的位数量来指示错误类型和/或与错误相关的信息。信号路径中的一条可以指示异常的类型(例如，温度错误)并且附加信号路径可以指示与错误(诸如存储器装置415-a的温度是低、高、极低还是极高)相关的附加信息。如本文所讨论的，通过在第二信号路径450中包括附加信号路径，可以将附加信息从存储器装置415-a传达到多媒体控制器420。
76.一旦从存储器装置415-a接收中断信号和错误相关信息，多媒体控制器420可以将数据存储到存储器装置425。可以在错误调试或纠正操作期间输出(例如，经由接口460输出到主机装置)存储的数据，并且可以用于识别和纠正在存储器装置415-a处发生的错误类型。在一些实例中(未示出)，可以从附加存储器装置415(诸如存储器装置415-b或存储器装置415-n)接收错误相关信息。在此类实例中，存储器装置415可以经由相应的信号路径和/或逻辑门与多媒体控制器420耦合。根据上述方法，可以将与在相应的存储器装置上发生的错误相关的数据存储到存储器装置425。利用本文描述的方法可以允许主机装置确定并纠正在包括不同的存储器接口的存储器系统405的各种存储器装置上发生的错误。
77.图5示出了根据本文公开的实例的支持调试存储器装置的实例性存储器系统505的图500。存储器系统505可以是参考图4所述的存储器系统405的实例和/或可以包括与该存储器系统类似的部件。在一些实例中，存储器系统505可以被称为存储器封装、存储器芯片、存储器装置或电子存储器设备。存储器系统505可以包括存储器子系统510-a和存储器子系统510-b。存储器子系统510-a可以包括一或多个存储器装置515，每个存储器装置包括一或多个存储器单元。存储器子系统510-b可以包括存储器装置525，该存储器装置可以包括不同于存储器装置515的存储器单元的一或多个存储器单元。存储器子系统510-b可以包括多媒体控制器520，其被配置为与子系统510-a接口，并且可以将数据存储到存储器装置525。存储的数据可以与在存储器装置515处发生的错误相关联，并且可以用于调试相关联的存储器装置515。附加地或可替代地，将数据存储到存储器装置525可以允许主机装置确定并纠正在包括不同的存储器接口的存储器系统505的各种存储器装置上发生的错误。
78.存储器子系统510-a可以包括多个存储器装置515，诸如第一存储器装置515-a、第二存储器装置515-b和第n存储器装置515-n(其中n是任意正整数)。存储器装置515可以包括一或多个第一类型的存储器单元，其可以是sram、dram或其他易失性存储器单元。存储器子系统510-a可以包括存储器接口565(例如，第一存储器接口)。在一些实例中，存储器子系统510-a可以包括多个存储器接口565，其中每个存储器接口565与存储器装置515的一个或子集耦合。例如，存储器子系统510-a可以包括多个通道，其中每个通道包括用于在一或多个存储器装置515上执行存储器操作的存储器接口565。在一些实例中，存储器装置515-a可以包括与第一信号路径545耦合的至少一个引脚和与第二信号路径550耦合的一或多个附加引脚，以将数据从子系统510-a的存储器装置传达到子系统510-b。
79.存储器子系统510-b可以包括多媒体控制器520(例如，emmc、ufs控制器)和存储器装置525。多媒体控制器520可以包括中断控制器530、cpu 535和/或存储器装置控制器540。在一些实例中，本文所述的由中断控制器530、cpu 535和存储器装置控制器540执行的操作可以由多媒体控制器520的单个部件(诸如cpu 535)来执行。
80.存储器子系统510-b可以包括存储器装置525，该存储器装置包括一或多个第二类型的存储器单元，其可以是闪存存储器单元(例如，nand存储器单元)。多媒体控制器520可以包括与存储器装置525相关联的存储器存取命令的存储器接口570(例如，第二存储器接口)。在一些实例中，多媒体控制器520可以包括与第一信号路径545耦合的至少一个引脚和与第二信号路径550耦合的一或多个附加引脚。与信号路径耦合的引脚可以是模数转换(adc)引脚，并且可以用于将从存储器装置515接收的模拟信号转换成数字值(例如，数字信号)。模拟信号和/或数字值可以指示在存储器装置515处发生的错误，并且可以将数字值存储(例如，保存)到存储器装置525。
81.在一些实例中，多媒体控制器520可以在存储器装置525上执行存取命令(例如，读命令、写命令)。多媒体控制器520还可以将与子系统510-a相关联的错误相关数据保存到存储器装置525。为了保存与子系统510-a的一或多个存储器装置515相关联的错误相关数据，可以首先暂停(例如，中断)在存储器装置525上执行的任意存取命令。为了中断存取命令，信号(例如，第一信号、中断信号)可以从存储器装置515-a经由信号路径545传达到多媒体控制器520。在一些实例中，可以由中断控制器530接收信号，并且中断控制器可以与cpu 535通信，以中断在存储器装置525上执行的任意存取操作。在其他实例中，可以由cpu 535或被配置为在存储器装置525上执行存取命令的多媒体控制器520的任意其他部件直接接收信号。
82.当在存储器装置525上执行的任意存取命令被中断(例如，暂停)时，可以将错误相关数据从存储器装置515-a经由信号路径550传达到多媒体控制器520。信号路径550可以与adc引脚(用于模数转换)耦合，该引脚被配置为将从存储器装置515-a传达的模拟信号转换成数字值。在一些实例中，信号路径550可以包括串联耦合的电阻器555和电容器560。电阻器555和电容器560可以是或可以被称为rc电路。
83.当在存储器装置515-a处发生错误时，信号可以经由信号路径550传达到多媒体控制器520。在一些实例中，信号可以是脉冲宽度调制(pwm)信号，其脉冲宽度对应于在存储器装置处发生的错误类型。例如，具有第一脉冲宽度的信号可以指示第一类型的错误(例如，与温度相关的错误)，并且具有第二脉冲宽度的信号(例如，不同的脉冲宽度)可以指示在存储器装置515-a处的第二不同类型的错误(例如，与电压相关的错误)。可以修改脉冲宽度以指示各种类型的异常(例如，温度错误)和/或与错误相关的信息，诸如对应于存储器装置515-a的温度的值(例如，在诸如低、高、极低或极高的范围内，或者对应于测量值)。
84.信号可以经由信号路径550通信，并且可以存储(例如，滤波或平均)在电容器560处，并且电容器560充电的速率可以由电阻器555控制。在一些实例中，存储在电容器560处的电荷可以提供给adc引脚以转换成数字值。转换可以由与adc引脚耦合的adc块执行。adc块可以基于模拟信号(例如，基于存储在电容器560处的电荷)生成数字值，并且该数字值可以表示与存储器装置515-a处的错误相关的类型和/或信息。使用adc引脚和/或adc块可以允许使用单条信号路径(例如，仅使用信号路径550)从存储器装置515-a传达相对复杂的错
误相关数据。
85.从存储器装置515-a传达到cpu 535的错误相关信息可以与温度错误、电压错误、功率错误、位故障错误或可能在存储器装置515处发生的其他类型的错误相关。一旦从存储器装置515-a接收中断信号和错误相关信息，多媒体控制器520则可以将数据存储到存储器装置525。可以在纠错操作期间输出存储的数据，并且可以用于识别和纠正在存储器装置515-a处发生的错误类型。利用本文描述的方法可以允许主机装置确定并纠正在包括不同的存储器接口的存储器系统505的各种存储器装置上发生的错误。
86.图6示出了根据本文公开的实例的支持调试存储器装置的实例性存储器系统605的图600。存储器系统605可以是参考图4和5所述的存储器系统405和/或存储器系统505的实例和/或可以包括与该存储器系统类似的部件。在一些实例中，存储器系统605可以被称为存储器封装、存储器芯片、存储器装置或电子存储器设备。存储器系统605可以包括存储器子系统610-a和存储器子系统610-b。存储器子系统610-a可以包括一或多个存储器装置615，每个存储器装置包括一或多个存储器单元。存储器子系统610-b可以包括存储器装置625，该存储器装置可以包括不同于存储器装置615的存储器单元的一或多个存储器单元。存储器子系统610-b可以包括多媒体控制器620，其被配置为与子系统610-a接口，并且可以将数据存储到存储器装置625。存储的数据可以与在存储器装置615处发生的错误相关联，并且可以用于调试相关联的存储器装置615。附加地或可替代地，将数据存储到存储器装置625可以允许主机装置确定并纠正在包括不同的存储器接口的存储器系统605的各种存储器装置上发生的错误。
87.存储器子系统610-a可以包括多个存储器装置615，诸如第一存储器装置615-a、第二存储器装置615-b和第n存储器装置615-n(其中n是任意正整数)。存储器装置615可以包括一或多个第一类型的存储器单元，其可以是dram存储器单元。存储器子系统610-a可以包括存储器接口685(例如，第一存储器接口)。在一些实例中，存储器子系统610-a可以包括多个存储器接口685，其中每个存储器接口685与存储器装置615的一个或子集耦合。例如，存储器子系统610-a可以包括多个通道，其中每个通道包括用于在一或多个存储器装置615上执行存储器操作的存储器接口685。
88.在一些实例中，存储器装置615-a可以包括与第一信号路径645耦合的至少一个引脚和与第二信号路径650耦合的一或多个附加引脚。附加地或可替代地，存储器装置615-b(例如，第二存储器装置615-b)可以包括与第三信号路径655耦合的至少一个引脚和与第四信号路径660耦合的一或多个附加引脚。第一信号路径645和第三信号路径655可以与逻辑门665耦合，并且第二信号路径650和第四信号路径可以与逻辑门670耦合。逻辑门665和逻辑门670可以是or逻辑门(或任意其他类型或组合的数字逻辑门)，其可以被配置为基于经由信号路径中的一条传达的数据向多媒体控制器620传递信号。可以经由与逻辑门665相关联的信号路径675和/或与逻辑门670相关联的信号路径680将数据传达到多媒体控制器620。
89.存储器子系统610-b可以包括多媒体控制器620(例如，emmc、ufs控制器)和存储器装置625。多媒体控制器620可以包括中断控制器630、cpu 635和/或存储器装置控制器640。在一些实例中，本文所述的由中断控制器630、cpu 635和存储器装置控制器640执行的操作可以由多媒体控制器620的单个部件(诸如cpu 635)来执行。
90.存储器子系统610-b可以包括存储器装置625，该存储器装置包括一或多个第二类型的存储器单元，其可以是闪存存储器单元(例如，nand存储器单元)。多媒体控制器620可以包括与存储器装置625相关联的存储器存取命令的存储器接口690(例如，第二存储器接口)。在一些实例中，多媒体控制器620可以包括与信号路径675耦合的至少一个引脚和与信号路径680耦合的一或多个附加引脚。与信号路径耦合的引脚可以是通用输入/输出(gpio)引脚，并且可以用于从存储器装置615接收数据。如本文所讨论的，数据可以指示在存储器装置615处发生的错误，并且可以将其存储(例如，保存)到存储器装置625。
91.在一些实例中，多媒体控制器620可以在存储器装置625上执行存取命令(例如，读命令、写命令)。多媒体控制器620还可以将与子系统610-a相关联的错误相关数据保存到存储器装置625。为了保存与子系统610-a的一或多个存储器装置615相关联的错误相关数据，可以首先暂停(例如，中断)在存储器装置625上执行的任意存取命令。为了中断存取命令，信号(例如，中断信号)可以从存储器装置615-a或存储器装置615-b经由信号路径675传达到多媒体控制器620。在一些实例中，可以由中断控制器630接收信号，并且中断控制器可以与cpu 635通信，以中断在存储器装置625上执行的任意存取操作。在其他实例中，可以由cpu 635或被配置为在存储器装置625上执行存取命令的多媒体控制器620的任意其他部件直接接收信号。
92.可以使用逻辑门665将中断信号传达到多媒体控制器620。在一些实例中，逻辑门665可以是or逻辑门，使得如果第一信号路径645或第三信号路径655传达相对高(例如，相对于地电压，超过阈值电压)的电压值(例如，指示中断信号)，逻辑门665将输出对应于中断信号的相对高的电压值。在其他实例中，第一信号路径645和第三信号路径655都可以传达相对高的电压值，这可以导致逻辑门665输出对应于中断信号的相对高的电压值。
93.当在存储器装置625上执行的任意存取命令被中断(例如，暂停)时，可以将一或多个附加信号从存储器装置615-a和/或存储器装置615-b经由信号路径680传达到多媒体控制器620。在一些实例中，信号路径680可以包括多条信号路径，每条信号路径被配置为传达信号子集。例如，第二信号路径650和/或第四信号路径660可以各自包括三(3)条信号路径(例如，三条位线)，其被配置为传达信号子集，这些信号一起指示与在相应的存储器装置615处发生的错误相关联的数据。因此，信号路径680可以包括对应数量的信号路径(例如，三条信号路径)，它们与cpu 635的相应gpio引脚耦合。每条信号路径可以被配置为传达信号子集，这些信号一起指示与在存储器装置615-a或存储器装置615-b处发生的错误相关联的数据。包括被配置为传达信号子集的附加信号路径可以允许从子系统610-a向子系统610-b传达附加的错误相关信息。
94.从存储器装置615-a传达到cpu 635的错误相关信息可以与温度错误、电压错误、功率错误、位故障错误或可能在存储器装置615处发生的其他类型的错误相关。例如，第四信号路径660可以包括被配置为传达信号子集的多条信号路径。信号路径中的一条可以指示异常的类型(例如，温度错误)并且附加信号路径可以指示与错误(诸如存储器装置615-b的温度是低、高、极低还是极高)相关的附加信息。当至少一条信号路径为高时(例如，当至少一条信号路径传达此类错误相关数据时)，逻辑门670可以向信号路径680的每条信号路径输出对应的电压值。可以将对应的数据传达到多媒体控制器620，以用于将其存储在存储器装置625中。在一些情况下，逻辑门670可以被实现为多路复用器，其具有用于信号路径
645或信号路径655的信号的控制输入，从而根据信号路径645或信号路径655是否被断言来选择信号路径650或信号路径660中的一个。
95.一旦分别从逻辑门665和逻辑门670接收中断信号和错误相关信息，多媒体控制器620可以将数据存储到存储器装置625。可以在纠错操作期间输出存储的数据，并且可以用于识别和纠正在存储器装置615-a或存储器装置615-b处发生的错误类型。利用本文描述的方法可以允许主机装置确定并纠正在包括不同的存储器接口的存储器系统605的各种存储器装置上发生的错误。
96.图7示出了根据本文公开的实例的支持调试存储器装置的实例性存储器系统705的图700。存储器系统705可以是参考图4至6所述的存储器系统405、存储器系统505和/或存储器系统605的实例和/或可以包括与该存储器系统类似的部件。在一些实例中，存储器系统705可以被称为存储器封装、存储器芯片、存储器装置或电子存储器设备。存储器系统705可以包括存储器子系统710-a和存储器子系统710-b。存储器子系统710-a可以包括一或多个存储器装置715，每个存储器装置包括一或多个存储器单元。存储器子系统710-b可以包括存储器装置725，该存储器装置可以包括不同于存储器装置715的存储器单元的一或多个存储器单元。存储器子系统710-b可以包括多媒体控制器720，其被配置为与子系统710-a接口，并且可以将数据存储到存储器装置725。存储的数据可以与在存储器装置715处发生的错误相关联，并且可以用于调试相关联的存储器装置715。附加地或可替代地，将数据存储到存储器装置725可以允许主机装置确定并纠正在包括不同的存储器接口的存储器系统705的各种存储器装置上发生的错误。
97.存储器子系统710-a可以包括多个存储器装置715，诸如第一存储器装置715-a、第二存储器装置715-b和第n存储器装置715-n(其中n是任意正整数)。存储器装置715可以包括一或多个第一类型的存储器单元，其可以是dram存储器单元。存储器子系统710-a可以包括存储器接口795(例如，第一存储器接口)。在一些实例中，存储器子系统710-a可以包括多个存储器接口795，其中每个存储器接口795与存储器装置715的一个或子集耦合。例如，存储器子系统710-a可以包括多个通道，其中每个通道包括用于在一或多个存储器装置715上执行存储器操作的存储器接口795。
98.在一些实例中，存储器装置715-a可以包括与第一信号路径745耦合的至少一个引脚和与第二信号路径750耦合的一或多个附加引脚。附加地或可替代地，存储器装置715-b(例如，第二存储器装置715-b)可以包括与第三信号路径755耦合的至少一个引脚和与第四信号路径760耦合的一或多个附加引脚。第一信号路径745和第三信号路径755可以与逻辑门765耦合，并且第二信号路径750和第四信号路径可以与逻辑门770耦合。逻辑门765和逻辑门770可以是or逻辑门(或任意其他类型的数字逻辑门)，其可以被配置为基于经由信号路径中的一条传达的数据向多媒体控制器720传递信号。可以经由与逻辑门765相关联的信号路径775和/或与逻辑门770相关联的信号路径780将数据传达到多媒体控制器720。
99.存储器子系统710-b可以包括多媒体控制器720(例如，emmc、ufs控制器)和存储器装置725。多媒体控制器720可以包括中断控制器730、cpu 735和/或存储器装置控制器740。在一些实例中，本文所述的由中断控制器730、cpu 735和存储器装置控制器740执行的操作可以由多媒体控制器720的单个部件(诸如cpu 735)来执行。
100.存储器子系统710-b可以包括存储器装置725，该存储器装置包括一或多个第二类
型的存储器单元，其可以是闪存存储器单元(例如，nand存储器单元)。多媒体控制器720可以包括与存储器装置725相关联的存储器存取命令的存储器接口797(例如，第二存储器接口)。在一些实例中，多媒体控制器720可以包括与信号路径775耦合的至少一个引脚和与信号路径780耦合的一或多个附加引脚。与信号路径耦合的引脚可以是模数转换(adc)引脚，并且可以用于将从存储器装置715接收的模拟信号转换成数字值(例如，数字信号)。模拟信号和/或数字值可以指示在存储器装置715处发生的错误，并且可以将数字值存储(例如，保存)到存储器装置725。
101.在一些实例中，多媒体控制器720可以在存储器装置725上执行存取命令(例如，读命令、写命令)。多媒体控制器720还可以将与子系统710-a相关联的错误相关数据保存到存储器装置725。为了保存与子系统710-a的一或多个存储器装置715相关联的错误相关数据，可以首先暂停(例如，中断)在存储器装置725上执行的任意存取命令。为了中断存取命令，信号(例如，中断信号)可以从存储器装置715-a或存储器装置715-b经由信号路径775传达到多媒体控制器720。在一些实例中，可以由中断控制器730接收信号，并且中断控制器可以与cpu 735通信，以中断在存储器装置725上执行的任意存取操作。在其他实例中，可以由cpu 735或被配置为在存储器装置725上执行存取命令的多媒体控制器720的任意其他部件直接接收信号。
102.可以使用逻辑门765将中断信号传达到多媒体控制器720。在一些实例中，逻辑门765可以是or逻辑门，使得如果第一信号路径745或第三信号路径755传达相对高的电压值(例如，指示中断信号)，逻辑门765将输出对应于中断信号的相对高的电压值。在其他实例中，第一信号路径745和第三信号路径755都可以传达相对高的电压值，这可以导致逻辑门765输出对应于中断信号的相对高的电压值。
103.当在存储器装置725上执行的任意存取命令被中断(例如，暂停)时，可以将错误相关数据从存储器装置715-a或存储器装置715-b经由信号路径780传达到多媒体控制器720。信号路径780可以与adc引脚(用于模数转换)耦合，该引脚被配置为将从存储器装置715-a和/或存储器装置715-b传达的模拟信号转换成数字值。在一些实例中，信号路径780可以包括串联耦合的电阻器785和电容器790。电阻器785和电容器790可以是或可以被称为rc电路。
104.当在存储器装置715-a或存储器装置715-b处发生错误时，信号可以经由信号路径780传达到多媒体控制器720。例如，可能在存储器装置715-a处发生错误，从而导致第二信号路径755向逻辑门770传达相对高的电压值。因为逻辑门770可以是or逻辑门，所以相对高的电压值可以传达到信号路径780。在一些实例中，传达到信号路径780的信号可以是脉冲宽度调制(pwm)信号，其脉冲宽度对应于在存储器装置处发生的错误类型。例如，具有第一脉冲宽度的信号可以指示第一类型的错误(例如，与温度相关的错误)，并且具有第二脉冲宽度的信号(例如，不同的脉冲宽度)可以指示在存储器装置715-a或存储器装置715-b处的第二不同类型的错误(例如，与电压相关的错误)。可以修改脉冲宽度以指示各种类型的异常(例如，温度错误)和/或与错误相关的信息，诸如对应的存储器装置的温度是低、高、极低或极高。or门的使用可以导致与对应于信号路径750和信号路径760上的信号的最高值或组合值的错误相关的信息。例如，信号路径780上的信号可以对应于信号路径750和信号路径760之间的最高或组合的pwm值。
105.信号可以经由逻辑门770经由信号路径780传达，并且可以存储在电容器790处，并且电容器790充电的速率可以由电阻器785控制。在一些实例中，存储在电容器790处的电荷可以提供给adc引脚以转换成数字值。转换可以由与adc引脚耦合的adc块执行。adc块可以基于模拟信号(例如，基于存储在电容器790处的电荷)生成数字值，并且该数字值可以表示与对应的存储器装置处的错误相关的类型和/或信息。使用adc引脚和/或adc块可以允许使用单条信号路径(例如，仅使用信号路径780)从存储器装置715-a传达相对复杂的错误相关数据。在一些情况下，逻辑门770可以被实现为多路复用器，其具有在信号路径745或信号路径755上的信号的控制输入，从而根据信号路径745或信号路径755是否被断言来选择信号路径750或信号路径760中的一个。
106.从存储器装置715-a或存储器装置715-b传达到cpu 735的错误相关信息可以与温度错误、电压错误、功率错误、位故障错误或可能在存储器装置715处发生的其他类型的错误相关。一旦接收中断信号和错误相关信息，多媒体控制器720则可以将数据存储到存储器装置725。可以在纠错操作期间输出存储的数据，并且可以用于识别和纠正在存储器装置715-a处发生的错误类型。利用本文描述的方法可以允许主机装置确定并纠正在包括不同的存储器接口的存储器系统705的各种存储器装置上发生的错误。
107.图8示出了根据本文公开的实例的支持调试存储器装置的处理流程图800的实例。处理流程图800可以示出主机装置805和存储器系统810的一或多个操作，该存储器系统可以是参考图4至7讨论的存储器系统的实例。在一些实例中，存储器系统810可以包括存储器控制器815、存储器装置820和存储器装置825。存储器控制器815可以是参考图4至7讨论的多媒体控制器的实例，并且存储器装置820和存储器装置825可以是参考图4至7讨论的存储器装置的实例。例如，存储器装置820可以包括一或多个非易失性存储器单元(诸如nand存储器单元)，并且存储器装置825可以包括一或多个易失性存储器单元(诸如dram存储器单元)。存储器装置825可以与存储器控制器815通信，以中断在存储器装置820上执行的存取操作，并存储与错误相关的数据。
108.在830处，主机装置805可以向存储器系统810传送一或多个存取命令。可以将由主机装置805在830处发出的存取命令传输到存储器控制器815，并且其可以用于存储器装置820。在一些实例中，存取命令可以包括读命令、写命令、用于诸如损耗均衡操作的操作的命令、垃圾收集操作、诸如错误检测操作或纠错操作的错误控制操作、加密操作、高速缓存操作、媒体管理操作、后台刷新、健康监视以及逻辑地址和物理地址之间的地址转换。在其他实例中(未示出)，主机装置805可以向存储器装置825的存储器控制器815传送一或多个存取命令。
109.在835处，存储器控制器815可以接收由主机装置805传送的存取命令。存储器控制器815可以处理存取命令，并且在840处，可以向存储器装置820发出存取命令。在一些实例中，存储器控制器815可以将与存取命令相关联的数据传达到主机装置805。例如，在读操作期间，存储器控制器815可以从存储器装置820读取数据，并将读取的数据传送到主机装置805。
110.在845处，错误可能发生在存储器装置825处。如本文所述，错误可能与温度错误、电压错误、功率错误、位故障错误或另一类型的错误相关。错误可能发生在存储器装置825的存取操作期间。在一些实例中，错误可以由存储器控制器815或另一装置检测到，诸如未
示出的本地存储器控制器(例如，存储器装置825本地的存储器控制器)。
111.在850处，存储器装置825可以基于错误的检测向存储器控制器815传送信号(例如，第一信号、中断信号)。可以经由信号路径(诸如参考图4所述的信号路径445)传送信号。信号路径可以与存储器装置和存储器控制器815的至少一个引脚耦合。信号可以被配置为中断由存储器控制器815执行的存取命令。例如，信号可以被配置为中断由存储器控制器815在存储器装置820上执行的存取命令。
112.在855处，存储器控制器815可以基于在850处接收信号来中断一或多个存取命令。存储器控制器815可以中断与存取命令相关联的一或多个操作，同时继续从主机装置805接收存取命令。例如，在860处，主机装置805可以继续向存储器控制器815传送存取命令。存储器控制器815可以中断(例如，暂停)正在处理的任意存取命令，并且可以将所接收的存取命令(例如，在860处传送的存取命令)存储在临时存储器件(例如，高速缓存)中。
113.与存取命令相关联的操作可以暂停预定的持续时间，或者直到将错误相关的信息保存到存储器装置820。一旦超过了预定持续时间或者将错误相关的信息保存到存储器装置820，存储器控制器815可以继续处理被保存到临时存储器件和/或从主机装置805接收的存取命令。存储器控制器815可以按照从主机装置805接收的命令的相同顺序来处理存取命令。
114.在865处，存储器装置825可以向存储器控制器815传送信号(例如，第二信号)。该信号可以是参考图4至7描述的信号的实例，并且因此可以经由与存储器控制器815的引脚耦合的信号路径来接收。如本文所述，引脚可以例如是gpio引脚或adc引脚。信号可以传达与在存储器装置825处(在845处)发生的错误相关的信息。
115.在870处，存储器控制器815可以将与第二信号相关联的值存储到存储器装置820。可以将与信号相关联的值存储以用于后续的纠错操作。在一些实例中，值可以基于一或多条信号路径(例如，位线)的电压值。在其他实例中，值可以是由模拟电压的转换产生的数字值。在任一种情况下，存储的值可以指示错误类型和/或与错误相关的信息，以供主机装置805使用。
116.在875处，存储器控制器815可以将存储的值输出到主机装置805。如本文所述，主机装置805可以使用存储的值以用于纠错操作。主机装置805可以使用与值相关联的信息(例如，错误类型和/或与错误相关的信息)来纠正存储器装置825处的错误。因此，在880处，主机装置805可以使用输出值来纠正存储器装置825处的错误。
117.图9示出了根据本文公开的实例的支持调试存储器装置的存储器控制器905的框图900。存储器控制器905可以是参考图4至7所述的存储器控制器的各方面的实例。存储器控制器905可以包括接收部件910、中断部件915、存储部件920、转换部件925、输出部件930和存取部件935。这些模块中的每个可以直接或间接地相互通信(例如，经由一或多条总线)。
118.接收部件910可以从包括一组动态随机存取存储器(dram)单元的第一存储器装置接收第一信号。在一些实例中，接收部件910可以从第一存储器装置接收第二信号，其中第二信号指示与第一存储器装置相关联的一组错误类型中的一种。在一些实例中，接收部件910可以从包括一组dram存储器单元的第三存储器装置接收第三信号。
119.在一些实例中，接收部件910可以从第三存储器装置接收指示与第三存储器装置
相关联的该组错误类型中的一种的第四信号。在一些实例中，当与第二存储器装置的存储器存取命令相关联的一或多个处理被中断时，接收部件910可以接收与第二组存储器装置相关联的第二存储器装置的后续存储器存取命令。
120.中断部件915可以中断与包括一组nand存储器单元的第二存储器装置的存储器存取命令相关联的一或多个处理。在一些实例中，中断部件915可以基于接收第三信号来中断与第二存储器装置的存储器存取命令相关联的一或多个处理。
121.存储部件920可以基于接收第一信号和第二信号，将与第二信号相关联的值存储在第二存储器装置处。在一些实例中，存储部件920可以基于接收第三信号和第四信号，将与第四信号相关联的第二值存储在第二存储器装置处。在一些实例中，当与第二存储器装置的存储器存取命令相关联的一或多个处理被中断时，存储部件920可以基于接收后续存储器存取命令而将接收的后续存储器存取命令存储在临时存储器件中。
122.转换部件925可以将对应于第二信号的模拟电压转换成指示该组错误类型中的一种的数字值。
123.输出部件930可以在错误检查和纠正操作期间输出与第二信号相关联的存储的值，其中存储的值指示与第一存储器装置相关联的该组错误类型中的错误类型。
124.存取部件935可以在恢复处理与第二存储器装置的存储器存取命令相关联的中断的处理之后，处理所接收的后续存储器存取命令。
125.图10示出了说明根据本文公开的实例的支持调试存储器装置的一或多种方法1000的流程图。方法1000的操作可以由本文所述的存储器控制器或其部件来实现。例如，方法1000的操作可以由参考图9所述的存储器控制器来执行。在一些实例中，存储器控制器可以执行一组指令来控制存储器控制器的功能元件以执行所述的功能。附加地或可替代地，存储器控制器可以使用专用硬件来执行所述的功能的各方面。
126.在1005处，存储器控制器可以从包括一组动态随机存取存储器(dram)单元的第一存储器装置接收第一信号。可以根据参考图4至7所述的方法来执行1005的操作。在一些实例中，可以由参考图9所述的接收部件来执行1005的操作的各方面。
127.在1010处，存储器控制器可以中断与包括一组nand存储器单元的第二存储器装置的存储器存取命令相关联的一或多个处理。可以根据参考图4至7所述的方法来执行1010的操作。在一些实例中，可以由参考图9所述的中断部件来执行1010的操作的各方面。
128.在1015处，存储器控制器可以从第一存储器装置接收第二信号，其中第二信号指示与第一存储器装置相关联的一组错误类型中的一种。可以根据参考图4至7所述的方法来执行1015的操作。在一些实例中，可以由参考图9所述的接收部件来执行1015的操作的各方面。
129.在1020处，存储器控制器可以基于接收第一信号和第二信号，将与第二信号相关联的值存储在第二存储器装置处。可以根据参考图4至7所述的方法来执行1020的操作。在一些实例中，可以由参考图9所述的存储部件来执行1020的操作的各方面。
130.在一些实例中，本文描述的设备可以执行一或多种方法，诸如方法1000。该设备可以包括特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读介质)，用于从包括一组动态随机存取存储器(dram)单元的第一存储器装置接收第一信号，中断与包括一组nand存储器单元的第二存储器装置的存储器存取命令相关联的一或多个处理，从
第一存储器装置接收第二信号，其中第二信号指示与第一存储器装置相关联的一组错误类型中的一种，以及基于接收第一信号和第二信号，将与第二信号相关联的值存储在第二存储器装置处。
131.在本文描述的方法1000和设备的一些实例中，接收第二信号可以包括用于将对应于第二信号的模拟电压转换成指示该组错误类型中的一种的数字值的操作、特征、构件或指令。
132.本文描述的方法1000和设备的一些实例可以进一步包括用于在错误检查和纠正操作期间输出与第二信号相关联的存储的值的操作、特征、构件或指令，其中存储的值指示与第一存储器装置相关联的该组错误类型中的错误类型。
133.本文描述的方法1000和设备的一些实例可以进一步包括操作、特征、构件或指令，用于从包括一组dram存储器单元的第三存储器装置接收第三信号，基于接收第三信号中断与第二存储器装置的存储器存取命令相关联的一或多个处理，从第三存储器装置接收指示与第三存储器装置相关联的该组错误类型中的一种的第四信号，并且基于接收第三信号和第四信号，将与第四信号相关联的第二值存储在第二存储器装置处。
134.在本文描述的方法1000和设备的一些实例中，可以在第三信号和第四信号之前接收第一信号和第二信号，并且其中存储到第二存储器装置的值指示在第一存储器装置处发生错误，并且存储到第二存储器装置的第二值指示在第三存储器装置处发生错误。
135.本文描述的方法1000和设备的一些实例可以进一步包括操作、特征、构件或指令，用于当与第二存储器装置的存储器存取命令相关联的一或多个处理可能被中断时，接收与第二组存储器装置相关联的第二存储器装置的后续存储器存取命令，当与第二存储器装置的存储器存取命令相关联的一或多个处理可能被中断时，基于接收后续存储器存取命令，将所接收的后续存储器存取命令存储在临时存储器件中，以及在恢复处理与第二存储器装置的存储器存取命令相关联的中断的处理之后，处理所接收的后续存储器存取命令。
136.在本文描述的方法1000和设备的一些实例中，存储在第二存储器装置处的值指示与第一存储器装置相关联的电压异常、温度异常或两者。
137.应当注意，本文描述的方法描述了可能的实现方式，并且操作和步骤可以被重新布置或以其他方式修改，并且其他实现方式也是可能的。此外，可以组合来自两种或更多种方法的部分。
138.描述了一种系统。该系统可以包括包含一组dram装置的第一存储器子系统，其具有用于与该组dram装置相关联的存储器存取命令的第一存储器接口，第一存储器子系统与第一信号路径和第二信号路径耦合。该系统可以进一步包括包含控制器和一组nand装置的第二存储器子系统，第二存储器子系统与第一存储器子系统在单个存储器系统封装内，其中控制器包含用于与该组nand装置相关联的存储器存取命令的第二存储器接口，并且与第一信号路径和第二信号路径耦合，控制器被配置为经由第一信号路径和第二信号路径接收指示与该组dram装置相关联的一或多个错误的信令，并且将与该一或多个错误相关联的数据存储到该组nand装置。
139.在一些实例中，控制器可以被配置为中断处理与该组nand装置相关联的命令，以至少部分地基于经由第一信号路径接收的信令，经由第二信号路径获得信令。
140.在一些实例中，控制器可以被进一步配置为在与该组nand装置相关联的命令的处
理被中断时，接收与该组nand装置相关联的至少一个附加存储器存取命令，并且将所接收的至少一个附加存储器存取命令存储在命令队列上，用于在恢复处理与该组nand装置相关联的中断的处理命令之后进行处理。
141.在一些实例中，第一存储器子系统可以被配置为输出对应于一或多个错误的类型的信号，并且控制器可以被配置为接收对应于由第一存储器子系统输出的信号的模拟电压，将模拟电压转换成对应于一或多个错误的类型的数字值，并且将与一或多个错误的类型相关联的数字值存储到该组nand装置。
142.在一些实例中，该组dram装置被配置为输出脉冲宽度调制(pwm)信号，该脉冲宽度调制信号的脉冲宽度对应于一或多个错误的类型。
143.在一些实例中，该组dram装置可以包括与第一信号路径和第二信号路径耦合的第一组存储器装置，其中第一组存储器装置与第一存储器接口的第一信号子集相关联。该组dram装置可以进一步包括与第一信号路径和第二信号路径耦合的第二组存储器装置，其中第二组存储器装置与第一存储器接口的第二信号子集相关联，并且其中控制器被配置为经由第一信号路径和第二信号路径从第一组存储器装置和第二组存储器装置接收指示与第一组存储器装置、第二组存储器装置或两者相关联的一或多个错误的信令，并且将与该一或多个错误相关联的数据存储到该组nand装置。
144.在一些实例中，该系统可以进一步包括与第一信号路径、第一组存储器装置和第二组存储器装置耦合的第一逻辑门，其中第一逻辑门被配置为至少部分地基于第一信号子集、第二信号子集或两者，从第一组存储器装置和第二组存储器装置向第一信号路径输出信令。该系统可以进一步包括与第二信号路径、第一组存储器装置和第二组存储器装置耦合的第二逻辑门，其中第二逻辑门被配置为至少部分地基于第一信号子集、第二信号子集或两者，从第一组存储器装置和第二组存储器装置向第二信号路径输出信令。
145.在一些实例中，第二逻辑门可以与电阻器和电容器耦合。在一些实例中，电容器可以被配置为至少部分地基于向第二信号路径输出信令的第二逻辑门来存储与信令相关联的电荷，信令指示与第一组存储器装置、第二组存储器装置或两者相关联的一或多个错误。
146.在一些实例中，与一或多个错误相关联的数据可以指示与该组dram装置相关联的电压异常、温度异常或两者。
147.描述了一种设备。该设备可以包括有包括一组dram单元的第一存储器装置、包括一组nand存储器单元的第二存储器装置以及与第一存储器装置和第二存储器装置耦合的控制器，其中第一存储器装置、第二存储器装置和控制器在单个存储器系统封装内。控制器可以被配置为从第一存储器装置接收第一信号，基于接收第一信号来中断第二存储器装置的一或多个存储器存取命令，基于中断第二存储器装置的一或多个存储器存取命令来从第一存储器装置接收指示与第一存储器装置相关联的一组错误类型中的一种的第二信号，以及基于接收第一信号和第二信号将与第二信号相关联的值存储到第二存储器装置。
148.控制器的一些实例可以被进一步配置为基于从第一存储器装置接收第一信号，中断正在第二存储器装置上执行的一或多个存储器存取操作。
149.控制器的一些实例可以被进一步配置为经由与第二存储器装置相关联的存储器接口输出与第二信号相关联的存储的值。
150.控制器的一些实例可以被进一步配置为接收对应于由第一存储器装置输出的第
一信号的模拟电压，并且将模拟电压转换成对应于与第一存储器装置相关联的该组错误类型中的错误的数字值。
151.在一些实例中，将与第二信号相关联的值存储到第二存储器装置可以包括用于将对应于与第一存储器装置相关联的错误的数字值存储到第二存储器装置的操作、特征、构件或指令。
152.设备的一些实例可以包括有包括一组dram存储器单元的第三存储器装置，其中控制器可以被进一步配置为从第三存储器装置接收第三信号，基于接收第三信号来中断与第二存储器装置的一或多个附加存储器存取命令相关联的一或多个处理，从第三存储器装置接收指示与第三存储器装置相关联的该组错误类型中的一种的第四信号，并且基于接收第三信号和第四信号，将与第四信号相关联的第二值存储在第二存储器装置处。
153.设备的一些实例可以包括与信号路径耦合的电容器，该信号路径与第一存储器装置和控制器耦合，其中由控制器接收的第二信号可以基于存储在电容器处的电荷。
154.在一些实例中，存储在电容器处的电荷可以基于与第一存储器装置相关联的数字信号。
155.在一些实例中，存储在第二存储器装置处的值指示与第一存储器装置相关联的电压异常、温度异常或两者。
156.在一些实例中，本文所述的设备可以包括一或多个用于执行一或多种方法(诸如方法1000)的构件。该设备可以包括用于从包含多个dram单元的第一存储器装置接收第一信号的构件，例如包括控制器、存储器接口、第一信号路径、第二信号路径或其组合。该设备可以包括用于中断与第二存储器装置的存储器存取命令相关联的一或多个处理的构件，第二存储器装置包含多个nand存储器单元，例如包括控制器。该设备可以包括用于从第一存储器装置接收第二信号的构件，其中第二信号指示与第一存储器装置相关联的多种类型错误中的一种，例如包括控制器、存储器接口、第一信号路径、第二信号路径或其组合。该设备可以包括用于至少部分地基于接收第一信号和第二信号，将与第二信号相关联的值存储在第二存储器装置处的构件，例如包括控制器。
157.在一些实例中，用于接收第二信号的构件可以包括用于将对应于第二信号的模拟电压转换成指示多种错误类型中的一种的数字值的构件，例如包括控制器、模数转换器或两者。
158.在一些实例中，该设备可以进一步包括用于在错误检查和纠正操作期间输出与第二信号相关联的存储的值的构件，其中存储的值指示与第一存储器装置相关联的多种错误类型中的错误类型，例如包括控制器、输入/输出部件或两者。
159.在一些实例中，该设备可以进一步包括用于从包含多个dram存储器单元的第三存储器装置接收第三信号的构件，例如包括控制器、存储器接口、第一信号路径、第二信号路径或其组合。该设备可以进一步包括用于至少部分地基于接收第三信号来中断与第二存储器装置的附加存储器存取命令相关联的一或多个附加处理的构件，例如包括控制器。该设备可以进一步包括用于从第三存储器装置接收指示与第三存储器装置相关联的多种错误类型中的一种的第四信号的构件，例如包括控制器、存储器接口、第一信号路径、第二信号路径或其组合。该设备可以进一步包括用于至少部分地基于接收第三信号和第四信号将与第四信号相关联的第二值存储在第二存储器装置处的构件，例如包括控制器。
160.在一些实例中，在第三信号和第四信号之前接收第一信号和第二信号，其中存储到第二存储器装置的值指示在第一存储器装置处发生第一错误，并且存储到第二存储器装置的第二值指示在第三存储器装置处发生第二错误。
161.在一些实例中，该设备可以进一步包括用于在与第二存储器装置的存储器存取命令相关联的一或多个处理被中断时接收与第二组存储器装置相关联的第二存储器装置的后续存储器存取命令的构件，例如包括控制器、存储器接口、第一信号路径、第二信号路径或其组合。该设备可以进一步包括用于当与第二存储器装置的存储器存取命令相关联的一或多个处理被中断时，至少部分地基于接收后续存储器存取命令，将接收的后续存储器存取命令存储在临时存储器件中的构件，例如包括控制器。该设备可以进一步包括用于在恢复处理与第二存储器装置的存储器存取命令相关联的被中断的一或多个处理之后，处理所接收的后续存储器存取命令的构件，例如包括控制器。
162.在一些实例中，存储在第二存储器装置处的值指示与第一存储器装置相关联的电压异常、温度异常或两者。
163.本文描述的信息和信号可以使用各种不同的技术和工艺中的任意一种来表示。例如，贯穿以上描述引用的数据、指令、命令、信息、信号、位、符号和芯片可以由电压、电流、电磁波、磁场或粒子、光场或粒子或其任意组合来表示。一些附图可以将信号图示为单个信号；然而，本领域普通技术人员将理解，信号可以表示信号总线，其中总线可以具有各种位宽。
164.术语“电子通信”、“导电接触”、“连接”和“耦合”可以指支持部件之间信号流动的部件之间的关系。如果部件之间存在任意导电路径，可以随时支持部件之间的信号流动，则该部件被认为彼此进行电子通信(或导电接触或连接或耦合)。在任意给定时间，基于包括所连接的部件的装置的操作，彼此进行电子通信(或导电接触或连接或耦合)的部件之间的导电路径可以是开路或闭路。连接部件之间的导电路径可以是部件之间的直接导电路径，或者连接部件之间的导电路径可以是间接导电路径，其可以包括诸如开关、晶体管或其他部件的中间部件。在一些实例中，连接的部件之间的信号流动可以被中断一段时间，例如，使用一或多个诸如开关或晶体管的中间部件。
165.术语“耦合”指的是从部件之间的开路关系(其中信号目前不能通过导电路径在部件之间通信)转变为部件之间的闭路关系(其中信号能够通过导电路径在部件之间通信)的情况。当诸如控制器之类的部件将其他部件耦合在一起时，部件启动允许信号通过导电路径在其他部件之间流动的改变(先前不允许信号通过导电路径流动)。
166.术语“隔离的”指的是部件之间的关系，其中信号目前不能在部件之间流动。如果部件之间存在开路，则它们相互隔离。例如，当开关打开时，由定位在部件之间的开关分开的两个部件相互隔离。当控制器隔离两个部件时，控制器影响着改变，该改变使用先前允许信号流动的导电路径来防止信号在部件之间流动。
167.本文讨论的包括存储器阵列的装置可以形成在半导体衬底上，诸如硅、锗、硅锗合金、砷化镓、氮化镓等。在一些实例中，衬底是半导体晶片。在其他实例中，衬底可以是绝缘体上硅(soi)衬底，诸如玻璃上硅(sog)或蓝宝石上硅(sop)，或者另一衬底上的半导体材料外延层。衬底或衬底子区域的导电性可以通过使用各种化学物质掺杂来控制，包括但不限于磷、硼或砷。可以在衬底的初始形成或生长过程中通过离子注入或任意其他掺杂方式来
进行掺杂。
168.本文讨论的开关部件或晶体管可以代表场效应晶体管(fet)，并且包含包括源极、漏极和栅极的三端装置。端子可以通过例如金属的导电材料连接到其他电子元件。源极和漏极可以是导电的，并且可以包括重掺杂的例如退化的半导体区域。源极和漏极可以由轻掺杂半导体区域或通道分开。如果通道是n型的(即多数载流子是电子)，那么fet可以被称为n型fet。如果通道是p型的(即多数载流子是空穴)，那么fet可以被称为p型fet。通道可以由绝缘栅极氧化物覆盖。可以通过向栅极施加电压来控制通道电导率。例如，分别向n型fet或p型fet施加正电压或负电压可能导致通道变得导电。当大于或等于晶体管阈值电压的电压施加到晶体管栅极时，晶体管可以“导通”或“激活”。当小于晶体管阈值电压的电压施加到晶体管栅极时，晶体管可以“关断”或“去激活”。
169.结合附图，本文阐述的描述描述了实例配置，并且不代表可以实现的或者在权利要求范围内的所有实例。本文使用的术语“实例性的”意味着“用作实例、事例或说明”，而不是“优选的”或“优于其他实例的”。详细描述包括提供对所描述技术的理解的具体细节。然而，这些技术可以在没有这些具体细节的情况下实施。在一些情况下，以框图形式示出了众所周知的结构和装置，以避免模糊所述实例的概念。
170.在附图中，类似的部件或特征可以具有相同的参考标记。此外，相同类型的各种部件可以通过在参考标记后面加上破折号和在类似部件之间进行区分的第二标记来区分。如果在说明书中仅使用第一参考标记，则描述适用于具有相同的第一参考标记的任意一个类似部件，而与第二参考标记无关。
171.本文描述的信息和信号可以使用各种不同的技术和工艺中的任意一种来表示。例如，贯穿以上描述引用的数据、指令、命令、信息、信号、位、符号和芯片可以由电压、电流、电磁波、磁场或粒子、光场或粒子或其任意组合来表示。
172.结合本文公开内容描述的各种说明性块和模块可以用通用处理器、dsp、asic、fpga或其他可编程逻辑装置、分立门或晶体管逻辑、分立硬件部件或其设计用于执行本文描述的功能的任意组合来实现或执行。通用处理器可以是微处理器，但是可选地，处理器可以是任意处理器、控制器、微控制器或状态机。处理器也可以被实现为计算装置的组合(例如，dsp和微处理器的组合、多个微处理器、一或多个微处理器与dsp内核的组合、或者任意其他此类配置)。
173.本文描述的功能可以在硬件、由处理器执行的软件、固件或其任意组合中实现。如果在由处理器执行的软件中实现，则这些功能可以作为一或多个指令或代码存储在计算机可读介质上或通过其传输。其他实例和实现方式在本公开和所附权利要求的范围内。例如，由于软件的性质，本文描述的功能可以使用由处理器执行的软件、硬件、固件、硬连线或这些的任意组合来实现。实现功能的特征还可以物理地位于不同的位置，包括被分布成使得部分功能在不同的物理位置实现。此外，如本文使用的，包括在权利要求中，项目列表中使用的“或”(例如，以诸如“至少一个”或“一或多个”的短语开头的项目列表)指示包括性列表，使得例如，a、b或c中的至少一个的列表意味着a或b或c或ab或ac或bc或abc(即，a和b和c)。此外，如本文所使用的，短语“基于”不应被解释为指一组封闭的条件。例如，在不脱离本公开的范围的情况下，被描述为“基于条件a”的实例性步骤可以基于条件a和条件b。换句话说，如本文所使用的，短语“基于”应以与短语“至少部分地基于”相同的方式解释。
174.提供本文的描述是为了使本领域技术人员能够制作或使用本公开。对本公开的各种修改对于本领域技术人员来说是显而易见的，并且在不脱离本公开的范围的情况下，本文限定的一般原理可以应用于其他变型。因此，本公开不限于本文描述的实例和设计，而是被赋予与本文公开的原理和新颖特征一致的最宽范围。