一种读取数据的方法和相关设备与流程

1.本技术涉及存储技术领域，尤其涉及一种读取数据的方法和相关设备。


背景技术：

2.半浮栅晶体管(semi-floating gate transistor,sfgt)是介于金属-氧化物半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor，mosfet)和浮栅晶体管(floating gate transistor)之间的晶体管。sfgt可以用来存储数据，其主要在字线(word line)、位线(bit line)加不同的电压来工作。可以将sfgt集成为存储阵列，进而可以实现大量的数据存储。
3.现有技术中，在读取sfgt存储阵列中的存储单元内所存储的数据时，由于sfgt存储阵列的位线较长，导致从存储单元读取出的信号比较微弱，使得读取数据的过程耗时较长，读取数据的效率较低。


技术实现要素：

4.本发明提供了一种读取数据的方法和相关设备，以解决现有技术中存在的在读取sfgt存储阵列中的存储单元内所存储的数据时，由于sfgt存储阵列的位线较长，导致从存储单元读取出的信号比较微弱，使得读取数据的过程耗时较长，读取数据的效率较低的技术问题。
5.第一方面，本发明提供了一种读取数据的方法，应用于sfgt存储阵列，所述sfgt存储阵列包含真实半浮栅阵列、参考半浮栅阵列和灵敏放大器，所述方法包括：
6.获取第一目标字线经过的目标真实半浮栅存储单元所对应的第一目标位线的第一电压变化值，其中，所述第一目标字线为所述真实半浮栅阵列所包含的多条第一字线中的一条第一字线；
7.获取所述参考半浮栅阵列中第二目标位线的第二电压变化值；
8.控制灵敏放大器对所述第一电压变化值进行放大，获得第一放大电压变化值，以及对所述第二电压变化值进行放大，获得第二放大电压变化值；
9.根据所述第一放大电压变化值以及所述第二放大电压变化值，读取所述目标真实半浮栅存储单元的目标存储值。
10.可选的，所述获取所述参考半浮栅阵列中第二目标位线的第二电压变化值，包括：
11.获取所述参考半浮栅阵列中的参考字线经过的参考半浮栅存储单元所对应的第二目标位线的第二电压变化值。
12.可选的，在所述获取第一目标字线经过的目标真实半浮栅存储单元所对应的第一目标位线的第一电压变化值的步骤之前，所述方法还包括：
13.接收读取数据命令；
14.根据所述读取数据命令，选择所述第一目标字线以及所述参考字线；
15.所述获取第一目标字线经过的目标真实半浮栅存储单元所对应的第一目标位线
的第一电压变化值，包括：
16.在经过预设时间间隔之后，获取所述第一目标字线经过的目标真实半浮栅存储单元所对应的第一目标位线的第一电压变化值。
17.可选的，所述获取所述参考半浮栅阵列中第二目标位线的第二电压变化值，包括：
18.从所述灵敏放大器内读取预先设置的所述第二电压变化值。
19.可选的，所述根据所述第一放大电压变化值以及所述第二放大电压变化值，读取所述目标真实半浮栅存储单元的目标存储值，包括：
20.在所述第一放大电压变化值大于所述第二放大电压变化值的情况下，读取所述目标真实半浮栅存储单元的所述目标存储值为第一存储值；
21.在所述第一放大电压变化值小于所述第二放大电压变化值的情况下，读取所述目标真实半浮栅存储单元的所述目标存储值为第二存储值，其中，所述第一存储值和所述第二存储值不同。
22.第二方面，本发明还提供了一种读取数据的装置，包括：
23.第一获取模块，用于获取第一目标字线经过的目标真实半浮栅存储单元所对应的第一目标位线的第一电压变化值，其中，所述第一目标字线为所述真实半浮栅阵列所包含的多条第一字线中的一条第一字线；
24.第二获取模块，用于获取所述参考半浮栅阵列中第二目标位线的第二电压变化值；
25.放大模块，用于控制灵敏放大器对所述第一电压变化值进行放大，获得第一放大电压变化值，以及对所述第二电压变化值进行放大，获得第二放大电压变化值；
26.读取模块，用于根据所述第一放大电压变化值以及所述第二放大电压变化值，读取所述目标真实半浮栅存储单元的目标存储值。
27.可选的，所述第二获取模块用于获取所述参考半浮栅阵列中的参考字线经过的参考半浮栅存储单元所对应的第二目标位线的第二电压变化值。
28.可选的，所述装置还包括：
29.接收模块，用于接收读取数据命令；
30.选择模块，用于根据所述读取数据命令，选择所述第一目标字线以及所述参考字线；
31.所述第一获取模块用于在经过预设时间间隔之后，获取所述第一目标字线经过的目标真实半浮栅存储单元所对应的第一目标位线的第一电压变化值。
32.第三方面，本发明还提供了一种电子设备，包括存储器、处理器，所述处理器用于执行存储器中存储的计算机程序时实现第一方面所述的读取数据的方法的步骤。
33.第四方面，本发明还提供了一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现第一方面所述的读取数据的方法的步骤。
34.由以上技术方案可知，本发明实施例提供的一种读取数据的方法和相关设备，应用于sfgt存储阵列，所述sfgt存储阵列包含真实半浮栅阵列、参考半浮栅阵列和灵敏放大器，获取第一目标字线经过的目标真实半浮栅存储单元所对应的第一目标位线的第一电压变化值，其中，所述第一目标字线为所述真实半浮栅阵列所包含的多条第一字线中的一条第一字线；获取所述参考半浮栅阵列中第二目标位线的第二电压变化值；控制灵敏放大器
对所述第一电压变化值进行放大，获得第一放大电压变化值，以及对所述第二电压变化值进行放大，获得第二放大电压变化值；根据所述第一放大电压变化值以及所述第二放大电压变化值，读取所述目标真实半浮栅存储单元的目标存储值。这样，可以控制灵敏放大器对第一目标位线的第一电压变化值进行放大，获得第一放大电压变化值；以及对第二目标位线的第二电压变化值进行放大，获得第二放大电压变化值。进而可以根据第一放大电压变化值以及第二放大电压变化值，读取目标真实半浮栅存储单元的目标存储值。即在读取sfgt存储阵列中的存储单元内所存储的数据时，可以通过灵敏放大器对从存储单元读取出的信号进行放大。可以减少读取数据的过程的耗时，提高读取数据的效率。
附图说明
35.图1为本技术实施例提供的一种sfgt存储阵列的示意图；
36.图2为本技术实施例提供的另一种sfgt存储阵列的示意图；
37.图3为本技术实施例提供的一种读取数据的方法的流程图；
38.图4为本技术实施例提供的一种sfgt的示意图；
39.图5为本技术实施例提供的一种灵敏放大器sa的内部结构图；
40.图6为本技术实施例提供的一种存储芯片的示意图；
41.图7为本技术实施例提供的一种存储器的核的示意图；
42.图8为本技术实施例提供的一种读取数据的装置的结构图；
43.图9为本技术实施例提供的一种电子设备的实施例示意图；
44.图10为本技术实施例提供的一种计算机可读存储介质的实施例示意图。
具体实施方式
45.为了更好的理解本说明书实施例提供的技术方案，下面通过附图以及具体实施例对本说明书实施例的技术方案做详细的说明，应当理解本说明书实施例以及实施例中的具体特征是对本说明书实施例技术方案的详细的说明，而不是对本说明书技术方案的限定，在不冲突的情况下，本说明书实施例以及实施例中的技术特征可以相互组合。
46.在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。术语“两个以上”包括两个或大于两个的情况。
47.本发明提供一种sfgt存储阵列，所述sfgt存储阵列包含真实半浮栅阵列、参考半浮栅阵列和灵敏放大器；
48.所述真实半浮栅阵列包含多个真实半浮栅存储单元、多条第一位线和多条第一字线，所述多条第一位线中的每条第一位线和所述多条第一字线中的每条第一字线相交设置，用于对所述真实半浮栅存储单元进行操作，所述多条第一位线中的每条第一位线与所
述灵敏放大器的第一输入端连接，所述真实半浮栅存储单元设置在所述第一位线和所述第一字线相交的位置；
49.所述参考半浮栅阵列包含多条第二位线，所述多条第二位线中的每条第二位线与所述灵敏放大器的第二输入端连接。
50.在具体实施例中，sfgt存储阵列可以包含真实半浮栅阵列、参考半浮栅阵列和灵敏放大器。
51.真实半浮栅阵列可以包含多个真实半浮栅存储单元、多条第一位线和多条第一字线。且多条第一位线中的每条第一位线和多条第一字线中的每条第一字线相交形成真实半浮栅存储单元。多条第一位线中的每条第一位线和多条第一字线中的每条第一字线可以相交设置，用于对真实半浮栅存储单元进行操作。多条第一位线中的每条第一位线与灵敏放大器的第一输入端连接。真实半浮栅存储单元可以设置在第一位线和第一字线相交的位置。
52.参考半浮栅阵列可以包含多条第二位线，且多条第二位线中的每条第二位线可以与灵敏放大器的第二输入端连接。这样，真实半浮栅阵列所包含的多条第一位线中的每条第一位线与灵敏放大器的第一输入端连接，且参考半浮栅阵列所包含的多条第二位线中的每条第二位线与灵敏放大器的第二输入端连接。即在读取sfgt存储阵列中的存储单元内所存储的数据时，可以通过灵敏放大器对从存储单元读取出的信号进行放大。可以减少读取数据的过程的耗时，提高读取数据的效率。
53.可选的，所述参考半浮栅阵列包含多个参考半浮栅存储单元和参考字线，所述多条第二位线中的每条第二位线与所述参考字线相交设置，用于对所述参考半浮栅存储单元进行操作，所述参考半浮栅存储单元设置在所述第二位线和所述参考字线相交的位置。
54.在具体实施例中，参考半浮栅阵列可以包含多个参考半浮栅存储单元和参考字线。多条第二位线中的每条第二位线可以与参考字线相交设置，用于对参考半浮栅存储单元进行操作。参考半浮栅存储单元可以设置在第二位线和参考字线相交的位置。
55.可选的，所述真实半浮栅阵列、所述参考半浮栅阵列和所述灵敏放大器一一对应。
56.在具体实施例中，真实半浮栅阵列、参考半浮栅阵列和灵敏放大器一一对应。如图1所示，为一种sfgt存储阵列的示意图。在图1中，一共示出了8个区域，编号分别为1、2、3、4、5、6、7和8。在本实施例中，以编号为1以及编号为2的两个区域为例进行说明。
57.编号为1的区域可以为真实半浮栅阵列，编号为2的区域可以为参考半浮栅阵列。在真实半浮栅阵列中，竖直的四条直线均为第一位线，水平的三条直线为第一字线。竖直的四条第一位线与水平的三条第一字线相交形成12个真实半浮栅存储单元。竖直的四条第一位线中的每条第一位线与灵敏放大器(sense amplifier,sa)的第一输入端连接。
58.在参考半浮栅阵列中，竖直的四条直线均为第二位线，位于参考半浮栅阵列底部的水平直线为参考字线。竖直的四条第二位线与水平的参考字线相交形成4个参考半浮栅存储单元。竖直的四条第二位线中的每条第二位线与sa的第二输入端连接。
59.需要说明的是，真实半浮栅阵列和参考半浮栅阵列是可以相互转化的。例如，在图1中，实际上编号为2的区域也可以包含水平的三条字线。如果用户选中的为区域1中的水平的三条字线中的某一条字线，则区域1即为真实半浮栅阵列，此时区域2即为参考半浮栅阵列。如果用户选中的为区域2中的水平的三条字线中的某一条字线，则区域2即为真实半浮
栅阵列，此时区域1即为参考半浮栅阵列。也即用户选中的字线所在的区域即为真实半浮栅阵列，而与该真实半浮栅阵列连接于同一个sa的两个输入端的区域即为参考半浮栅阵列。
60.可选的，所述真实半浮栅阵列对应第一参考半浮栅阵列和第二参考半浮栅阵列；
61.所述真实半浮栅阵列所包含的多条第一位线中的奇数序号第一位线与第一灵敏放大器的第一输入端连接，所述真实半浮栅阵列所包含的多条第一位线中的偶数序号第一位线与第二灵敏放大器的第一输入端连接；
62.所述第一参考半浮栅阵列所包含的多条第二位线中的每条第二位线与所述第一灵敏放大器的第二输入端连接；
63.所述第二参考半浮栅阵列所包含的多条第二位线中的每条第二位线与所述第二灵敏放大器的第二输入端连接。
64.在具体实施例中，真实半浮栅阵列可以对应第一参考半浮栅阵列和第二参考半浮栅阵列。如图2所示，为另一种sfgt存储阵列的示意图。在图2中，一共示出了8个区域，编号分别为1、2、3、4、5、6、7和8。在本实施例中，以编号为1、编号为2以及编号为3的三个区域为例进行说明。在图2中，编号为2的区域可以为真实半浮栅阵列，编号为1的区域可以为第一参考半浮栅阵列，编号为3的区域可以为第二参考半浮栅阵列。
65.在真实半浮栅阵列中，竖直的8条直线均为第一位线，水平的三条直线为第一字线。竖直的8条第一位线与水平的三条第一字线的相交位置处存在24个真实半浮栅存储单元。且真实半浮栅阵列所包含的多条第一位线中的奇数序号第一位线与第一灵敏放大器的第一输入端连接。例如，真实半浮栅阵列所包含的8条第一位线中的序号为1、3、5、7的第一位线可以与第一灵敏放大器的第一输入端连接。真实半浮栅阵列所包含的多条第一位线中的偶数序号第一位线与第二灵敏放大器的第一输入端连接。例如，真实半浮栅阵列所包含的8条第一位线中的序号为2、4、6、8的第一位线可以与第二灵敏放大器的第一输入端连接。
66.在第一参考半浮栅阵列中，竖直的四条直线均为第二位线，位于第一参考半浮栅阵列顶部和底部的两条水平直线为参考字线。竖直的四条第二位线与水平的两条参考字线的相交位置处存在8个参考半浮栅存储单元。第一参考半浮栅阵列所包含的多条第二位线中的每条第二位线与第一灵敏放大器的第二输入端连接，即第一参考半浮栅阵列所包含的4条第二位线中的每条第二位线与第一灵敏放大器的第二输入端连接。
67.在第二参考半浮栅阵列中，竖直的8条直线中的4条直线为第二位线，位于第二参考半浮栅阵列顶部和底部的两条水平直线为参考字线。竖直的4条第二位线与水平的两条参考字线的相交位置处存在8个参考半浮栅存储单元。第二参考半浮栅阵列所包含的多条第二位线中的每条第二位线与第二灵敏放大器的第二输入端连接，即第二参考半浮栅阵列所包含的4条第二位线与第二灵敏放大器的第二输入端连接。这样，真实半浮栅阵列中所包含的多条第一位线可以分奇偶向两侧的第一参考半浮栅阵列和第二参考半浮栅阵列驱动，并由两个sa去感应放大存储数据，可以减少耦合效应，降低读取真实半浮栅存储单元的存储值时的错误率。
68.需要说明的是，在图2这种sfgt存储阵列中，真实半浮栅阵列和参考半浮栅阵列是可以相互转化的。例如，在图2中，编号为3的区域也可以包含水平的三条字线。如果用户选中的为区域2中的水平的三条字线中的某一条字线，则区域2即为真实半浮栅阵列，此时区域1即为第一参考半浮栅阵列，区域3即为第二参考半浮栅阵列。如果用户选中的为区域3中
的水平的三条字线中的某一条字线，则区域3即为真实半浮栅阵列，此时区域2即为第一参考半浮栅阵列，区域4即为第二参考半浮栅阵列。也即用户选中的字线所在的区域即为真实半浮栅阵列，而与该真实半浮栅阵列上下相邻的两个区域即为第一参考半浮栅阵列和第二参考半浮栅阵列。
69.现有技术中，在读取sfgt存储阵列中的存储单元内所存储的数据时，由于sfgt存储阵列的位线较长，导致从存储单元读取出的信号比较微弱，使得读取数据的过程耗时较长，读取数据的效率较低。
70.而在本技术中，真实半浮栅阵列所包含的多条第一位线中的每条第一位线与灵敏放大器的第一输入端连接，且参考半浮栅阵列所包含的多条第二位线中的每条第二位线与灵敏放大器的第二输入端连接。即在读取sfgt存储阵列中的存储单元内所存储的数据时，可以通过灵敏放大器对从存储单元读取出的信号进行放大。可以减少读取数据的过程的耗时，提高读取数据的效率。
71.由以上技术方案可知，本发明实施例提供的一种sfgt存储阵列，所述sfgt存储阵列包含真实半浮栅阵列、参考半浮栅阵列和灵敏放大器；所述真实半浮栅阵列包含多个真实半浮栅存储单元、多条第一位线和多条第一字线，所述多条第一位线中的每条第一位线和所述多条第一字线中的每条第一字线相交设置，用于对所述真实半浮栅存储单元进行操作，所述多条第一位线中的每条第一位线与所述灵敏放大器的第一输入端连接，所述真实半浮栅存储单元设置在所述第一位线和所述第一字线相交的位置；所述参考半浮栅阵列包含多条第二位线，所述多条第二位线中的每条第二位线与所述灵敏放大器的第二输入端连接。这样，真实半浮栅阵列所包含的多条第一位线中的每条第一位线与灵敏放大器的第一输入端连接，且参考半浮栅阵列所包含的多条第二位线中的每条第二位线与灵敏放大器的第二输入端连接。即在读取sfgt存储阵列中的存储单元内所存储的数据时，可以通过灵敏放大器对从存储单元读取出的信号进行放大。可以减少读取数据的过程的耗时，提高读取数据的效率。
72.参见图3，图3是本发明提供的一种读取数据的方法的流程图，应用于前述实施例中所述的sfgt存储阵列，该sfgt存储阵列包含真实半浮栅阵列、参考半浮栅阵列和灵敏放大器。如图3所示，包括以下步骤：
73.步骤301、获取第一目标字线经过的目标真实半浮栅存储单元所对应的第一目标位线的第一电压变化值，其中，所述第一目标字线为所述真实半浮栅阵列所包含的多条第一字线中的一条第一字线。
74.步骤302、获取所述参考半浮栅阵列中第二目标位线的第二电压变化值。
75.步骤303、控制灵敏放大器对所述第一电压变化值进行放大，获得第一放大电压变化值，以及对所述第二电压变化值进行放大，获得第二放大电压变化值。
76.步骤304、根据所述第一放大电压变化值以及所述第二放大电压变化值，读取所述目标真实半浮栅存储单元的目标存储值。
77.在具体实施例中，在步骤301中，以图1中的编号为1的区域和编号为2的区域为例进行说明。可以获取第一目标字线经过的目标真实半浮栅存储单元所对应的第一目标位线的第一电压变化值。其中，第一目标字线为真实半浮栅阵列所包含的多条第一字线中的一条第一字线。例如，可以获取编号为1的区域中的位于最上面的第一目标字线经过的目标真
实半浮栅存储单元a所对应的第一目标位线的第一电压变化值。其中，第一目标字线为真实半浮栅阵列所包含的3条第一字线中的一条第一字线。
78.在具体实施例中，在步骤302中，还可以获取参考半浮栅阵列中第二目标位线的第二电压变化值。
79.在具体实施例中，在步骤302中，还包括：
80.获取所述参考半浮栅阵列中的参考字线经过的参考半浮栅存储单元所对应的第二目标位线的第二电压变化值。
81.在具体实施例中，在步骤302中，还可以获取参考半浮栅阵列中的参考字线经过的参考半浮栅存储单元所对应的第二目标位线的第二电压变化值。例如，可以获取编号为2的区域中的参考字线经过的参考半浮栅存储单元b所对应的第二目标位线的第二电压变化值。
82.在具体实施例中，在步骤302中，还包括：
83.从所述灵敏放大器内读取预先设置的所述第二电压变化值。
84.在具体实施例中，在步骤302中，还可以从灵敏放大器内读取预先设置的第二电压变化值。
85.在具体实施例中，在步骤303中，可以控制灵敏放大器对第一电压变化值进行放大，获得第一放大电压变化值，以及对第二电压变化值进行放大，获得第二放大电压变化值。
86.在具体实施例中，在步骤301之前，还包括：
87.接收读取数据命令；
88.根据所述读取数据命令，选择所述第一目标字线以及所述参考字线；
89.所述获取第一目标字线经过的目标真实半浮栅存储单元所对应的第一目标位线的第一电压变化值，包括：
90.在经过预设时间间隔之后，获取所述第一目标字线经过的目标真实半浮栅存储单元所对应的第一目标位线的第一电压变化值。
91.如图4所示，为一种sfgt的示意图。在图4中，sfgt包含字线、位线和地。sfgt的工作原理为在字线，位线加不同的电压来工作。
92.在具体实施过程中，还可以接收读取数据命令，进而可以根据读取数据命令，选择编号为1的区域中的位于最上面的第一目标字线，以及选择编号为2的区域中的参考字线。即可以打开根据地址译码选择的第一目标字线以及参考字线。打开第一目标字线之后电流经sfgt流向地，在经过预设时间间隔之后，即经过一段时间的放电之后，可以获取第一目标字线经过的目标真实半浮栅存储单元a所对应的第一目标位线的第一电压变化值。这样，用户可以根据自身需要选择真实半浮栅阵列中的一条字线，进而实现对该字线所经过的目标真实半浮栅存储单元内的数据进行读取。实现过程简单，方便快捷。
93.需要说明的是，根据q＝i
×
t＝c
×
v，随着时间的变化，则δq＝i
×
δt＝c
×
δv。因此，在经过预设时间间隔之后，即经过一段时间的放电之后，可以控制灵敏放大器对第一目标位线的第一电压变化值δv1进行放大，获得第一放大电压变化值，以及对第二目标位线的第二电压变化值δv2进行放大，获得第二放大电压变化值。
94.在具体实施例中，在步骤304中，可以根据第一放大电压变化值以及第二放大电压
变化值，读取目标真实半浮栅存储单元的目标存储值。
95.由于第一目标位线的电容值c1与第二目标位线的电容值c2相同，因此根据第一放大电压变化值与第二放大电压变化值的大小关系，可以得出目标真实半浮栅存储单元内流过的电流i1与参考半浮栅存储单元内流过的电流i2的大小关系。进而可以根据i1与i2的大小关系，确定目标真实半浮栅存储单元内的目标存储值。
96.在具体实施例中，步骤304还包括：
97.在所述第一放大电压变化值大于所述第二放大电压变化值的情况下，读取所述目标真实半浮栅存储单元的所述目标存储值为第一存储值；
98.在所述第一放大电压变化值小于所述第二放大电压变化值的情况下，读取所述目标真实半浮栅存储单元的所述目标存储值为第二存储值，其中，所述第一存储值和所述第二存储值不同。
99.在第一放大电压变化值大于第二放大电压变化值的情况下，说明目标真实半浮栅存储单元内流过的电流i1大于参考半浮栅存储单元内流过的电流i2，此时可以读取目标真实半浮栅存储单元的目标存储值为第一存储值。例如，该第一存储值可以为1。
100.在第一放大电压变化值小于第二放大电压变化值的情况下，说明目标真实半浮栅存储单元内流过的电流i1小于参考半浮栅存储单元内流过的电流i2，此时可以读取目标真实半浮栅存储单元的目标存储值为第二存储值。其中，第一存储值和第二存储值不同。例如，该第二存储值可以为0。这样，可以根据第一放大电压变化值与第二放大电压变化值的大小关系，确定目标真实半浮栅存储单元的目标存储值，可以减少读取数据的过程的耗时，提高读取数据的效率。
101.需要说明的是，读取目标真实半浮栅存储单元的目标存储值之后，可以将sfgt存储阵列中所有的位线电压切换到低电位，可以对选中的sfgt存储阵列中的存储单元做擦除操作，其目的是将sfgt存储阵列的存储单元恢复到初始状态，以方便下一步数据的写入即编程操作。擦除操作破坏了存储单元中原来的数据，擦除完的sfgt存储阵列的存储单元处于保持的状态。还可以在sfgt存储阵列中进行编程操作，该过程是将灵敏放大器中的数据写入所选择的存储单元中。
102.需要说明的是，如图5所示，为一种灵敏放大器sa的内部结构图。其中，sa_core是sa工作的核心，主要作用就是进行信号放大。多路复用器(multiplexer，mux)则是实现位线的选通。在图5中，还示出了位线(bit line，bl)。
103.需要说明的是，现有技术中，在读取sfgt存储阵列中的存储单元内所存储的数据时，由于sfgt存储阵列的位线较长，导致从存储单元读取出的信号比较微弱，使得读取数据的过程耗时较长，读取数据的效率较低。
104.而在本技术中，可以控制灵敏放大器对第一目标位线的第一电压变化值进行放大，获得第一放大电压变化值；以及对第二目标位线的第二电压变化值进行放大，获得第二放大电压变化值。进而可以根据第一放大电压变化值以及第二放大电压变化值，读取目标真实半浮栅存储单元的目标存储值。即在读取sfgt存储阵列中的存储单元内所存储的数据时，可以通过灵敏放大器对从存储单元读取出的信号进行放大。可以减少读取数据的过程的耗时，提高读取数据的效率。
105.由以上技术方案可知，本发明实施例提供的一种读取数据的方法，应用于sfgt存
储阵列，所述sfgt存储阵列包含真实半浮栅阵列、参考半浮栅阵列和灵敏放大器，获取第一目标字线经过的目标真实半浮栅存储单元所对应的第一目标位线的第一电压变化值，其中，所述第一目标字线为所述真实半浮栅阵列所包含的多条第一字线中的一条第一字线；获取所述参考半浮栅阵列中第二目标位线的第二电压变化值；控制灵敏放大器对所述第一电压变化值进行放大，获得第一放大电压变化值，以及对所述第二电压变化值进行放大，获得第二放大电压变化值；根据所述第一放大电压变化值以及所述第二放大电压变化值，读取所述目标真实半浮栅存储单元的目标存储值。这样，可以控制灵敏放大器对第一目标位线的第一电压变化值进行放大，获得第一放大电压变化值；以及对第二目标位线的第二电压变化值进行放大，获得第二放大电压变化值。进而可以根据第一放大电压变化值以及第二放大电压变化值，读取目标真实半浮栅存储单元的目标存储值。即在读取sfgt存储阵列中的存储单元内所存储的数据时，可以通过灵敏放大器对从存储单元读取出的信号进行放大。可以减少读取数据的过程的耗时，提高读取数据的效率。
106.参见图6，图6是本发明提供的一种存储芯片的示意图，该存储芯片可以包括:sfgt存储阵列、列译码模块、行译码模块和逻辑控制模块；
107.所述逻辑控制模块分别通过所述列译码模块和所述行译码模块与所述sfgt存储阵列连接，用于根据访问指令对所述sfgt存储阵列进行以页为单位的写入和读取；
108.所述sfgt存储阵列包含真实半浮栅阵列、参考半浮栅阵列和灵敏放大器；
109.所述真实半浮栅阵列包含多个真实半浮栅存储单元、多条第一位线和多条第一字线，所述多条第一位线中的每条第一位线和所述多条第一字线中的每条第一字线相交设置，用于对所述真实半浮栅存储单元进行操作，所述多条第一位线中的每条第一位线与所述灵敏放大器的第一输入端连接，所述真实半浮栅存储单元设置在所述第一位线和所述第一字线相交的位置；
110.所述参考半浮栅阵列包含多条第二位线，所述多条第二位线中的每条第二位线与所述灵敏放大器的第二输入端连接。
111.本实施例中sfgt存储阵列可以采用如图1-图6任意一项所示实施例的sfgt存储阵列。
112.如图6所示，该存储芯片可以包括sfgt存储阵列、列译码模块(col_dec)、行译码模块(row_dec)和逻辑控制模块(control logic)。逻辑控制模块可以分别通过列译码模块和行译码模块与sfgt存储阵列连接，用于根据访问指令对sfgt存储阵列进行以页为单位的写入和读取。sfgt存储阵列的结构已在前述实施例中进行详细描述，在此不再赘述。
113.可选的，所述存储芯片还包括电路模块，所述电路模块与所述列译码模块、所述行译码模块和所述逻辑控制模块连接，所述电路模块用于为所述列译码模块、所述行译码模块和所述逻辑控制模块提供电压。
114.如图6所示，存储芯片还可以包括电路模块(generator)，电路模块可以与列译码模块、行译码模块和逻辑控制模块连接。电路模块用于为列译码模块、行译码模块和逻辑控制模块提供电压，generator模块为存储芯片提供了各种操作电压。
115.可选的，所述存储芯片还包括数据传输路径，所述数据传输路径与所述列译码模块和所述逻辑控制模块连接。
116.如图6所示，存储芯片还可以包括数据传输路径(data path)，数据传输路径可以
与列译码模块和逻辑控制模块连接。
117.可选的，所述存储芯片还包括地址输入接口，所述地址输入接口与所述行译码模块和所述逻辑控制模块连接。
118.如图6所示，存储芯片还可以包括地址输入接口(add dec)，地址输入接口可以与行译码模块和逻辑控制模块连接。
119.可选的，所述存储芯片还包括外部接口命令译码电路，所述外部接口命令译码电路与所述逻辑控制模块连接。
120.如图6所示，存储芯片还可以包括外部接口命令译码电路(command dec)，外部接口命令译码电路可以与逻辑控制模块连接。
121.可选的，所述存储芯片还包括输入输出接口，所述输入输出接口与所述数据传输路径连接。
122.如图6所示，存储芯片还可以包括输入输出接口(input/output，io)，输入输出接口可以与数据传输路径连接。
123.需要说明的是，control logic就是存储芯片工作的控制中心，其主要为存储芯片的核提供各种逻辑与电压，存储芯片的核其实也是存储芯片的核心。如图7所示，为一种存储芯片的核的示意图。包括行译码模块(row_dec)，列译码模块(col_dec)与产生各种时序的控制信号的逻辑控制模块(control logic)。在整个sfgt存储阵列中，里面包含字线的驱动，sa等模块。字线的驱动主要是提供驱动能力，让字线处于最远端时不至于信号太弱，sa主要功能就是将小信号放大为全摆幅。row_dec则是行译码模块，根据输入地址选择出相应的字线，进而开始读取数据操作。而col_dec为列译码模块，对输入的列地址进行译码。
124.由以上技术方案可知，本发明实施例提供的一种存储芯片，该存储芯片可以通过灵敏放大器对从存储单元读取出的信号进行放大。可以减少读取数据的过程的耗时，提高读取数据的效率。
125.参见图8，图8是本发明提供的一种读取数据的装置的结构图。如图8所示，读取数据的装置800包括第一获取模块801、第二获取模块802、放大模块803和读取模块804，其中：
126.第一获取模块801，用于获取第一目标字线经过的目标真实半浮栅存储单元所对应的第一目标位线的第一电压变化值，其中，所述第一目标字线为所述真实半浮栅阵列所包含的多条第一字线中的一条第一字线；
127.第二获取模块802，用于获取所述参考半浮栅阵列中第二目标位线的第二电压变化值；
128.放大模块803，用于控制灵敏放大器对所述第一电压变化值进行放大，获得第一放大电压变化值，以及对所述第二电压变化值进行放大，获得第二放大电压变化值；
129.读取模块804，用于根据所述第一放大电压变化值以及所述第二放大电压变化值，读取所述目标真实半浮栅存储单元的目标存储值。
130.可选的，所述第二获取模块用于获取所述参考半浮栅阵列中的参考字线经过的参考半浮栅存储单元所对应的第二目标位线的第二电压变化值。
131.可选的，所述装置还包括：
132.接收模块，用于接收读取数据命令；
133.选择模块，用于根据所述读取数据命令，选择所述第一目标字线以及所述参考字
线；
134.所述第一获取模块用于在经过预设时间间隔之后，获取所述第一目标字线经过的目标真实半浮栅存储单元所对应的第一目标位线的第一电压变化值。
135.读取数据的装置800能够实现图3的方法实施例中读取数据的装置实现的各个过程，为避免重复，这里不再赘述。且读取数据的装置800可以实现控制灵敏放大器对第一目标位线的第一电压变化值进行放大，获得第一放大电压变化值；以及对第二目标位线的第二电压变化值进行放大，获得第二放大电压变化值。进而可以根据第一放大电压变化值以及第二放大电压变化值，读取目标真实半浮栅存储单元的目标存储值。即在读取sfgt存储阵列中的存储单元内所存储的数据时，可以通过灵敏放大器对从存储单元读取出的信号进行放大。可以减少读取数据的过程的耗时，提高读取数据的效率。
136.请参阅图9，图9为本技术实施例提供的电子设备的实施例示意图。
137.如图9所示，本技术实施例提供了一种电子设备900，包括存储器910、处理器920及存储在存储器910上并可在处理器920上运行的计算机程序911，处理器920执行计算机程序911时实现以下步骤：
138.获取第一目标字线经过的目标真实半浮栅存储单元所对应的第一目标位线的第一电压变化值，其中，所述第一目标字线为所述真实半浮栅阵列所包含的多条第一字线中的一条第一字线；
139.获取所述参考半浮栅阵列中第二目标位线的第二电压变化值；
140.控制灵敏放大器对所述第一电压变化值进行放大，获得第一放大电压变化值，以及对所述第二电压变化值进行放大，获得第二放大电压变化值；
141.根据所述第一放大电压变化值以及所述第二放大电压变化值，读取所述目标真实半浮栅存储单元的目标存储值。
142.在具体实施过程中，处理器920执行计算机程序911时，可以实现图3对应的实施例中任一实施方式。
143.由于本实施例所介绍的电子设备为实施本技术实施例中一种读取数据的装置所采用的设备，故而基于本技术实施例中所介绍的方法，本领域所属技术人员能够了解本实施例的电子设备的具体实施方式以及其各种变化形式，所以在此对于该电子设备如何实现本技术实施例中的方法不再详细介绍，只要本领域所属技术人员实施本技术实施例中的方法所采用的设备，都属于本技术所欲保护的范围。
144.请参阅图10，图10为本技术实施例提供的一种计算机可读存储介质的实施例示意图。
145.如图10所示，本实施例提供了一种计算机可读存储介质1000，其上存储有计算机程序1011，该计算机程序1011被处理器执行时实现如下步骤：
146.获取第一目标字线经过的目标真实半浮栅存储单元所对应的第一目标位线的第一电压变化值，其中，所述第一目标字线为所述真实半浮栅阵列所包含的多条第一字线中的一条第一字线；
147.获取所述参考半浮栅阵列中第二目标位线的第二电压变化值；
148.控制灵敏放大器对所述第一电压变化值进行放大，获得第一放大电压变化值，以及对所述第二电压变化值进行放大，获得第二放大电压变化值；
149.根据所述第一放大电压变化值以及所述第二放大电压变化值，读取所述目标真实半浮栅存储单元的目标存储值。
150.在具体实施过程中，该计算机程序1011被处理器执行时可以实现图3对应的实施例中任一实施方式。
151.需要说明的是，在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详细描述的部分，可以参见其它实施例的相关描述。
152.本领域内的技术人员应明白，本技术的实施例可提供为方法、系统、或计算机程序产品。因此，本技术可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本技术可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、cd-rom、光学存储器等)上实施的计算机程序产品的形式。
153.本技术是参照根据本技术实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式计算机或者其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
154.这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
155.这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
156.本技术实施例还提供了一种计算机程序产品，该计算机程序产品包括计算机软件指令，当计算机软件指令在处理设备上运行时，使得处理设备执行如图3对应实施例中的读取数据的方法中的流程。
157.所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本技术实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(digital subscriber line，dsl))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存储的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，dvd)、或者半导体介质(例如固态硬盘(solid state disk，ssd))等。
158.所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统，
装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
159.在本技术所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
160.所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
161.另外，在本技术各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
162.所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本技术的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本技术各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：u盘、移动硬盘、只读存储器(read-only memory，rom)、随机存取存储器(random access memory，ram)、磁碟或者光盘等各种可以存储程序代码的介质。
163.以上所述，以上实施例仅用以说明本技术的技术方案，而非对其限制；尽管参照前述实施例对本技术进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修该或者替换，并不使相应技术方案的本质脱离本技术各实施例技术方案的精神和范围。