在上电期间限制调节器过冲的制作方法

在上电期间限制调节器过冲
1.相关申请的交叉引用
2.本专利申请要求徐(xu)等人于2020年12月7日提交的题为“在上电期间限制调节器过冲(limiting regulator overshoot during power up)”的第17/114,321号美国专利申请的优先权，所述美国专利申请已转让给本专利的受让人，并以全文引用的方式明确并入本文中。
技术领域
3.本技术领域涉及在上电期间限制调节器过冲。


背景技术：

4.存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等各种电子装置中。通过将存储器装置内的存储器单元编程到不同状态来存储信息。例如，二进制存储器单元可被编程为两个支持状态之一，通常由逻辑1或逻辑0来表示。在一些实例中，单个存储器单元可支持多于两个状态，可存储所述状态中的任一者。为了存取所存储信息，组件可读取或感测存储器装置中的至少一个所存储状态。为了存储信息，组件可在存储器装置中写入状态或对状态进行编程。
5.存在各种类型的存储器装置和存储器单元，包含磁性硬盘、随机存取存储器(ram)、只读存储器(rom)、动态ram(dram)、同步动态ram(sdram)、铁电ram(feram)、磁性ram(mram)、电阻性ram(rram)、快闪存储器、相变存储器(pcm)、自选存储器、硫族化物存储器技术等。存储器单元可以是易失性或非易失性的。即使在没有外部电源的情况下，例如feram的非易失性存储器也可以长时间保持其所存储逻辑状态。例如dram的易失性存储器装置在与外部电源断开连接时可能会丢失其所存储状态。


技术实现要素：

6.在一些实例中，一种存储器装置的放大器可以包含与所述放大器的第一节点耦合的第一共源共栅晶体管以及经由所述放大器的所述第一节点与所述第一共源共栅晶体管耦合的第二共源共栅晶体管。另外，所述放大器可以包含开关装置，所述开关装置与所述第一共源共栅晶体管的第一栅极、所述第二共源共栅晶体管的第二栅极耦合并且与所述放大器的第二输入节点耦合，其中所述开关装置经配置以在所述第一节点处产生与施加到所述第二输入节点的第二电压偏移的第一电压，其中所述第二电压与对应于外部电源的第三电压相关联，并且其中所述放大器经配置以至少部分基于所述开关装置在所述第一节点处产生所述第一电压而被激活。
7.在一些实例中，一种存储器装置可以包含放大器，所述放大器包含与所述存储器装置的所述放大器的第一节点耦合的第一共源共栅晶体管以及经由所述放大器的所述第一节点与所述第一共源共栅晶体管耦合的第二共源共栅晶体管。另外，所述放大器可以包含开关装置，所述开关装置经由所述第一节点与所述第一共源共栅晶体管的第一栅极、所
述第二共源共栅晶体管的第二栅极耦合并且与所述放大器的第二输入节点耦合；以及控制器，其与所述放大器耦合并且能用于使所述存储器装置进行以下操作：至少部分基于由外部电源向所述存储器装置的端子施加第二电压而在所述第二输入节点处产生第一电压，其中所述开关装置经配置以在所述放大器的所述第一节点处产生与所述第一电压偏移的第三电压；以及至少部分基于在所述放大器的所述第一节点处产生所述第三电压而激活所述放大器。
8.在一些实例中，一种存储器装置可以至少部分基于由外部电源向所述存储器装置的端子施加第二电压而在所述存储器装置的放大器的第一输入节点处产生第一电压。所述存储器装置可以在所述放大器的第二节点处产生与所述第一电压偏移的第三电压，其中所述第二节点与第一共源共栅晶体管的第一栅极和第二共源共栅晶体管的第二栅极耦合。所述存储器装置可以至少部分基于在所述放大器的所述第二节点处产生所述第三电压而激活所述放大器。
附图说明
9.图1示出根据本文公开的实例的支持在上电期间限制调节器过冲的系统的实例。
10.图2示出根据本文公开的实例的支持在上电期间限制调节器过冲的存储器裸片的实例。
11.图3示出根据本文公开的实例的支持在上电期间限制调节器过冲的放大器示意图的实例。
12.图4示出根据本文公开的实例的支持在上电期间限制调节器过冲的时序图的实例。
13.图5示出根据本文公开的实例的支持在上电期间限制调节器过冲的放大器配置的实例。
14.图6示出根据本文公开的实例的支持在上电期间限制调节器过冲的存储器装置的框图。
15.图7示出根据本文公开的实例的支持在上电期间限制调节器过冲的一或多个方法的流程图。
具体实施方式
16.在一些实例中，存储器装置可以使用参考放大器来放大要在存储器阵列处的一或多个操作中使用的参考电压。参考放大器可以使用多个电源来驱动。例如，用于参考放大器中的共源共栅晶体管集(例如，经配置以提供电压保护)的第一电源可以不同于用于在参考放大器的输入处产生参考电压的第二电源。在一些实例中，每个电源被激活之间可能存在延迟。至少部分由于此延迟，参考放大器的输出节点处的电压可能经历过冲。
17.为了减轻或防止发生过冲，可以从公共电源获得用于共源共栅晶体管集的电压和参考放大器的输入处的电压。例如，可以参考参考放大器的输入处的电压来产生共源共栅晶体管集处的电压。通过从公共电源得到，可以减小在参考放大器的输入处的电压产生时与在共源共栅晶体管集处的电压产生时之间的延迟，并且可以减轻或防止过冲。
18.首先在参考图1和2所描述的系统和裸片的上下文中描述本公开的特征。在参考图
3-5描述的放大器示意图、时序图和放大器配置的上下文中描述本公开的特征。进一步通过参考图6-7描述的涉及在上电期间限制调节器过冲的设备图和流程图示出且参考所述设备图和流程图描述本公开这些和其它特征。
19.图1示出根据本文公开的实例的支持在上电期间限制调节器过冲的系统100的实例。系统100可包含主机装置105、存储器装置110以及将主机装置105与存储器装置110耦合的多个信道115。系统100可包含一或多个存储器装置110，但一或多个存储器装置110的各方面可在单个存储器装置(例如，存储器装置110)的上下文中进行描述。
20.系统100可包含例如计算装置、移动计算装置、无线装置、图形处理装置、车辆或其它系统等电子装置的部分。例如，系统100可说明计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、互联网连接装置、车辆控制器等的各方面。存储器装置110可以是系统的可用来存储用于系统100的一或多个其它组件的数据的组件。
21.系统100的至少部分可以是主机装置105的实例。主机装置105可以是使用存储器执行过程的装置内(例如计算装置、移动计算装置、无线装置、图形处理装置、计算机、膝上型计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、互联网连接装置、车辆控制器、芯片上系统(soc)或某一其它固定或便携式电子装置内)的处理器或其它电路系统的实例，以及其它实例。在一些实例中，主机装置105可指代实施外部存储器控制器120的功能的硬件、固件、软件或其组合。在一些实例中，外部存储器控制器120可称为主机或主机装置105。
22.存储器装置110可以是可用来提供可由系统100使用或参考的物理存储器地址/空间的独立装置或组件。在一些实例中，存储器装置110可经配置以与一或多个不同类型的主机装置一起工作。主机装置105与存储器装置110之间的信令可用来支持以下各项中的一或多者：用以调制信号的调制方案、用于传送信号的各种引脚配置、用于主机装置105和存储器装置110的物理封装的各种外观尺寸、主机装置105与存储器装置110之间的时钟信令和同步、定时约定，或其它因素。
23.存储器装置110可用来存储用于主机装置105的组件的数据。在一些实例中，存储器装置110可充当主机装置105的从机型装置(例如，响应且执行主机装置105通过外部存储器控制器120提供的命令)。此类命令可包含用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令中的一或多者。
24.主机装置105可包含以下中的一或多者：外部存储器控制器120、处理器125、基本输入/输出系统(bios)组件130，或例如一或多个外围组件或一或多个输入/输出控制器等其它组件。主机装置105的组件可使用总线135彼此耦合。
25.处理器125可用来针对系统100的至少部分或主机装置105的至少部分提供控制或其它功能。处理器125可以是通用处理器、数字信号处理器(dsp)、专用集成电路(asic)、现场可编程门阵列(fpga)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或这些组件的组合。在此类实例中，处理器125可以是中央处理单元(cpu)、图形处理单元(gpu)、通用gpu(gpgpu)或soc的实例以及其它实例。在一些实例中，外部存储器控制器120可由处理器125实施或是其一部分。
26.bios组件130可以是包含作为固件操作的bios的软件组件，其可初始化且运行系统100或主机装置105的各种硬件组件。bios组件130还可管理处理器125与系统100或主机装置105的各种组件之间的数据流。bios组件130可包含存储于只读存储器(rom)、快闪存储
器或其它非易失性存储器中的一或多个中的程序或软件。
27.存储器装置110可包含装置存储器控制器155和一或多个存储器裸片160(例如，存储器芯片)以支持用于数据存储的期望容量或指定容量。每个存储器裸片160可包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b和/或本地存储器控制器165-n)和存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b和/或存储器阵列170-n)。存储器阵列170可以是存储器单元的集合(例如，一或多个网格、一或多个存储体、一或多个平铺块、一或多个区段)，其中每一存储器单元可操作以存储至少一个位的数据。包含两个或更多个存储器裸片的存储器装置110可称作多裸片存储器或多裸片封装，或多芯片存储器或多芯片封装。
28.装置存储器控制器155可包含可用来控制存储器装置110的操作的电路、逻辑或组件。装置存储器控制器155可包含使得存储器装置110能够执行各种操作的硬件、固件或指令，且可用来接收、传输或执行与存储器装置110的组件相关的命令、数据或控制信息。装置存储器控制器155可用来与外部存储器控制器120、一或多个存储器裸片160或处理器125中的一或多者通信。在一些实例中，装置存储器控制器155可结合存储器裸片160的本地存储器控制器165控制本文描述的存储器装置110的操作。
29.本地存储器控制器165(例如，对于存储器裸片160来说是本地的)可包含可用来控制存储器裸片160的操作的电路、逻辑或组件。在一些实例中，本地存储器控制器165可用来与装置存储器控制器155通信(例如，接收或传输数据或命令或这两者)。在一些实例中，存储器装置110可不包含可执行本文中所描述的各种功能的装置存储器控制器155和本地存储器控制器165或外部存储器控制器120。因此，本地存储器控制器165可用来与装置存储器控制器155、与其它本地存储器控制器165或直接与外部存储器控制器120、或处理器125或其组合通信。装置存储器控制器155或本地存储器控制器165或这两者中可包含的组件的实例可包含用于(例如，从外部存储器控制器120)接收信号的接收器、用于传输信号(例如，到外部存储器控制器120)的传输器、用于解码或解调所接收信号的解码器、用于编码或调制待传输信号的编码器，或可用来支持所描述的装置存储器控制器155或本地存储器控制器165或这两者的操作的各种其它电路或控制器。
30.外部存储器控制器120可用来实现系统100或主机装置105(例如，处理器125)的组件与存储器装置110之间信息、数据或命令中的一或多者的传送。外部存储器控制器120可转换或转译在主机装置105的组件与存储器装置110之间进行的通信。在一些实例中，外部存储器控制器120或系统100或主机装置105的其它组件，或本文所描述的其功能，可由处理器125实施。例如，外部存储器控制器120可以是由处理器125或系统100或主机装置105的其它组件实施的硬件、固件或软件或其一些组合。尽管将外部存储器控制器120描绘为处于存储器装置110外部，但在一些实例中，外部存储器控制器120或本文所描述的其功能可由存储器装置110的一或多个组件(例如，装置存储器控制器155、本地存储器控制器165)实施，或反之亦然。
31.主机装置105的组件可使用一或多个信道115与存储器装置110交换信息。信道115可用来支持外部存储器控制器120与存储器装置110之间的通信。每个信道115可以是在主机装置105与存储器装置之间载送信息的传输媒体的实例。每个信道115可包含与系统100的组件相关联的端子之间的一或多个信号路径或传输媒体(例如，导体)。信号路径可以是
可用来载送信号的导电路径的实例。例如，信道115可包含第一端子，其包含在主机装置105处的一或多个引脚或衬垫以及在存储器装置110处的一或多个引脚或衬垫。引脚可以是系统100的装置的导电输入或输出点的实例，且引脚可用来充当信道的部分。
32.信道115(和相关联的信号路径和端子)可专用于传送一或多种类型的信息。例如，信道115可包含一或多个命令和地址(ca)信道186、一或多个时钟信号(ck)信道188、一或多个数据(dq)信道190、一或多个其它信道192，或其组合。在一些实例中，可使用单倍数据速率(sdr)信令或双倍数据速率(ddr)信令在信道115上传送信令。在sdr信令中，信号的一个调制符号(例如，信号电平)可针对每个时钟循环(例如，在时钟信号的上升沿或下降沿上)进行登记。在ddr信令中，信号的两个调制符号(例如，信号电平)可针对每个时钟循环(例如，在时钟信号的上升沿和下降沿上)进行登记。
33.在一些实例中，存储器装置110可以使用参考放大器来放大要在存储器阵列170处的一或多个操作中使用的参考电压。参考放大器可以使用多个电源来驱动。例如，用于参考放大器中的共源共栅晶体管集(例如，经配置以提供电压保护)的第一电源可以不同于用于在参考放大器的输入处获得参考电压的第二电源。在一些实例中，每个电源被激活之间可能存在延迟。至少部分由于此延迟，参考放大器的输出节点处的电压可能经历过冲。
34.为了减轻或防止发生过冲，可以从公共电源获得用于共源共栅晶体管集的电压和参考放大器的输入处的电压。例如，可以参考参考放大器的输入处的电压来产生共源共栅晶体管集处的电压。通过从公共电源得到，可以减小在参考放大器的输入处的电压产生时与在共源共栅晶体管集处的电压产生时之间的延迟，并且可以减轻或防止过冲。
35.图2示出根据本文公开的实例的支持在上电期间限制调节器过冲的存储器裸片200的实例。存储器裸片200可以是参考图1所描述的存储器裸片160的实例。在一些实例中，存储器裸片200可称作存储器芯片、存储器装置或电子存储器设备。存储器裸片200可包含一或多个存储器单元205，所述存储器单元可各自经编程以存储不同逻辑状态(例如，经编程为一组两个或更多个可能状态中的一者)。例如，存储器单元205可用来每次存储一个位的信息(例如，逻辑0或逻辑1)。在一些实例中，存储器单元205(例如，多级存储器单元)可用来以每次存储多于一个位的信息(例如，逻辑00、逻辑01、逻辑10、逻辑11)。在一些实例中，存储器单元205可布置成阵列，例如参考图1描述的存储器阵列170。
36.存储器单元205可以存储表示电容器中的可编程状态的电荷。dram架构可包含电容器，所述电容器包含电介质材料以存储表示可编程状态的电荷。在其它存储器架构中，其它存储装置和组件也是可能的。例如，可使用非线性电介质材料。存储器单元205可包含逻辑存储组件，例如电容器230和切换组件235。电容器230可以是电介质电容器或铁电电容器的实例。电容器230的节点可与电压源240耦合，所述电压源可以是例如vpl的单元板参考电压，或可以是例如vss的接地。
37.存储器裸片200可包含以例如网格状图案的图案布置的一或多个存取线(例如，一或多个字线210和一或多个数字线215)。存取线可以是与存储器单元205耦合的导线，且可用于对存储器单元205执行存取操作。在一些实例中，字线210可称作行线。在一些实例中，数字线215可称作列线或位线。对存取线、行线、列线、字线、数字线或位线或其类似物的引用可互换，而不影响理解或操作。存储器单元205可以定位在字线210与数字线215的相交处。
38.可通过激活或选择例如字线210或数字线215中的一或多者等存取线来对存储器单元205执行例如读取和写入等操作。通过偏置字线210和数字线215(例如，将电压施加到字线210或数字线215)，可以在其相交处存取单个存储器单元205。呈二维或三维配置的字线210和数字线215的相交处可称作存储器单元205的地址。
39.可通过行解码器220或列解码器225控制存取存储器单元205。例如，行解码器220可从本地存储器控制器260接收行地址且基于接收的行地址激活字线210。列解码器225可从本地存储器控制器260接收列地址且可基于接收到的列地址来激活数字线215。
40.可通过使用字线210激活或去激活开关组件235来实现选择或取消选择存储器单元205。电容器230可使用开关组件235与数字线215耦合。例如，当去激活开关组件235时，电容器230可与数字线215隔离，且当激活开关组件235时，电容器230可与数字线215耦合。
41.感测组件245可用来检测存储在存储器单元205的电容器230上的状态(例如，电荷)且基于所存储状态确定存储器单元205的逻辑状态。感测组件245可包含一或多个感测放大器，以放大或以其它方式转换由于存取存储器单元205而产生的信号。感测组件245可将从存储器单元205检测到的信号与参考250(例如，参考电压)进行比较。存储器单元205的检测到的逻辑状态可以被提供为感测组件245的输出(例如，到输入/输出255)，并且可以向包含存储器裸片200的存储器装置的另一组件指示检测到的逻辑状态。
42.本地存储器控制器260可通过各种组件(例如，行解码器220、列解码器225、感测组件245)控制对存储器单元205的存取。本地存储器控制器260可为参考图1描述的本地存储器控制器165的实例。在一些实例中，行解码器220、列解码器225和感测组件245中的一或多者可与本地存储器控制器260并置。本地存储器控制器260可用来从一或多个不同存储器控制器(例如，与主机装置105相关联的外部存储器控制器120、与存储器裸片200相关联的另一控制器)接收命令或数据中的一或多者，将命令或数据(或这两者)转译为可由存储器裸片200使用的信息，对存储器裸片200执行一或多个操作，且基于执行所述一或多个操作将数据从存储器裸片200传送到主机装置105。本地存储器控制器260可产生行和列地址信号以激活目标字线210和目标数字线215。本地存储器控制器260还可以产生和控制在存储器裸片200的操作期间使用的各种电压或电流。一般来说，本文论述的所施加电压或电流的振幅、形状或持续时间可经变化，且针对在操作存储器裸片200中论述的各种操作可为不同的。
43.本地存储器控制器260可用来对存储器裸片200的一或多个存储器单元205执行一或多个存取操作。存取操作的实例可包含写入操作、读取操作、刷新操作、预充电操作或激活操作等。在一些实例中，存取操作可由本地存储器控制器260响应于各种存取命令(例如，来自主机装置105)而执行或另外协调。本地存储器控制器260可用来执行此处未列出的其它存取操作或与存储器裸片200的操作有关的不与存取存储器单元205直接相关的其它操作。
44.在一些实例中，存储器裸片200可与参考放大器耦合。在一些实例中，参考放大器可放大在存储器裸片200的存储器阵列的一或多个操作中使用的参考电压。例如，参考放大器可将参考电压(例如，单元板参考电压)提供给存储器阵列的一或多个组件(例如，经由电压源240连接到电容器230)。参考放大器可以使用多个电源来驱动。例如，用于参考放大器中的共源共栅晶体管集(例如，经配置以提供电压保护的共源共栅)的第一电源可以不同于
用于在参考放大器的输入处产生参考电压所使用的第二电源。在一些实例中，每个电源被激活之间可能存在延迟。至少部分由于此延迟，参考放大器的输出节点处的电压可能经历过冲。
45.为了减轻或防止发生过冲，可以从公共电源获得用于共源共栅晶体管集的电压和参考放大器的输入处的电压。例如，可以参考参考放大器的输入处的电压来产生共源共栅晶体管集处的电压。通过从公共电源得到，可以减小在参考放大器的输入处的电压产生时与在共源共栅晶体管集处的电压产生时之间的延迟，并且可以减轻或防止过冲。
46.图3示出根据本文公开的实例的支持在上电期间限制调节器过冲的放大器示意图300的实例。放大器示意图300可以示出参考放大器301的实例，所述参考放大器经配置以放大供存储器装置(例如，dram存储器装置)使用以在存储器阵列(例如，参考图1所描述的存储器阵列170)处执行一或多个操作的参考电压。
47.参考放大器301可包含输入节点305(例如，参考放大器301的正端子)。输入节点305可以与第一晶体管310的第一端子耦合，其中第一晶体管310的第二端子与第一放大器节点315耦合。第一放大器节点315可以与传输门362的第一端子耦合，其中传输门362的第二端子可以与负输入352(例如，参考放大器301的负端子)耦合。第一放大器节点315和负输入352可以与输入级302耦合。
48.在一些实例中，第一晶体管310和/或传输门362可以用于启用或禁用参考放大器301。例如，为了禁用参考放大器301，可以去激活第一晶体管310(例如，这可以将输入节点305与第一放大器节点315隔离)。另外地或替代地，为了禁用参考放大器301，可以操作传输门362以将第一放大器节点315与负输入352耦合，这可以将第一放大器节点315和负输入352钳位在一起。为了启用参考放大器，可以激活第一晶体管310和/或可以操作传输门362以将第一放大器节点315与负输入352隔离。另外或替代地，第一晶体管310可以用作保护装置，其中第一晶体管310的栅极与参考放大器301使用的电源耦合。
49.在一些实例中，参考放大器301可包含偏置输入354(例如，参考放大器301的用于施加偏置电压的端子)。偏置输入354可以与晶体管364的第一端子(例如，在晶体管364的栅极处)耦合。晶体管364的第二端子可以与地耦合，并且晶体管366的第三端子可以与晶体管366的第一端子(例如，晶体管366的源极或漏极之一)耦合。晶体管366的第二端子可以与输入级302耦合。在一些实例中，参考放大器可包含启用输入356(例如，vrefen)和358(例如，vrefenf)。例如，启用输入358可以是启用输入356的反极性。
50.在一些实例中，晶体管364可经配置以设置偏置电流并将偏置电流提供给晶体管366(例如，在晶体管366被激活的实例中提供给输入级302)。例如，由晶体管364提供的偏置电流的值可以至少部分地取决于施加到偏置输入354的电压。在一些实例中，晶体管366可以用于禁用参考放大器301处的偏置。例如，如果晶体管366被激活，则偏置电流可以流过晶体管366(例如，可以启用偏置)。然而，如果晶体管366被禁用，则偏置电流可不流过晶体管366(例如，偏置可被禁用)。
51.输入级302可包含晶体管345、346、347、348、368和370。晶体管345的第一端子(例如，晶体管345的栅极)和晶体管346的第一端子(例如，晶体管346的栅极)可以与第一放大器节点315耦合。在一些实例中，晶体管345的第二端子(例如，晶体管345的源极或漏极中的一者)可以与晶体管346的第二端子(例如，晶体管346的源极或漏极中的一者)耦合。晶体管
345的第三端子(例如，晶体管345的源极或漏极中的另一者)可以与输入级302的输出耦合。晶体管347的第一端子(例如，晶体管347的栅极)和晶体管348的第二端子(例如，晶体管348的栅极)可以与负输入352耦合。在一些实例中，晶体管347的第二端子(例如，晶体管347的源极或漏极中的一者)可以与晶体管348的第二端子耦合(例如，晶体管348的源极或漏极中的一者)耦合。晶体管347的第三端子(例如，晶体管347的源极或漏极中的另一者)可以与输入级302的输出耦合。晶体管346的第三端子(例如，晶体管346的源极或漏极中的另一者)和晶体管348的第三端子(例如，晶体管348的源极或漏极中的另一者)可以耦合到晶体管368的第一端子(例如，晶体管368的源极或漏极中的一者)和晶体管370的第一端子(例如，晶体管370的源极或漏极中的一者)。晶体管368的第二和第三端子(例如，晶体管368的源极或漏极中的另一者以及晶体管368的栅极)可以耦合到地。晶体管370的第二和第三端子(例如，晶体管368的源极或漏极中的另一者以及晶体管370的栅极)可以耦合到地。在一些实例中，晶体管368和/或370可经配置以为输入级302提供保护。
52.在输入级302的一些实例中，可不包含晶体管368和370。在此类实例中，晶体管348和/或346可以与晶体管366耦合。另外或替代地，可不包含晶体管346和348。在此类实例中，晶体管345和/或347的第二端子可与晶体管366耦合。如本文所描绘，当包含晶体管346和/或348时，晶体管345和346和/或347和348可以是共源共栅输入布置。
53.在一些实例中，第一放大器节点315可与开关装置320的第一端子(例如，晶体管、二极管)耦合。开关装置320可以(例如，经由开关装置320的第二端子和/或第三端子)与第二放大器节点325耦合。在一些实例中，开关装置320的第一端子可以是开关装置320的源极或漏极中的一者，开关装置320的第二端子可以是开关装置320的源极或漏极中的另一者，并且开关装置320的第三端子可以是开关装置320的栅极。开关装置320的栅极和第二端子可以耦合在一起(例如，耦合到第二放大器节点325)。开关装置320例如可以是n型fet。第二放大器节点325可以与电流发生器330、第一共源共栅晶体管335的栅极和第二共源共栅晶体管340的栅极耦合。第一共源共栅晶体管335可以与晶体管347的第三端子(例如，晶体管347的源极或漏极中的另一者)耦合，并且第二共源共栅晶体管340可以与晶体管345的第三端子(例如，晶体管345的源极或漏极中的另一者)耦合。
54.第一晶体管310可经配置以选择性地耦合输入节点305和第一放大器节点315。开关装置320可经配置以在第二放大器节点325处提供与第一放大器315处的电压偏移的电压。电流发生器330可经配置以向第二放大器节点325提供电流。在一些实例中，开关装置320可经配置以基于电流发生器向第二放大器节点325提供电流而在第二放大器节点325处提供电压。例如，电流发生器330可提供正向偏置开关装置320的电流，以提供第一放大器节点315与第二放大器节点325之间的电压偏移。由于输入节点305和/或第一放大器节点315由用于提供一或多个其它电路的参考电压提供，因此因电流源产生或输入到电流源中的电流而使电流发生器330输出的电流可以忽略不计，电流源可以吸收电流而无需将输入节点305和/或第一放大器节点315处的参考电压改变大于阈值的量。
55.第一共源共栅晶体管335和第二共源共栅晶体管340可经配置以为参考放大器301提供电压保护。在一些实例中，包含第一共源共栅晶体管335和第二共源共栅晶体管340可改善参考放大器301的增益响应(例如，可以增加参考放大器301对输出负载的调节速度)。在一些实例中，可以操作本文描述的组件中的一些或每个组件以将放大的参考电压(例如，
提供给输入节点305的参考电压的放大版本)提供给输出节点350(例如，vrefout)。例如可以参考图4在本文中描述进一步的细节。
56.参考放大器301可包含电流镜级303。电流镜级303可以由外部电压(例如，vpp)提供，并且可以与第一共源共栅晶体管335和第二共源共栅晶体管340的端子(例如，源极或漏极)耦合。电流镜级303以及第二共源共栅晶体管340的端子可以与晶体管372的第一端子(例如，源极或漏极中的一者)以及参考放大器301的输出级304耦合。第二端子(例如，源极或漏极中的另一者)可以与电压源(例如，vpp)耦合，并且输出级304可以与电压源(例如，vpp)耦合。
57.在一些实例中，晶体管372可经配置以在参考放大器301被禁用时防止参考放大器301放大电压。例如，当参考放大器301被禁用时，晶体管372可以被激活并且与晶体管372的第二端子耦合的电压源可以被节点371钳位。然而，当参考放大器301被启用时，晶体管可以被去激活，并且电压源可以与节点371隔离。在一些实例中，输出级304可经配置以经由晶体管374将放大的参考电压输出到输出节点350。
58.输出级304可与晶体管374的第一端子(例如，源极或漏极中的一者)和晶体管376的第一端子(例如，源极或漏极中的一者)耦合。晶体管374的第二端子(例如，源极或漏极中的另一者)可以耦合到输出节点350，并且晶体管376的第二端子(例如，源极或漏极中的另一者)可以与地耦合。
59.在一些实例中，晶体管374可以用来启用参考放大器301的输出。例如，如果晶体管374被激活，则晶体管374可以将输出级304与输出节点350耦合。但是，如果晶体管374被去激活，输出级304可以与输出节点350隔离。在一些实例中，晶体管376可经配置以禁用输出级304(例如，当禁用参考放大器301时将输出钳位到地)。
60.图4示出根据本文公开的实例的支持在上电期间限制调节器过冲的时序图400的实例。时序图400可以示出参考放大器301可以如何用来在输出节点350处产生放大的参考电压的实例。
61.输出电压405可以表示在输出节点350处产生的放大参考电压，并且电压410可以表示从输出电压405导出的电压(例如，用于对存储器阵列执行一或多个操作的电压，例如如图5所示ampout处的电压)。第一电源电压415可以表示通过外部电源(例如，v
pp
)提供给参考放大器301的电压。第二电源电压420可以表示施加到包含参考放大器301的存储器装置的存储器阵列的外围电路的电压。在一些情况下，第二电源电压420可以是比第一电源电压415低的电压。例如，第一电源电压可以标称是2.5v，而第二电源电压可以标称是1.1v。第三电源电压425可以表示施加到晶体管366、晶体管372、晶体管376或其任意组合的栅极的电压。
62.在440-a与440-c之间，第一电源电压415可以从低电压(例如，地电压或0v)转变为高电压(例如，2.5v的标称电压)。类似地，在440-b与440-g之间，第二电源电压420可以从低电压(例如，地电压或0v)转变为高电压(例如，1.1v的标称电压)。在第一电源电压415开始转变为高电压时与第二电源电压420开始转变为高电压时之间可能存在延迟。例如，可以根据一组规范来操作装置，所述规范允许第一电源电压415与第二电源电压420的转变之间存在一定的延迟，或者允许可以类似地使第二电源电压在第一电源电压之后达到其标称电压的一定范围的压摆率。
63.在440-d，第三电源电压425可以转变为足够高的电压，以使得晶体管366、372或376中的一或多个被激活或去激活。例如，一旦第三电源电压425超过相应阈值，就可以激活晶体管366，这可以将输入级302与晶体管364耦合。另外或替代地，可以使晶体管372去激活，这可以使节点371从与晶体管372的另一端子耦合的电源隔离。另外或替代地，可以使晶体管376去激活，这可以使参考放大器301能够输出参考电压。
64.在440-e，电压410和输出电压405可以从相应的低电压转变为相应的高电压。在一些实例中，可以至少部分基于晶体管374的激活和/或晶体管372的去激活而导致输出电压405和/或电压410转变为相应的高电压。晶体管372的去激活可以使输出级304能够输出放大的参考电压，而晶体管374的激活可以使放大后的参考电压能够被传递到输出节点350。在一些实例中，电压410和输出电压405可以在第一电源电压415转变为相应的高电压(例如，达到阈值电压或在其标称电压的阈值之内)之后但在第二电源电压420完全转变为相应的高电压之前开始从相应的低电压转变为相应的高电压。
65.在一些实例中，第一共源共栅晶体管335的栅极和第二共源共栅晶体管340的栅极可与提供第二电源电压420的电源(未示出)耦合。在此类实例中，可能不存在开关装置320和/或电流发生器330。因而，第一共源共栅晶体管335和第二共源共栅晶体管340的栅极可以与第一放大器节点315隔离。在此类实例中，在440-e，由于第二电源电压420可能没有在电压410和输出电压405转变之前完全达到相应的高电平，因此输出电压405可能表现出过冲行为。例如，输出电压405和/或电压410可能在第一共源共栅晶体管335和第二共源共栅晶体管340的栅极被偏置到阈值量或高于阈值量之前转变。在此类实例中，由电流镜级303提供给节点371的电流可小于由第二共源共栅晶体管340提供给节点371的泄漏电流。由于由电流镜级303提供给节点371的电流较小，因此，节点371处的电压值可以转变为足够低的电压值，以引起输出电压405的过冲。当输出电压405超过相应的高电压值时，电压410也可以超过相应的高电压值。这样，包含参考放大器301的存储器阵列和/或存储器装置的一或多个组件可能经受压力或可能更容易损坏。
66.为了防止发生过冲或减轻输出电压405经历过冲的量，开关装置320和/或电流发生器330可用于在第二放大器节点325处产生电压，使得第二放大器节点325处的电压与第一放大器节点315处的电压偏移。在一些实例中，输入节点305处的电压可至少部分基于提供第一电源电压415的电源(例如，外部电源)而产生。另外或替代地，可以基于带隙参考电压来得出输入节点305处的电压。这样，第二放大器节点325处的电压也可以至少部分基于提供第一电源电压415的电源而产生。
67.由于可以基于第一电源电压415得出第二放大器节点325处的电压，并且由于第一电源电压415可以在输出电压405开始转变为高电压之前转变为相应的高电压(例如，在440-c)，因此在输出电压405开始转变为高电压(例如，在440-e)之前，第一共源共栅晶体管335和第二共源共栅晶体管340的栅极处的电压可处于全电压。由此，可以防止或可以至少部分减轻过冲。
68.在一些实例中，本文描述的方法和组件可适用于包含在dram存储器装置、sdram存储器装置、feram存储器装置、mram存储器装置、rram存储器装置、快闪存储器、pcm、自选存储器或其任何组合中的参考放大器301。另外或替代地，本文描述的方法和组件可适用于包含在其它类型的装置中的参考放大器301。在一些实例中，本文描述的方法和组件可以用于
防止或减轻其它类型的放大器和/或其它电路(例如，包含被配置用于电压保护的共源共栅的电路)的过冲。
69.图5示出根据本文公开的实例的支持在上电期间限制调节器过冲的放大器配置500的实例。
70.在一些实例中，放大器配置500可以是具有闭环功率控制的非反相运算放大器配置的实例。例如，放大器配置可包含参考放大器505，其可以是参考图3描述的参考放大器301的实例。执行闭环反馈可以涉及使用环路补偿电容器507和可变电阻508。可变电阻的第一端子可以与参考放大器505的输出端子(例如，输出节点350)耦合，可变电阻的第二端子可以与地耦合，并且可变电阻的第三端子可以与参考放大器的负端子(例如，负输入352)耦合。在一些实例中，参考放大器505的放大器增益可以由给出，其中rf可以表示可变电阻508的第一端子与可变电阻的第三端子之间的电阻，并且r
in
可以表示可变电阻的第三端子与可变电阻的第二端子之间的电阻。
71.当放大器配置500不包含电阻器510时(例如，当电阻器510由短路替代时)，相位交叉点可能会相对靠近相位急剧减小(例如，相对于频率)的区域出现。然而，通过在放大器配置500中包含电阻器510，相位交叉点可以移动得更远离相位急剧减小(例如，参考频率)的区域。在一些实例中，电阻器510可以是等效串联电阻(esr)的实例。在一些实例中，电阻器510可以放置在参考放大器505的输出处，或者在一或多个本地放大器之前可以存在电阻电容(rc)滤波器。在一些实例中，电容器可以与节点515(例如，ampout节点)耦合，所述节点可经配置以防止或减轻过冲。
72.图6示出根据本文公开的实例的支持在上电期间限制调节器过冲的存储器装置605的框图600。存储器装置605可为如参考图1到5描述的存储器装置的方面的实例。存储器装置605可包含电压发生器610、放大器激活组件615、电流供应组件620和放大器启用信号传输器625。这些模块中的每一者可以直接或间接地彼此通信(例如，经由一或多个总线)。
73.电压发生器610可基于通过外部电源向存储器装置的端子施加第二电压而在存储器装置的放大器的第一输入节点处产生第一电压。在一些实例中，电压发生器610可以在放大器的第二节点处产生与第一电压偏移的第三电压，其中第二节点与第一共源共栅晶体管的第一栅极和第二共源共栅晶体管的第二栅极耦合。在一些实例中，电压发生器610可以基于激活放大器而通过放大器产生参考电压，其中基于在放大器的第二节点处产生第三电压而减小参考电压的过冲、参考电压的最大幅度或两者。
74.放大器激活组件615可以基于在放大器的第二节点处产生第三电压而激活放大器。
75.电流供应组件620可以通过与第二节点耦合的电流发生器向第二节点供应电流，其中产生第三电压是进一步部分基于向第二节点供应电流。
76.放大器启用信号传输器625可以于在第二节点处产生第三电压之后将经配置以启用放大器的信号传输到放大器，其中激活放大器基于是基于在产生第三电压之后施加信号。
77.图7示出根据本文公开的实例的支持在上电期间限制调节器过冲的一或多个方法700的流程图。方法700的操作可以由本文描述的存储器装置或其组件来实现。例如，方法
700的操作可由如参考图6描述的存储器装置执行。在一些实例中，存储器装置可执行指令集以控制存储器装置的功能元件以执行所描述的功能。另外或替代地，存储器装置可使用专用硬件执行所描述的功能的方面。
78.在705，存储器装置可以基于通过外部电源向存储器装置的端子施加第二电压而在存储器装置的放大器的第一输入节点处产生第一电压。可以根据本文描述的方法来执行705的操作。在一些实例中，705的操作的方面可由参考图6描述的电压发生器执行。
79.在710，存储器装置可以在放大器的第二节点处产生与第一电压偏移的第三电压，其中第二节点与第一共源共栅晶体管的第一栅极和第二共源共栅晶体管的第二栅极耦合。可以根据本文描述的方法来执行710的操作。在一些实例中，710的操作的方面可由参考图6描述的电压发生器执行。
80.在715，存储器装置可以基于在放大器的第二节点处产生第三电压而激活放大器。可以根据本文描述的方法来执行715的操作。在一些实例中，715的操作的各方面可由参考图6所描述的激活组件执行。
81.在一些实例中，如本文描述的设备可以执行一或多个方法，例如方法700。所述设备可包含用于进行以下操作的特征、装置或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：基于通过外部电源向存储器装置的端子施加第二电压而在存储器装置的放大器的第一输入节点处产生第一电压；在放大器的第二节点处产生与第一电压偏移的第三电压，其中第二节点与第一共源共栅晶体管的第一栅极和第二共源共栅晶体管的第二栅极耦合；以及基于在放大器的第二节点处产生第三电压而激活放大器。
82.本文描述的方法700和设备的一些实例可以进一步包含用于执行以下步骤的操作、特征、装置或指令：基于激活放大器而通过放大器产生参考电压，其中可以基于在放大器的第二节点处产生第三电压而减小参考电压的过冲、参考电压的最大幅度或两者。
83.本文描述的方法700和设备的一些实例可以进一步包含用于执行以下步骤的操作、特征、装置或指令：通过与第二节点耦合的电流发生器向第二节点供应电流，其中产生第三电压可以进一步部分基于向第二节点供应电流。
84.本文描述的方法700和设备的一些实例可以进一步包含用于执行以下步骤的操作、特征、装置或指令：于在第二节点处产生第三电压之后向放大器传输经配置以启用放大器的信号，其中激活放大器可以基于在产生第三电压之后施加所述信号。
85.应注意，本文描述的方法描述可能的实施方案，且操作和步骤可以重新布置或以其它方式加以修改，且其它实施方案是可能的。此外，可组合来自所述方法中的两者或更多者的部分。
86.描述了一种设备。所述设备可包含存储器装置的放大器，其包含：第一共源共栅晶体管，其与放大器的第一节点耦合；第二共源共栅晶体管，其经由放大器的第一节点与第一共源共栅晶体管耦合；以及开关装置，其与第一共源共栅晶体管的第一栅极、第二共源共栅晶体管的第二栅极耦合并且与放大器的第二输入节点耦合，其中开关装置经配置以在第一节点处产生与施加到第二输入节点的第二电压偏移的第一电压，其中第二电压与对应于外部电源的第三电压相关联，并且其中放大器经配置以基于开关装置在第一节点处产生第一电压而被激活。
87.在一些实例中，放大器可包含电流发生器，所述电流发生器经由放大器的第一节
点与开关装置耦合，且经配置以向放大器的第一节点供应电流，其中开关装置可经配置以基于电流发生器向放大器的第一节点供应电流而在第一节点处产生第一电压。
88.在一些实例中，第一节点可与开关装置的第一端子和开关装置的第二端子耦合，并且其中第二输入节点可与开关装置的第三端子耦合。
89.在一些实例中，开关装置的第一端子包含开关装置的源极或漏极中的一者，开关装置的第三端子包含开关装置的源极或漏极中的另一者，并且开关装置的第二端子包含开关装置的栅极。
90.在一些实例中，放大器可包含晶体管，所述晶体管与第一共源共栅晶体管的源极或漏极中的一者以及第二输入节点耦合。
91.在一些实例中，晶体管的栅极可与第二输入节点耦合并且晶体管的源极或漏极中的一者可与第一共源共栅晶体管耦合。
92.在一些实例中，开关装置包含共源共栅晶体管、晶体管、二极管或其任何组合。
93.在一些实例中，存储器装置包含动态随机存取存储器装置。
94.描述了一种设备。所述设备可包含存储器装置，其中所述存储器装置包含放大器，所述放大器包含：第一共源共栅晶体管，其与存储器装置的放大器的第一节点耦合；第二共源共栅晶体管，其经由放大器的第一节点与第一共源共栅晶体管耦合；开关装置，其经由第一节点与第一共源共栅晶体管的第一栅极、第二共源共栅晶体管的第二栅极耦合并且与放大器的第二输入节点耦合；以及控制器，其与放大器耦合并且可用于使存储器装置进行以下操作：至少部分基于由外部电源向存储器装置的端子施加第二电压而在第二输入节点处产生第一电压，其中所述开关装置经配置以在放大器的第一节点处产生与第一电压偏移的第三电压；以及基于在放大器的第一节点处产生第三电压而激活放大器。另外或替代地，所述控制器可以包含用于基于由外部电源向所述存储器装置的端子施加第二电压而在所述第二输入节点处产生第一电压的装置，其中所述开关装置经配置以在所述放大器的所述第一节点处产生与所述第一电压偏移的第三电压，且至少部分基于在所述放大器的所述第一节点处产生所述第三电压而激活所述放大器。
95.在一些实例中，控制器可以进一步用于使所述设备进行以下操作和/或所述控制器可以包含用于进行以下操作的装置：基于激活放大器而通过放大器产生参考电压，其中可以基于在放大器的第一节点处产生第三电压而减小参考电压的过冲、参考电压的最大幅度或两者。
96.在一些实例中，放大器可以进一步包含与第一节点耦合的电流发生器，其中控制器可进一步用于使所述设备进行以下操作和/或所述控制器可以包含用于进行以下操作的装置：通过电流发生器向第一节点供应电流，其中产生第三电压可以进一步至少部分基于电流发生器向第一节点供应电流。
97.在一些实例中，控制器可进一步用于使所述设备进行以下操作和/或所述控制器可以包含用于进行以下操作的装置：于在第一节点处产生第三电压之后向放大器传输经配置以启用放大器的信号，其中激活放大器可以基于在产生第三电压之后施加所述信号。
98.在一些实例中，第一节点可与开关装置的第一端子和开关装置的第二端子耦合。
99.在一些实例中，放大器进一步包含晶体管，在晶体管的第一端子处与第二输入节点耦合，并且在晶体管的第二端子处与第一共源共栅晶体管的端子耦合。
100.在一些实例中，开关装置包含共源共栅晶体管、晶体管、二极管或其任何组合。
101.在一些实例中，存储器装置包含动态随机存取存储器装置。
102.本文描述的信息和信号可以使用多种不同技术和技艺中的任何一种来表示。例如，可以通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能引用的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信号示出为单个信号；然而，所属领域的一般技术人员将理解，所述信号可表示信号总线，其中总线可具有多种位宽度。
103.术语“电子通信”、“导电接触”、“连接”和“耦合”可指代支持信号在组件之间流动的组件之间的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径，则认为组件彼此电子通信(或彼此导电接触，或彼此连接，或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电子连通(或彼此导电接触，或彼此连接，或彼此耦合)的组件之间的导电路径可以是开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径，或所连接组件之间的导电路径可以是间接导电路径，其可包含例如开关、晶体管或其它组件的中间组件。在一些实例中，可以例如使用例如开关或晶体管等一或多个中间组件来中断所连接组件之间的信号流一段时间。
104.术语“耦合”指代从组件之间的开路关系移动到组件之间的闭路关系的条件，在开路关系中，信号当前无法通过导电路径在组件之间传送，在闭路关系中，信号能够通过导电路径在组件之间传送。当例如控制器等组件将其它组件耦合在一起时，组件发起允许信号通过先前不准许信号流动的导电路径在其它组件之间流动的改变。
105.术语“隔离”指代信号当前无法在组件之间流动的组件之间的关系。如果组件之间存在开路，则组件彼此隔离。例如，由定位在两个组件之间的开关间隔开的所述组件在开关断开时彼此隔离。当控制器隔离两个组件时，控制器实现以下改变：阻止信号使用先前准许信号流动的导电路径在组件之间流动。
106.本文使用的术语“层”或“级”是指几何结构(例如，相对于衬底)的层或片。每一层或级可以具有三个维度(例如，高度、宽度和深度)，并且可覆盖表面的至少一部分。例如，层或级可以是三维结构，其中两个维度大于第三维，例如薄膜。层或级可包含不同元件、组件和/或材料。在一些实例中，一层或一级可由两个或更多个子层或子级组成。
107.如本文所使用，术语“基本上”是指经修饰特征(例如由术语基本上修饰的动词或形容词)不必是绝对的但要足够接近以便获得特征的优点。
108.如本文所使用，术语“电极”可指电导体，且在一些实例中，可用作到存储器阵列的存储器单元或其它组件的电接触件。电极可包含迹线、导线、导电线、导电层等，用来提供存储器阵列的元件或组件之间的导电路径。
109.本文中论述的装置，包含存储器阵列，可形成于例如硅、锗、硅锗合金、砷化镓、氮化镓等半导体衬底上。在一些实例中，衬底为半导体晶片。在其它实例中，衬底可为绝缘体上硅(soi)衬底，例如玻璃上硅(sog)或蓝宝石上硅(sop)，或另一衬底上的半导体材料的外延层。可以通过使用包含但不限于磷、硼或砷的各种化学物种的掺杂来控制衬底或衬底的子区的导电性。可以在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法来执行掺杂。
110.本文中所论述的开关组件或晶体管可以表示场效应晶体管(fet)，且包括包含源
极、漏极和栅极的三端子装置。端子可以通过导电材料(例如金属)连接到其它电子元件。源极和漏极可以是导电的，并且可以包括经重掺杂半导体区，例如简并半导体区。源极和漏极可由轻掺杂的半导体区或沟道间隔开。如果沟道是n型(即，多数载流子是电子)，则fet可被称作n型fet。如果沟道是p型(即，多数载流子是电穴)，则fet可被称作p型fet。沟道可以由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制沟道导电性。例如，将正电压或负电压分别施加到n型fet或p型fet可导致沟道变得导电。当向晶体管栅极施加大于或等于晶体管的阈值电压的电压时，晶体管可以“导通”或“激活”。当向晶体管栅极施加小于晶体管的阈值电压的电压时，晶体管可以“断开”或“去激活”。
111.本文结合附图阐述的描述内容描述了实例配置，且并不表示可以实施的或在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”是指“充当实例、例子或说明”，且不“优选于”或“优于”其它实例。具体实施方式包含提供对所描述技术的理解的特定细节。然而，可以在没有这些具特定细节的情况下实践这些技术。在一些情况下，以框图形式展示众所周知的结构和装置以免混淆所描述实例的概念。
112.在附图中，类似组件或特征可具有相同的参考标记。此外，通过遵循虚线和第二标记的参考标记可以区分相同类型的各种组件，这些虚线和第二标记在相似组件当中予以区分。若在说明书中仅使用第一参考标记，则描述适用于具有相同第一参考标记而与第二参考标记无关的类似组件中的任一者。
113.本文描述的功能可以硬件、由处理器执行的软件、固件或其任何组合来实施。如果以由处理器执行的软件来实施，则可以将功能作为一或多个指令或代码存储于计算机可读媒体上或通过计算机可读媒体予以传输。在本公开和所附权利要求书的范围内还有其它实例及实施方案。例如，归因于软件的性质，本文描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或任何这些的组合来实施。实施功能的特征也可在物理上位于各个位置处，包含经分布以使得功能的各部分在不同物理位置处实施。
114.例如，可用通用处理器、dsp、asic、fpga或其它可编程逻辑装置、离散栅极或晶体管逻辑、离散硬件组件或其被设计成执行本文描述的功能的任何组合来实施或执行结合本文中的本公开而描述的各种说明性块和模块。通用处理器可为微处理器；但在替代方案中，处理器可为任何处理器、控制器、微控制器或状态机。处理器还可以实施为计算装置的组合(例如dsp和微处理器的组合、多个微处理器、与dsp核心结合的一或多个微处理器，或任何其它此类配置)。
115.如本文中所使用，包含在权利要求书中，项目的列表(例如，以例如“中的至少一者”或“中的一或多者”的短语开始的项目的列表)中所使用的“或”指示包含性列表，使得(例如)a、b或c中的至少一者的列表意指a或b或c或ab或ac或bc或abc(即，a和b和c)。另外，如本文所使用，短语“基于”不应理解为提及封闭条件集。例如，在不脱离本公开的范围的情况下，描述为“基于条件a”的示范性步骤可以基于条件a和条件b两者。换句话说，如本文所使用，短语“基于”应同样地解释为短语“至少部分基于”。
116.提供本文中的描述以使得所属领域的技术人员能够制造或使用本公开。对本公开的各种修改对所属领域的技术人员来说将是显而易见的，且本文所定义的一般原理可在不脱离本公开的范围的情况下应用于其它变体。因此，本公开不限于本文描述的实例和设计，而是被赋予与本文公开的原理和新颖特征一致的最宽范围。