存储器装置的制作方法

1.本公开的各种实施方式涉及存储器装置，并且更具体地，涉及能够执行编程操作的存储器装置。


背景技术：

2.存储器装置可以包括在供电中断时其内所存储的数据丢失的易失性存储器装置和即使在供电中断时也保持其内所存储的数据的非易失性存储器装置。
3.易失性存储器装置可以包括动态随机存取存储器(dram)和静态随机存取存储器(sram)。非易失性存储器装置可以包括只读存储器(rom)、可编程只读存储器(prom)、可擦除prom(eprom)、电eprom(eeprom)、nand flash等。
4.存储器装置可以包括存储器单元阵列、外围电路和控制逻辑电路。
5.存储器单元阵列可以包括多个存储块，并且多个存储块中的每一个可以包括能够存储数据的多个存储器单元。外围电路可以被配置为基于控制逻辑电路执行编程、读取或擦除操作。控制逻辑电路可以被配置为响应于输入命令根据编程、读取或擦除算法来控制外围电路。


技术实现要素：

6.本公开的实施方式可以提供一种存储器装置，其包括：存储块，其包括连接至字线和位线的存储器单元；页缓冲器，其通过位线连接至存储块，在编程操作期间，被配置为将从外部装置接收的原始数据转换为根据特定数据的数量划分为组的可变数据，并被配置为根据可变数据向位线施加编程使能电压或编程禁止电压；以及数据模式管理器，其被配置为控制页缓冲器在编程操作期间将原始数据转换为可变数据。
7.本公开的实施方式可以提供一种存储器装置，其包括：页缓冲器，其具有多个锁存器，该页缓冲器被配置为分别在锁存器的一部分中存储第一逻辑页数据、第二逻辑页数据和第三逻辑页数据；以及数据模式管理器，其被配置为控制页缓冲器，以通过在锁存器之间移动原始数据的第一逻辑页数据至第三逻辑页数据来将原始数据转换为可变数据，其中，当原始数据被转换为可变数据时，数据模式管理器被配置为控制页缓冲器以生成可变数据，所述可变数据具有根据第一逻辑页数据至第三逻辑页数据中包括的特定数据的数量划分为多个组的数据组合。
8.本公开的实施方式可以提供一种存储器装置，其包括：存储器单元，其根据n位数据的组合被编程为各种状态；外围电路，其被配置为接收原始数据以执行存储器单元的编程操作，并且将原始数据转换为根据特定数据的数量被划分为第一组至第n+1组的可变数据；以及控制逻辑电路，其被配置为控制外围电路将原始数据转换为可变数据，并且被配置为控制外围电路通过使用所述可变数据来对存储器单元进行编程。
附图说明
9.图1是例示了根据本公开的存储器系统的图。
10.图2是例示了根据本公开的存储器装置的图。
11.图3是例示了根据本公开的存储块的图。
12.图4是例示了根据本公开的页缓冲器组的图。
13.图5是例示了根据本公开的实施方式的页缓冲器的图。
14.图6是例示了根据本公开的编程操作的图。
15.图7a至图7c是例示了根据本公开的页缓冲器的操作的图。
16.图8是例示了根据本公开的第一实施方式的数据转换方法的图。
17.图9a和图9b是例示了根据本公开的第一实施方式的转换数据的各种实施方式的图。
18.图10是例示了根据本公开的第二实施方式的数据转换方法的图。
19.图11a和图11b是例示了根据本公开的第二实施方式的转换数据的各种实施方式的图。
20.图12是例示了应用了本公开的存储器装置的存储卡系统的图。
21.图13是例示了应用了本公开的存储器装置的固态驱动器(ssd)系统的图。
具体实施方式
22.本公开的各种实施方式涉及能够在编程操作期间将输入到存储器装置中的原始数据转换为根据给定规则划分的可变数据(variable data)的存储器装置。
23.图1是例示了根据本公开的存储器系统的图。
24.参照图1，存储器系统1000可以包括储存装置1100和存储器控制器1200。储存装置1100可以包括多个存储器装置md，并且存储器装置md可以通过通道连接至存储器控制器1200。
25.控制器1200可以在主机1500和存储器装置md之间进行通信。存储器控制器1200可以响应于来自主机1500的请求rq而生成命令cmd来控制存储器装置md并且即使没有来自主机1500的请求rq也可以执行后台操作以提高存储器系统1000的性能。例如，如果主机1500向存储器系统1000发送用于编程操作的请求rq和数据data，则存储器控制器1200可以将接收到的请求rq转换为命令cmd并向储存装置1100发送命令cmd和数据data。在包括于储存装置1100中的存储器装置md当中选择的存储器装置md可以接收从存储器控制器1200输出的命令cmd和数据data，并且可以响应于命令cmd对数据data进行编程。
26.存储器装置md可以对从存储器控制器1200接收到的原始数据data进行转换，然后对经转换的数据进行编程。将参考后面的附图描述被配置为转换数据并对经转换的数据进行编程的存储器装置md。
27.主机1500可以生成用于各种操作的请求rq，并向存储器系统1000输出所生成的请求rq。例如，请求rq可以包括用于控制编程操作的编程请求、用于控制读取操作的读取请求、以及用于控制擦除操作的擦除请求。
28.主机1500可以通过诸如以下接口的各种接口与存储器系统1000进行通信：快速外围组件互连(pcie)接口、高级技术附件(ata)接口、串行ata(sata)接口、并行ata(pata)接
口、串行附接scsi(sas)接口、快速非易失性存储器(nvme)接口、通用串行总线(usb)接口、多媒体卡(mmc)接口、增强型小磁盘接口(esdi))或集成驱动电子装置(ide)接口。
29.图2是例示了根据本公开的存储器装置的图。
30.参照图2，存储器装置md可以包括其内存储数据的存储器单元阵列110，执行编程、读取或擦除操作的外围电路200，以及控制外围电路200的控制逻辑电路300。
31.存储器单元阵列110可以包括多个存储块blk1至blki。存储块blk1至blki(i为正整数)中的每一个可以包括多个存储器单元，并且存储器单元可以被实现为平行于基板布置的二维结构或垂直于基板层叠的三维结构。
32.外围电路200可以包括电压发生器120、行解码器130、页缓冲器组140和输入/输出电路150。
33.电压发生器120可以响应于电压码vcd生成各种操作所需的操作电压，并且可以通过全局线gl输出操作电压。例如，电压发生器120可以响应于电压码vcd生成编程电压、验证电压、读取电压、通过电压、擦除电压等，并且可以通过全局线gl输出所生成的操作电压。
34.行解码器130可以根据行地址radd从存储器单元阵列110中所包括的存储块blk1到blki当中选择一个存储块，并且可以通过连接至选定存储块的局部线ll来发送操作电压。例如，行解码器130可以通过全局线gl接收操作电压并且可以响应于行地址radd通过选定局部线ll将操作电压发送到选定存储块。
35.页缓冲器组140可以通过位线bl连接至存储器单元阵列110。例如，页缓冲器组140可以包括分别连接至位线bl的多个页缓冲器。多个页缓冲器可以响应于页缓冲器控制信号pbcts而同时操作并且可以在编程操作或读取操作期间临时存储数据。在页缓冲器组140在编程操作期间存储从输入/输出电路150接收的原始数据之后，页缓冲器组可以响应于页缓冲器控制信号pbcts，通过根据给定规则转换原始数据来生成可变数据。如果生成了可变数据，则可变数据而不是原始数据可以存储在页缓冲器组140中。存储器装置md可以通过使用可变数据来执行编程操作。
36.输入/输出电路150可以通过输入/输出线连接至存储器控制器1200(参见图1)。输入/输出电路150可以通过输入/输出线输入和输出命令cmd、地址add和数据data。例如，输入/输出电路150可以将通过输入/输出线接收的命令cmd和地址add发送给控制逻辑电路300，并且可以在编程操作期间将通过输入/输出线从存储器控制器1200接收的数据data发送给页缓冲器组140。输入/输出电路150发送的数据data可以是原始数据。
37.控制逻辑电路300可以响应于命令cmd和地址add输出电压码vcd、行地址radd和页缓冲器控制信号pbcts。例如，控制逻辑电路300可以包括被配置为响应于命令cmd执行算法的软件和被配置为根据地址add和算法输出各种信号的硬件。此外，控制逻辑电路300可以包括数据模式管理器(data pattern manager)310，其被配置为在编程操作期间将输入到页缓冲器组140的原始数据转换为可变数据。
38.数据模式管理器310可以被配置为根据给定规则将原始数据转换为可变数据。例如，数据模式管理器310可以根据特定数据的数量将存储器单元的目标编程状态划分为多个组，并且可以将原始数据转换为可变数据，使得可变数据中包括的特定数据的数量在每个组内相同。换言之，可以在原始数据中以各种方式设置特定数据的数量，而不管目标编程状态如何，但是根据本实施方式，基于目标编程状态的组，在可变数据中特定数据的数量可
以设置为恒定的。特定数据可以从0或1中选择。在本实施方式中，将描述1被设置为特定数据的情况。
39.图3是例示了根据本公开的存储块的图，并且作为示例例示了图2所示的多个存储块blk1至blki中的第i存储块blki。
40.参照图3，第i存储块blki可以包括多个串st1至stj，j是正整数。第一串st1至第j串stj可以连接在第一位线bl1至第j位线blj与源极线sl之间。例如，第一串st1可以连接在第一位线bl1和源极线sl之间，第二串st2可以连接在第二位线bl2和源极线sl之间，并且第j串stj可以连接在第j位线blj和源极线sl之间。
41.第一串st1至第j串stj中的每一个可包括源极选择晶体管sst、多个存储器单元c1至cn和漏极选择晶体管dst。尽管图中未示出，但是在存储器单元c1至cn与源极选择晶体管sst或漏极选择晶体管dst之间还可以包括虚设单元。可以使用第j串stj作为示例来详细描述串的构造。
42.包括于不同串st1至stj中的源极选择晶体管sst的栅极可以共同连接至源极选择线ssl，并且第一存储器单元c1至第n存储器单元cn的栅极可以连接至第一字线wl1至第n字线wln，以及漏极选择晶体管dst的栅极可以共同连接至漏极选择线dsl。例如，包括于第j串stj中的源极选择晶体管sst可以根据施加至源极选择线ssl的电压，将源极线sl和第一存储器单元c1彼此电连接或彼此电断开。可变数据可以存储在第一存储器单元c1至第n存储器单元cn中。漏极选择晶体管dst可以根据施加至漏极选择线dsl的电压，将第j位线blj和第n存储器单元cn彼此电连接或彼此电断开。连接至相同字线的一组存储器单元被称为页pg，并且可以以页pg为基础执行编程和读取操作。
43.存储器单元c1至cn可以根据编程方法存储具有至少一位的数据。例如，将1位数据存储在一个存储器单元中的方法称为单级单元法，将2位数据存储在一个存储器单元中的方法称为多级单元法。将3位数据存储在一个存储器单元中的方法称为三级单元法，将4位数据存储在一个存储器单元中的方法称为四级单元法。另外，5位或更多位的数据可以存储在一个存储器单元中。
44.读取操作可以与编程操作以相同方式执行。例如，如果以三级单元法对包括于选定存储块中的存储器单元进行编程，则也可以以三级单元法执行读取操作。
45.图4是例示了根据本公开的页缓冲器组的图。
46.参照图4，页缓冲器组140可以包括分别连接至第一位线bl1至第j位线blj的第一页缓冲器pb1至第j页缓冲器pbj。第一页缓冲器pb1至第j页缓冲器pbj可以响应于页缓冲器控制信号pbcts同时操作。在编程操作期间，第一页缓冲器pb1至第j页缓冲器pbj可以被配置为响应于页缓冲器控制信号pbcts，临时存储从输入/输出电路150(参见图2)输出的原始数据并将原始数据转换为可变数据。第一页缓冲器pb1至第j页缓冲器pbj可以根据可变数据向第一位线bl1至第j位线blj施加编程使能电压或编程禁止电压。当电压被提供给第一位线bl1至第j位线blj并且编程电压被施加到第i存储块blki中包括的选定页时，选定页中包括的存储器单元可以被编程。
47.由于第一页缓冲器pb1至第j页缓冲器pbj彼此相同地被配置，因此下面通过使用第一页缓冲器pb1作为示例来详细描述页缓冲器的构造。
48.图5是例示了根据本公开的实施方式的页缓冲器的图。
49.参照图5，第一页缓冲器pb1可以包括第一开关s1至第十八开关s18、感测锁存器las和第一锁存器la1至第四锁存器la4。由于在图5所示的第一页缓冲器pb1中示出了本实施方式所需的电路，因此可以进一步包括执行各种功能的电路(未示出)以及图5所示的电路。页缓冲器控制信号pbcts(参见图2)中包括控制第一开关s1至第十八开关s18的信号。换言之，第一开关s1至第十八开关s18可以分别响应于页缓冲器控制信号pbcts(参见图2)而操作。
50.下面将详细描述图5所示的开关和锁存器中的每一个。
51.第一开关s1可以实现为可以响应于位线选择信号blsel电连接第一位线bl1和第二开关s2的nmos晶体管。第二开关s2可以连接在第一开关s1和接地端子gnd之间并且可以实现为可以响应于位线放电信号bldis使第一开关s1和第二开关s2之间的节点进行放电的nmos晶体管。例如，当电压施加到第一页缓冲器pb1中的第一位线bl1时、当感测第一位线bl1的电压或电流时、或者当对第一位线bl1进行放电时，可以接通第一开关s1。当对第一位线bl1进行放电时，可以接通第二开关s2。
52.第三开关s3可以连接在连接第一开关s1和第二开关s2的节点与电流感测节点cso之间，并且可以实现为响应于页缓冲器感测信号pbsense而导通的nmos晶体管。当电压被传输至第一页缓冲器pb1中的第一位线bl1时或者当感测第一位线bl1的电压或电流时，可以接通第三开关s3。第四开关s4可以连接在电源电压端子vcore和电流感测节点cso之间并且可以被实现为可以响应于电流感测节点控制信号sa_csoc而导通的nmos晶体管。当电压被施加至第一页缓冲器pb1中的第一位线bl1时或者当第一位线bl1的电流保持恒定时，可以接通第三开关s3和第四开关s4。
53.第五开关s5可以连接在电流感测节点cso和感测节点so之间并且可以实现为可以响应于感测节点传输信号transo而导通的nmos晶体管。当感测节点so的电压传输至电流感测节点cso时，当对电流感测节点cso预充电时，以及当电流感测节点cso的电压或电流传输至传感节点so时，可以接通第五开关s5。第六开关s6可以连接在第七开关s7和感测节点so之间并且可以实现为可以响应于反相预充电信号sa_pre_n而导通的pmos晶体管。第七开关s7可以连接在电源电压端子vcore和第六开关s6之间并且可以实现为可以根据数据感测节点qs中存储的数据而导通或截止的pmos晶体管。第八开关s8可以被实现为可以响应于反相预充电信号sa_pre_n将提供到电源电压端子vcore的电源电压传输至第六开关s6和第七开关s7之间的节点的pmos晶体管。
54.多个锁存器las、la1、la2、la3和la4可以通过多个开关s9至s18连接至感测节点so。例如，感测锁存器las可以通过第九开关s19和第十开关s10连接至感测节点so，第一锁存器la1可以通过第十一开关s11和第十二开关s12连接至感测节点so，第二锁存器la2可以通过第十三开关s13和第十四开关s14连接至感测节点so，第三锁存器la3可以通过第十五开关s15和第十六开关s16连接至感测节点so，并且第四锁存器la4可以通过第17开关s17和第18开关s18连接至感测节点so。另外，更多的锁存器可以连接至感测节点so。下面将详细描述图5所示的多个锁存器las、la1、la2、la3和la4以及多个开关s9至s18。
55.第九开关s9和第十开关s10可以连接在感测节点so和接地端子gnd之间，并且感测锁存器las可以连接至第十开关s10的栅极。第九开关s9可以被实现为响应于感测传输信号trans而连接感测节点so和第十开关s10的nmos晶体管。第十开关s10可以被实现为根据感
测锁存器las的数据感测节点qs中存储的数据连接或断开第九开关s9和接地端子gnd的nmos晶体管。
56.感测锁存器las可以包括连接在存储有不同数据的数据感测节点qs和反相数据感测节点qs_n之间的反相器。传统上，在感测节点so和反相数据感测节点qs_n之间的区域51中包括被配置为连接或断开感测节点so和反相数据感测节点qs_n的晶体管。然而，根据本实施方式，可以去除形成于相应区域51中的晶体管，以减小存储器装置的尺寸。
57.第十一开关s11和第十二开关s12可以连接在感测节点so和接地端子gnd之间，并且第一锁存器la1可以连接至第十二开关s12的栅极。第十一开关s11可以被实现为响应于第一传输信号tran1而连接感测节点so和第十二开关s12的nmos晶体管。第十二开关s12可以实现为根据第一锁存器la1的第一节点q1中存储的数据连接或断开第十一开关s11和接地端子gnd的nmos晶体管。
58.第一锁存器la1可以包括连接在存储有不同数据的第一节点q1和第一反相节点q1_n之间的反相器。传统上，在感测节点so和第一反相节点q1_n之间的区域52中包括被配置为连接或断开感测节点so和第一反相节点q1_n的晶体管。然而，根据本实施方式，可以去除形成于相应区域52中的晶体管以减小存储器装置的尺寸。
59.第十三开关s13和第十四开关s14可以连接在感测节点so和接地端子gnd之间，并且第二锁存器la2可以连接至第十四开关s14的栅极。第十三开关s13可以被实现为响应于第二传输信号tran2而连接感测节点so和第十四开关s14的nmos晶体管。第十四开关s14可以实现为根据第二锁存器la2的第二节点q2中存储的数据连接或断开第十三开关s13和接地端子gnd的nmos晶体管。
60.第二锁存器la2可以包括连接在存储有不同数据的第二节点q2和第二反相节点q2_n之间的反相器。传统上，在感测节点so和第二反相节点q2_n之间的区域53中包括被配置为连接或断开感测节点so和第二反相节点q2_n的晶体管。然而，根据本实施方式，可以去除形成于相应区域53中的晶体管以减小存储器装置的尺寸。
61.第十五开关s15和第十六开关s16可以连接在感测节点so和接地端子gnd之间，并且第三锁存器la3可以连接至第十六开关s16的栅极。第十五开关s15可以被实现为响应于第三传输信号tran3而连接感测节点so和第十六开关s16的nmos晶体管。第十六开关s16可以实现为根据第三锁存器la3的第三节点q3中存储的数据连接或断开第十五开关s15和接地端子gnd的nmos晶体管。
62.第三锁存器la3可以包括连接在存储有不同数据的第三节点q3和第三反相节点q3_n之间的反相器。传统上，在感测节点so和第三反相节点q3_n之间的区域54中包括被配置为连接或断开感测节点so和第三反相节点q3_n的晶体管。然而，根据本实施方式，可以去除形成于相应区域54中的晶体管以减小存储器装置的尺寸。
63.第十七开关s17和第十八开关s18可以连接在感测节点so和接地端子gnd之间，并且第四锁存器la4可以连接至第十八开关s18的栅极。第十七开关s17可以被实现为响应于第四传输信号tran4而连接感测节点so和第十八开关s18的nmos晶体管。第十八开关s18可以实现为根据第四锁存器la4的第四节点q4中存储的数据连接或断开第十七开关s17和接地端子gnd的nmos晶体管。
64.第四锁存器la4可以包括连接在存储有不同数据的第四节点q4和第四反相节点
q4_n之间的反相器。传统上，在感测节点so和第四反相节点q4_n之间的区域55中包括被配置为连接或断开感测节点so和第四反相节点q4_n的晶体管。然而，根据本实施方式，可以去除形成于相应区域55中的晶体管以减小存储器装置的尺寸。
65.在编程操作期间，第一页缓冲器pb1可以将从外部装置接收到的原始数据临时存储在第一锁存器la1至第三锁存器la3中，并且可以将第一锁存器la1至第三锁存器la3中存储的原始数据转换为可变数据。为此，第一页缓冲器pb1包括数量比逻辑页数据的数量多至少一个的锁存器。例如，在三级单元法中，逻辑页数据可以包括最低有效位(lsb)数据、中央有效位(csb)数据和最高有效位(msb)数据。由于在三级单元法中使用三项(piece)的逻辑页数据，所以第一页缓冲器pb1可以被配置为包括四个或更多个锁存器。
66.图5中未示出的其余页缓冲器也可以与第一页缓冲器pb1以相同的方式配置并且可以与第一页缓冲器pb1以相同的方式操作。由于即使页缓冲器以相同的方式操作，页缓冲器的锁存器中存储的原始数据的各项也是彼此不同的，因此在页缓冲器中转换的可变数据的各项也可以彼此不同。
67.图6是例示了根据本公开的编程操作的图。
68.参照图6，当执行第i存储块blki的编程操作时，包括于页缓冲器组140中的第一页缓冲器pb1至第j页缓冲器pbj可以响应于页缓冲器控制信号pbcts接收原始数据data_or并且可以根据给定规则将原始数据data_or转换为可变数据data_vr。第一页缓冲器pb1至第j页缓冲器pbj可以通过使用可变数据data_vr编程第i存储块blki的选定页。下面将描述根据本实施方式的编程操作的步骤。
69.图7a至图7c是例示了根据本公开的页缓冲器的操作的图，并且将描述在第一页缓冲器pb1中执行的操作作为示例。
70.参照图7a，如果开始编程操作，则响应于页缓冲器控制信号pbcts，包括最低有效位(lsb)数据、中央有效位(csb)数据和最高有效位(msb)数据的原始数据data_or可以被输入到第一页缓冲器pb1中。这里，原始数据可以是从外部装置接收的数据。外部装置可以是存储器控制器1200(参见图1)。
71.参照图7b，第一页缓冲器pb1可以响应于页缓冲器控制信号pbcts将原始数据data_or转换为可变数据data_vr。可变数据data_vr可以存储在存储有原始数据data_or的第一锁存器la1至第三锁存器la3中，但是可以存储在与存储有原始数据data_or的锁存器不同的锁存器中。图7b例示了在存储有原始数据data_or的第一锁存器la1至第三锁存器la3中覆写(overwritten)可变数据data_vr的实施方式。在该实施方式中，可变数据可以具有根据特定数据的数量被划分成多个组的模式。例如，当数据0和1中的数据1被设置为特定数据时，可变数据可以具有基于可变数据中数据1的数量将擦除状态和七个编程状态彼此区分开的模式。
72.参照图7c，第一页缓冲器pb1可以响应于页缓冲器控制信号pbcts基于第一锁存器la1至第三锁存器la3中存储的可变数据data_vr生成位线电压vbl，并且可以将位线电压vbl施加至第一位线bl1。位线电压vbl可以具有编程禁止电压电平或编程使能电压电平。例如，编程禁止电压电平可以是正电压电平，而编程使能电压电平可以是0v。
73.图8例示了根据本公开的第一实施方式的数据转换方法的图，其中作为第一实施方式示出了三级单元法。
74.参照图8，在三级单元法中，存储器单元的状态可以划分为一个擦除状态er和第一编程状态p1至第七编程状态p7。在擦除状态er下，存储器单元的阈值电压可以是最低的。从第一编程状态p1到第七编程状态p7，存储器单元可以具有逐步增加的阈值电压。存储器单元的状态可以根据最低有效位(lsb)数据、中央有效位(csb)数据和最高有效位(msb)数据的组合来确定。例如，在原始数据data_or中，擦除状态er可以被设置为最低有效位(lsb)数据为1，中央有效位(csb)数据为1，且最高有效位(msb)数据为1。如果在第一编程状态p1至第七编程状态p7的每一个中设置的原始数据data_or按照lsb、csb和msb的顺序布置，其可以是110、100、000、010、011、001和101。图8所示的原始数据data_or可以具有任何设置模式，以帮助理解本实施方式，并且可以设置为除了图8所示的模式之外的各种模式。
75.然而，由于对应于擦除状态er和第一编程状态p1至第七编程状态p7中的每一个的原始数据data_or没有以预定模式设置，因此对于页缓冲器中的每个可能需要大量锁存器，以使用原始数据data_or执行编程操作。
76.因此，根据本实施方式，为了使页缓冲器中包括的锁存器的数量最小化，可以利用给定规则将原始数据data_or转换为可变数据data_vr。将原始数据data_or转换为可变数据data_vr的操作可以由如图2所示的数据模式管理器310执行。虽然图2例示了数据模式管理器310包括于控制逻辑电路300(参见图2)中，但是数据模式管理器可以独立地设置于控制逻辑电路300(参见图2)外部。
77.根据本实施方式的给定规则，lsb数据、csb数据和msb数据的组合可以根据特定数据的数量划分为多个组，并且存储器单元的状态可以对应于每个组中包含的不同数据组合。例如，擦除状态er可以被设置为数据1的数量(#n)为三(3)的lsb数据、csb数据和msb数据的组合，第一编程状态p1至第三编程状态p3可以被设置为数据1的数量(#n)为二(2)的lsb数据、csb数据和msb数据的组合，并且第四编程状态p4至第六编程状态p6可以被设置为数据1的数量(#n)为一的lsb数据、csb数据和msb数据的组合，并且第七编程状态p7可以被设置为数据1的数量(#n)为零(0)的lsb数据、csb数据和msb数据的组合。
78.换句话说，在原始数据data_or中，第一编程状态p1至第三编程状态p3的lsb数据、csb数据和msb数据的组合中包括的数据1的数量(#n)是2、1和0，并且第四编程状态p4至第六编程状态p6的lsb数据、csb数据和msb数据的组合中包括的数据1的数量(#n)是1、2和1。因此，原始数据data_or可能无法依附至给定规则。
79.然而，根据本实施方式转换的可变数据data_vr可以按照给定规则设置，在该给定规则中根据数据1的数量划分与擦除状态er至第七编程状态p7相对应的数据组合。下面将详细描述根据第一实施方式的可变数据data_vr。
80.图9a和图9b是例示了根据本公开的第一实施方式的经转换的数据的各种实施方式的图。
81.参照图9a，具有最低阈值电压的擦除状态er可以被设置为数据1的数量(#n)为三(3)的lsb数据、csb数据和msb数据的组合，第一编程状态p1至第三编程状态p3可以被设置为数据1的数量(#n)为二(2)的lsb数据、csb数据和msb数据的组合，第四编程状态p4至第六编程状态p6可以被设置为数据1的数量(#n)为一(1)的lsb数据、csb数据和msb数据的组合，并且具有最高阈值电压的第七编程状态p7可以被设置为数据1的数量(#n)为零(0)的lsb数据、csb数据和msb数据的组合。
82.例如，与擦除状态er相对应的可变数据data_vr可以按照lsb、csb、msb的顺序设置为111。与第一编程状态p1至第三编程状态p3相对应的可变数据data_vr可以按照lsb、csb和msb的顺序设置为110、101和011。与第四编程状态p4至第六编程状态p6相对应的可变数据data_vr可以按照lsb、csb和msb的顺序设置为010、100和001。与第七编程状态p7相对应的可变数据data_vr可以按照lsb、csb和msb的顺序设置为000。
83.假设数据1的数量最多的数据组合称为第一组，数据1的数量最少的数据组合称为第二组，则在除了第一组和第二组之外的数据组合的组中，可以以各种方式改变存储器单元的状态与可变数据data_vr的匹配。换句话说，可以以各种方式改变具有相同数量的数据1的组中所包括的存储器单元的状态与可变数据data_vr的匹配。在这些数据组合当中，将参照图9b描述与图9a所示的数据组合不同的数据组合。
84.参照图9b，如在参照图9a描述的实施方式中一样，在擦除状态er中数据1的数量被设置为三(3)，在第一编程状态p1至第三编程状态p3中数据1的数量被设置为两(2)，在第四编程状态p4至第六编程状态p6中数据1的数量被设置为一(1)，并且在第七编程状态p7中不包括数据1。
85.在数据1的数量相同的组当中，在除了数据1的数量最多的组和数据1的数量最少的组之外的其余组中，可以以各种组合改变存储器单元的状态p1至p3以及p4至p6与可变数据data_vr的匹配。例如，与擦除状态er相对应的可变数据data_vr可以按照lsb、csb和msb的顺序设置为111。与第一编程状态p1至第三编程状态p3相对应的可变数据data_vr可以按照lsb、csb和msb的顺序设置为011、101和110。与第四编程状态p4至第六编程状态p6相对应的可变数据data_vr可以按照lsb、csb和msb的顺序被设置为010、001和100。与第七编程状态p7相对应的可变数据data_vr可以按照lsb、csb和msb的顺序设置为000。
86.在三级单元法中，由于使用了三项的逻辑页数据lsb、csb和msb，因此根据本实施方式可以生成的可变数据data_vr的组合可以如表1至表36所示地以各种方式改变。
87.【表1】
[0088] erp1p2p3p4p5p6p7lsb11100100csb11011000msb10110010
[0089]
【表2】
[0090] erp1p2p3p4p5p6p7lsb11101000csb11010100msb10110010
[0091]
【表3】
[0092] erp1p2p3p4p5p6p7lsb11101000csb11010010msb10110100
[0093]
【表4】
[0094][0095][0096]
【表5】
[0097] erp1p2p3p4p5p6p7lsb11100010csb11011000msb10110100
[0098]
【表6】
[0099] erp1p2p3p4p5p6p7lsb11100010csb11010100msb10111000
[0100]
【表7】
[0101] erp1p2p3p4p5p6p7lsb10110100csb11011000msb11100010
[0102]
【表8】
[0103] erp1p2p3p4p5p6p7lsb10111000csb11010100msb11100010
[0104]
【表9】
[0105] erp1p2p3p4p5p6p7lsb10111000csb11010010msb11100100
[0106]
【表10】
[0107] erp1p2p3p4p5p6p7lsb10110100csb11010010msb11101000
[0108]
【表11】
[0109] erp1p2p3p4p5p6p7lsb10110010csb11011000msb11100100
[0110]
【表12】
[0111] erp1p2p3p4p5p6p7lsb10110010csb11010100msb11101000
[0112]
【表13】
[0113] erp1p2p3p4p5p6p7lsb11100100csb10111000msb11010010
[0114]
【表14】
[0115] erp1p2p3p4p5p6p7lsb11101000csb10110100msb11010010
[0116]
【表15】
[0117][0118][0119]
【表16】
[0120] erp1p2p3p4p5p6p7lsb11100100csb10110010msb11011000
[0121]
【表17】
[0122] erp1p2p3p4p5p6p7lsb11100010csb10111000msb11010100
[0123]
【表18】
[0124] erp1p2p3p4p5p6p7
lsb11100010csb10110100msb11011000
[0125]
【表19】
[0126] erp1p2p3p4p5p6p7lsb11010100csb10111000msb11100010
[0127]
【表20】
[0128] erp1p2p3p4p5p6p7lsb11011000csb10110100msb11100010
[0129]
【表21】
[0130] erp1p2p3p4p5p6p7lsb11011000csb10110010msb11100100
[0131]
【表22】
[0132] erp1p2p3p4p5p6p7lsb11010100csb10110010msb11101000
[0133]
【表23】
[0134] erp1p2p3p4p5p6p7lsb11010010csb10111000msb11100100
[0135]
【表24】
[0136] erp1p2p3p4p5p6p7lsb11010010csb10110100msb11101000
[0137]
【表25】
[0138] erp1p2p3p4p5p6p7lsb10110100csb11101000
msb11010010
[0139]
【表26】
[0140][0141][0142]
【表27】
[0143] erp1p2p3p4p5p6p7lsb10111000csb11100010msb11010100
[0144]
【表28】
[0145] erp1p2p3p4p5p6p7lsb10110100csb11100010msb11011000
[0146]
【表29】
[0147] erp1p2p3p4p5p6p7lsb10110010csb11101000msb11010100
[0148]
【表30】
[0149] erp1p2p3p4p5p6p7lsb10110010csb11100100msb11011000
[0150]
【表31】
[0151] erp1p2p3p4p5p6p7lsb11010100csb11101000msb10110010
[0152]
【表32】
[0153] erp1p2p3p4p5p6p7lsb11011000csb11100100msb10110010
[0154]
【表33】
[0155] erp1p2p3p4p5p6p7lsb11011000csb11100010msb10110100
[0156]
【表34】
[0157] erp1p2p3p4p5p6p7lsb11010100csb11100010msb10111000
[0158]
【表35】
[0159] erp1p2p3p4p5p6p7lsb11010010csb11101000msb10110100
[0160]
【表36】
[0161] erp1p2p3p4p5p6p7lsb11010010csb11100100msb10111000
[0162]
参照表1至表36，可以看出，与具有最低阈值电压的擦除状态er匹配的可变数据data_vr全部固定为111，与具有最高阈值电压的第七编程状态p7匹配的可变数据data_vr全部固定为000。此外，可以看出，与第一编程状态p1至第三编程状态p3匹配的可变数据data_vr中数据1的数量为2，与第四编程状态p4至第六编程状态p6相匹配的可变数据data_vr中数据1的数量为1。
[0163]
图10是例示了根据本公开的第二实施方式的数据转换方法的图，其中作为第二实施方式示出了四级单元法。
[0164]
参照图10，在四级单元法中，存储器单元的状态可以被划分为一个擦除状态er和第一编程状态p1至第十五编程状态p15。在擦除状态er下，存储器单元的阈值电压可以是最低的。从第一编程状态p1到第十五编程状态p15，存储器单元可以具有逐步增加的阈值电压。存储器单元的状态可以根据最低有效位(lsb)数据、第一中央有效位(lcsb)数据、第二中央有效位(mcsb)数据和最高有效位(msb)数据的组合来确定。例如，在原始数据data_or中，擦除状态er可以被设置为最低有效位(lsb)数据为1，中央有效位(csb)数据为1，并且最高有效位(msb)数据为1。如果在第一编程状态p1至第十五编程状态p15中的每一个中设置的原始数据data_or按照lsb、lcsb、mcsb和msb的顺序布置，它们可以是1100、1110、1100、1000、0000、0100、0101、0111、0110、0010、1010、1011、0011、0001、1001、1101。图10所示的原始数据data_or可以具有任何设置模式，以帮助理解本实施方式，并且可以被设置为除了图10所示的模式之外的各种模式。
[0165]
然而，由于与擦除状态er和第一编程状态p1至第十五编程状态p15中的每一个相
对应的原始数据data_or未以预定模式设置，因此对于页缓冲器中的每个可能需要大量锁存器，以通过使用原始数据data_or执行编程操作。
[0166]
因此，根据本实施方式，为了使页缓冲器中包括的锁存器的数量最小化，可以利用给定规则将原始数据data_or转换为可变数据data_vr。将原始数据data_or转换为可变数据data_vr的操作可以由如图2所示的数据模式管理器310执行。虽然图2例示了数据模式管理器310包括于控制逻辑电路300(参见图2)中，但是数据模式管理器可以独立地设置于控制逻辑电路300(参见图2)的外部。
[0167]
根据本实施方式的给定规则，lsb数据、lcsb数据、mcsb数据和msb数据的组合可以根据特定数据的数量划分为多个组，并且存储器单元的状态可以对应于每个组中所包括的不同数据组合。例如，擦除状态er可以被设置为数据1的数量(#n)为四(4)的lsb、lcsb、mcsb和msb的数据组合，第一编程状态p1至第四编程状态p4可以被设置为数据1的数量(#n)为三(3)的lsb、lcsb、mcsb和msb的数据组合，第五编程状态p5至第十编程状态p10可以被设置为数据1的数量(#n)为二(2)的lsb、lcsb、mcsb和msb的数据组合，第十一编程状态p11至第十四编程状态p14可以被设置为数据1的数量(#n)为一(1)的lsb、lcsb、mcsb和msb的数据组合，并且第十五编程状态p15可以被设置为数据1的数量(#n)为零(0)的lsb、lcsb、mcsb和msb的数据组合。
[0168]
也就是说，在原始数据data_or中，第一编程状态p1至第四编程状态p4的lsb、lcsb、mcsb、msb的数据组合中包括的数据1的数量(#n)为3、2、1和0，第五编程状态p5至第十编程状态p10的lsb、lcsb、mcsb和msb的数据组合中包括的数据1的数量(#n)为1、2、3、2和1，第十一编程状态p11至第十四编程状态p14的lsb、lcsb、mcsb、msb的数据组合中包括的数据1的数量(#n)为3、2、1和2，并且第十五编程状态p15的lsb、lcsb、mcsb和msb的数据组合中包括的数据1的数量(#n)为3。因此，不存在给定规则。
[0169]
然而，根据本实施方式转换的可变数据data_vr可以按照给定规则设置，在该给定规则中根据数据1的数量来划分与擦除状态er至第十五编程状态p15相对应的数据组合。下面将详细描述根据第二实施方式的可变数据data_vr。
[0170]
图11a和图11b是例示了根据本公开的第二实施方式的转换数据的各种实施方式的图。
[0171]
参照图11a，具有最低阈值电压的擦除状态er可以被设置为数据1的数量(#n)为四(4)的lsb、lcsb、mcsb和msb的数据组合，第一编程状态p1至第四编程状态p4可以被设置为数据1的数量(#n)为三(3)的lsb、lcsb、mcsb和msb的数据组合，第五编程状态p5至第十编程状态p10可以被设置为数据1的数量(#n)为二(2)的lsb、lcsb、mcsb和msb的数据组合，第十一编程状态p11至第十四编程状态p14可以被设置为数据1的数量(#n)是一(1)的lsb、lcsb、mcsb和msb的数据组合，并且具有最高阈值电压的第十五编程状态p15可以被设置为数据1的数量(#n)为零(0)的lsb、lcsb、mcsb和msb的数据组合。
[0172]
例如，与擦除状态er相对应的可变数据data_vr可以按照lsb、lcsb、mcsb、msb的顺序设置为1111。与第一编程状态p1至第四编程状态p4相对应的可变数据data_vr可以按照lsb、lcsb、mcsb和msb的顺序设置为1110、1101、1011和0111，与第五编程状态p5至第十编程状态p10相对应的可变数据data_vr可以按照lsb、lcsb、mcsb和msb的顺序设置为1100、1010、1001、0110、0101和0011，并且与第十一编程状态p11至第十四编程状态p14相对应的
可变数据data_vr可以按照lsb、lcsb、mcsb和msb的顺序设置为1000、0100、0010和0001。与第十五编程状态p15相对应的可变数据data_vr可以按照lsb、lcsb、mcsb和msb的顺序设置为0000。
[0173]
假设数据1的数量最多的数据组合称为第一组，数据1的数量最少的数据组合称为第二组，则在除了第一组和第二组之外的组的数据组合中，可以以各种方式改变存储器单元的状态与可变数据data_vr的匹配。换句话说，可以以各种方式改变具有相同数量的数据1的组中所包括的存储器单元的状态与可变数据data_vr的匹配。在这些数据组合当中，将参照图11b描述与图11a所示的数据组合不同的数据组合。
[0174]
参照图11b，如在参考图11a描述的实施方式中一样。在擦除状态er中数据1的数量被设置为四(4)，在第一编程状态p1至第四编程状态p4中数据1的数量被设置为三(3)，在第五编程状态p5至第十编程状态p10中数据1的数量被设置二(2)，在第十一编程状态p11至第十四编程状态p14中数据1的数量被设置为一(1)，并且在第十五编程状态p15中不包括数据1(#n＝0)。
[0175]
在数据1的数量相同的组当中，除了数据1的数量最多的组和数据1的数量最少的组之外的其余组中，可以以各种组合改变存储器单元的编程状态p1至p4、p5至p10、以及p11至p14与可变数据data_vr的匹配。例如，与擦除状态er的可变数据data_vr可以按照lsb、lcsb、mcsb和msb的顺序设置为1111。与第一编程状态p1至第四编程状态p4相对应的可变数据data_vr可以按照lsb、lcsb、mcsb和msb的顺序设置为0111、1011、0111和1110，与第五编程状态p5至第十编程状态p10相对应的可变数据data_vr可以按照lsb、lcsb、mcsb和msb的顺序设置为0011、0101、1001、0110、1010和1100，并且与第十一编程状态p11至第十四编程状态p14相对应的可变数据data_vr可以按照lsb、lcsb、mcsb和msb的顺序设置为0001、0010、0100和1000。与第十五编程状态p15相对应的可变数据data_vr可以按照lsb、lcsb、mcsb和msb的顺序设置为0000。
[0176]
在本实施方式中，已经公开了在三级单元法和四级单元法中将原始数据data_or转换为可变数据data_vr的方法，但本公开不限于此。更高级单元法可以利用相同的规则并且可以根据特定数据的数量来设置。在相同组内，编程状态和可变数据data_vr的组合也可以以各种方式改变。
[0177]
图12是例示了应用了本公开的存储器装置的存储卡系统的图。
[0178]
参照图12，存储卡系统2000可以包括存储器控制器2100、存储器装置2200和连接器2300。
[0179]
存储器控制器2100可以连接至存储器装置2200。存储器控制器2100可以被配置为访问存储器装置2200。例如，存储器控制器2100可以被配置为控制编程操作、读取操作、或者擦除操作，或者被配置为控制存储器装置2200的后台操作。存储器控制器2100可以在存储器装置2200和主机之间提供接口。存储器控制器2100可以驱动控制存储器装置2200的固件。存储器装置2200可以与参照图2描述的存储器装置md以相同的方式实施。
[0180]
存储器控制器2100可以通过连接器2300与外部装置通信。存储器控制器2100可以基于特定的通信协议与外部装置(例如，主机)通信。在实施方式中，存储器控制器2100可以通过诸如以下协议的各种通信协议中的至少一种与外部装置通信：通用串行总线(usb)、多媒体卡(mmc)、嵌入型mmc(emmc)、外围组件互连(pci)、pci-快速(pci-e)、高级技术附件
(ata)、串行ata、并行ata、小型计算机系统接口(scsi)、增强型小磁盘接口(esdi)、集成驱动电子装置(ide)、火线、通用闪存存储(ufs)、wi-fi、蓝牙和快速非易失性存储器(nvme)协议。在实施方式中，连接器2300可以通过上述各种通信协议中的至少一种来定义。
[0181]
在实施方式中，存储器装置2200可以实现为诸如以下装置的各种非易失性存储器装置中的任何非易失性存储器装置：电可擦除可编程rom(eeprom)、nand闪存存储器、nor闪存存储器、相变ram(pram)、电阻ram(reram)、铁电ram(fram)和自旋转移力矩磁ram(stt-mram)。
[0182]
在实施方式中，存储器控制器2100和存储器装置2200可以集成到单个半导体装置中以形成存储卡。例如，存储器控制器2100和存储器装置2200可以集成到单个半导体装置中以形成存储卡，诸如个人计算机存储卡国际协会(pcmcia)、紧凑型闪存卡(cf)、智能媒体卡(sm或smc)、记忆棒、多媒体卡(mmc、rs-mmc、微型mmc、emmc)、sd卡(sd、迷你sd、微型sd或sdhc)或通用闪存存储(ufs))。
[0183]
图13是例示了应用了本公开的存储器装置的固态驱动器(ssd)系统的图。
[0184]
参照图13，ssd系统3000可以包括主机3100和ssd 3200。ssd 3200可以通过信号连接器3001与主机3100交换信号，并且可以通过电源连接器3002接收电源电压。ssd 3200可以包括ssd控制器3210、多个闪存存储器3221至322n、辅助电源3230和缓冲器存储器3240。
[0185]
根据本公开的实施方式，闪存存储器3221至322n可以与参照图2描述的存储器装置md具有相同的配置。
[0186]
ssd控制器3210可以响应于从主机3100接收到的信号来控制多个闪存存储器3221至322n。在实施方式中，该信号可以是基于主机3100和ssd 3200之间的接口的信号。例如，信号可以是按照诸如以下接口的各种接口中的至少一种而定义的信号：通用串行总线(usb)、多媒体卡(mmc)、嵌入型mmc(emmc)、外围组件互连(pci)、pci-快速(pci-e)、高级技术附件(ata)、串行ata(sata)、并行ata(pata)、小型计算机系统接口(scsi)、增强型小磁盘接口(esdi)、集成驱动电子装置(ide)、火线、通用闪存存储(ufs)、wi-fi、蓝牙和快速非易失性存储器(nvme)接口。
[0187]
辅助电源3230可以通过电源连接器3002连接至主机3100。辅助电源3230可以被供应有来自主机3100的电力，并且可以由该电力充电。当来自主机3100的供电无法平稳执行时，辅助电源3230可以为ssd 3200供电。在实施方式中，辅助电源3230可以位于ssd 3200内部或位于ssd 3200外部。例如，辅助电源3230可以设置在主板中并且可以向ssd 3200供应辅助电力。
[0188]
缓冲器存储器3240可以用作ssd 3200的缓冲器存储器。例如，缓冲器存储器3240可以临时存储从主机3100接收的数据或从多个闪存存储器3221至322n接收的数据或者可以临时存储闪存存储器3221至322n的元数据(例如，映射表)。缓冲器存储器3240可以包括诸如dram、sdram、ddr sdram和lpddr sdram之类的易失性存储器、或诸如fram、reram、stt-mram和pram之类的非易失性存储器。
[0189]
根据本公开，可以减小存储器装置的尺寸并且防止由于尺寸减小导致的编程操作速度的降低。
[0190]
相关申请的交叉引用
[0191]
本技术要求于2021年1月19日提交的韩国专利申请no.10-2021-0007384的优先
权，其全部内容通过引用并入本文中。