用于控制通过存储器单元的电流的技术的制作方法

用于控制通过存储器单元的电流的技术


背景技术：

1.在某些电路(例如相变存储器单元)中，可能需要对通过部件的电流脉冲的幅度和持续时间进行细粒度(fine-grained)控制。例如，通过存储器单元的高电流密度的短脉冲可能改变存储器单元的相位，从而改变或复位存储器单元所存储的值。
2.在一些情况下，可以选择若干不同的部件来由相同的电流源驱动。然而，通过不同部件的电气路径可能具有不同的电容值和电阻值。因此，为了控制通过选定部件的电流，电流源必须考虑通过选定部件的电气路径的电容和/或电阻。
附图说明
3.在附图中以示例而非限制的方式示出了本文描述的概念。为了说明的简单和清楚，附图中所示的元件不一定按比例绘制。在认为适当的地方，在附图中重复附图标记以指示对应或类似的元件。
4.图1示出了根据某些实施例的计算机系统的部件。
5.图2示出了根据某些实施例的存储器分区。
6.图3是根据一个实施例的三维(3d)交叉点存储器堆叠体的部分的透视图。
7.图4是通过图3的3d交叉点存储器堆叠体的一个部件的电流路径的透视图。
8.图5是通过图3的3d交叉点存储器堆叠体的一个部件的电流路径的透视图。
9.图6示出了根据某些实施例的耦接到存取电路的存储器单元。
10.图7示出了通过存储器单元的电气路径的简化电路图。
11.图8和图9是用于控制通过部件的电流的方法的至少一个实施例的简化流程图。
12.图10是对于电流源的一个实施例，作为时间的函数的通过电气路径并且到达电气路径中的部件的电流的图示。
13.图11是对于两个电流源的一个实施例，作为时间的函数的通过电气路径并且到达电气路径中的部件的电流的图示。
具体实施方式
14.虽然本公开内容的概念易于进行各种修改和替代形式，但是其具体实施例已经在附图中通过示例的方式示出并且将在本文中详细描述。然而，应当理解，不旨在将本公开内容的概念限制为所公开的特定形式，而是相反，旨在涵盖与本公开内容和所附权利要求一致的所有修改、等同变换和替代。
15.说明书中对“一个实施例”、“实施例”、“说明性实施例”等的引用指示所描述的实施例可以包括特定特征、结构或特性，但是每个实施例可以或可以不必包括该特定特征、结构或特性。此外，这些短语不一定是指相同的实施例。此外，当结合实施例描述特定特征、结构或特性时，认为结合其他实施例实现这种特征、结构或特性是在本领域技术人员的知识范围内的，而不管是否明确描述。另外，应当理解，以“至少一个a、b和c”的形式包括在列表中的项目可以表示(a)；(b)；(c)；(a和b)；(a和c)；(b和c)；或(a，b和c)。类似地，以“a、b或c
中的至少一个”的形式列出的项目可以表示(a)；(b)；(c)；(a和b)；(a和c)；(b和c)；或(a，b和c)。
16.在一些情况下，所公开的实施例可以以硬件、固件、软件或其任何组合来实现。所公开的实施例还可以被实现为由暂时性或非暂时性机器可读(例如，计算机可读)存储介质承载或存储在其上的指令，所述指令可以由一个或多个处理器读取并且执行。机器可读存储介质可以被具体化为用于以机器可读的形式存储或传输信息的任何存储设备、机构或其他物理结构(例如，易失性或非易失性存储器、介质盘或其他介质设备)。
17.在附图中，一些结构或方法特征可以以特定的布置和/或排序示出。然而，应当理解，这样的特定布置和/或排序可能不是必需的。相反，在一些实施例中，这些特征可以以与说明性附图中所示不同的方式和/或顺序来布置。另外，在特定附图中包括结构或方法特征并不意味着暗示这样的特征在所有实施例中都是必需的，并且在一些实施例中，可以不包括这样的特征或这样的特征可以与其他特征组合。
18.尽管附图示出了特定的计算机系统，但是各种实施例的概念可应用于任何合适的计算机系统。其中可以使用本公开内容的教导的系统的示例包括台式计算机系统、服务器计算机系统、存储系统、手持设备、平板电脑、其他薄笔记本、片上系统(soc)设备和嵌入式应用。手持设备的一些示例包括蜂窝电话、数码相机、媒体播放器、个人数字助理(pda)和手持pc。嵌入式应用可以包括微控制器、数字信号处理器(dsp)、soc、网络计算机(netpc)、机顶盒、网络集线器、广域网(wan)交换机或者可以执行下面教导的功能和操作的任何其他系统。本公开内容的各种实施例可以在任何合适的计算环境中使用，例如个人计算设备、服务器、大型机、云计算服务供应商基础设施、数据中心、通信服务供应商基础设施(例如，演进分组核心的一个或多个部分)或包括一个或多个计算设备的其他环境。
19.图1示出了根据某些实施例的计算机系统100的部件。系统100包括耦接到外部输入/输出(i/o)控制器104的中央处理单元(cpu)102、诸如固态驱动器(ssd)的存储设备106、以及系统存储器设备107。在操作期间，数据可以在存储设备106和/或系统存储器设备107与cpu 102之间传递。在各种实施例中，涉及存储设备106或系统存储器设备107的特定存储器访问操作(例如，读取和写入操作)可以由操作系统和/或由处理器108执行的其他软件应用程序发出。在各种实施例中，存储设备106可以包括存储设备控制器118和一个或多个存储器芯片116，每个存储器芯片116包括任何合适数量的存储器分区122。
20.在各种实施例中，存储器分区122可以包括3d交叉点存储器阵列。在一些实施例中，3d交叉点存储器阵列可以包括无晶体管(例如，至少相关于存储器的数据存储器元件)可堆叠交叉点架构，其中存储器单元位于排列成栅格的行地址线与列地址线的交点处。
21.在说明性实施例中，3d交叉点存储器阵列的存储器单元可以通过使特定电流密度和持续时间的电流脉冲通过存储器单元来复位。电流加热存储器单元，从而改变存储器单元的相位。可以使用短暂的高电流密度脉冲，以便减少对附近存储器单元的热扰动，这将减少3d交叉点存储器阵列的原始位错误率(bit-error rate)。可以使用诸如电流镜的电流源来提供期望的电流密度。然而，电流源通常使电流通过电气路径的其他部分(例如字线和位线)，以便使电流通过选定存储器单元。电气路径是指从电压或电流源流过选定存储器单元并且进入地的电流所采取的路径。电气路径的电容和电阻将取决于所选择的特定存储器单元(并且因此取决于特定字线和位线)。因此，经调节以在选定存储器单元处提供期望的电
流密度的电流源将首先必须基于电气路径的电容对电气路径充电，从而延长启动电流源所需的时间段。过驱动电流源以更快地对电气路径充电可以阻止电流源以期望的电流密度来驱动选定存储器单元。
22.为了解决对电气路径充电的需要，在说明性实施例中，可以使用第二电流源。第二电流源可以快速地提供附加电流以对电气路径充电，并且然后关断第二电流源。第一电流源然后可以向目标存储器单元提供经调节的电流密度以执行期望的操作。
23.cpu 102包括处理器108，例如微处理器、嵌入式处理器、数字信号处理器(dsp)、网络处理器、手持处理器、应用处理器、协处理器、soc或执行代码(例如软件指令)的其他设备。在所示实施例中，处理器108包括两个处理元件(在所示实施例中为内核114a和114b)，这两个处理元件可以包括非对称处理元件或对称处理元件。然而，处理器可以包括可以是对称或非对称的任何数量的处理元件。cpu 102在本文中可以被称为主机计算设备(尽管主机计算设备可以是可操作以向存储设备106发出存储器访问命令的任何合适的计算设备)。
24.在一个实施例中，处理元件是指支持软件线程的硬件或逻辑。硬件处理元件的示例包括：线程单元、线程时隙、线程、处理单元、上下文、上下文单元、逻辑处理器、硬件线程、内核和/或能够保持处理器的状态(例如执行状态或架构状态)的任何其他元件。即，在一个实施例中，处理元件是指能够独立地与诸如软件线程、操作系统、应用程序或其他代码等的代码相关联的任何硬件。物理处理器(或处理器插槽)通常是指集成电路，其可能包括任何数量的其他处理元件，例如内核或硬件线程。
25.内核114(例如，114a或114b)可以指位于集成电路上的能够维持独立架构状态的逻辑，其中每个独立维持的架构状态与至少一些专用执行资源相关联。硬件线程可以指位于集成电路上的能够维持独立架构状态的任何逻辑，其中独立维持的架构状态共享对执行资源的访问。可以看出，当共享某些资源而其他资源专用于架构状态时，硬件线程和内核的命名之间的界线重叠。然而，通常，内核和硬件线程被操作系统视为单独的逻辑处理器，其中操作系统能够单独地调度每个逻辑处理器上的操作。
26.在各种实施例中，处理元件还可以包括一个或多个算术逻辑单元(alu)、浮点单元(fpu)、高速缓存、指令流水线、中断处理硬件、寄存器或便于处理元件的操作的其他硬件。
27.i/o控制器110是集成i/o控制器，其包括用于在cpu 102与i/o设备之间传送数据的逻辑。在其他实施例中，i/o控制器110可以在与cpu 102不同的芯片上。i/o设备可以指能够向诸如cpu102的电子系统传递数据和/或从其接收数据的任何合适的设备。例如，i/o设备可以包括音频/视频(a/v)设备控制器，例如图形加速器或音频控制器；数据存储设备控制器，例如磁存储盘或光存储盘控制器；无线收发器；网络处理器；网络接口控制器；或用于诸如监视器、打印机、鼠标、键盘或扫描仪的另一输入设备的控制器；或其他合适的设备。在特定实施例中，i/o设备可以包括通过i/o控制器110耦接到cpu 102的存储设备106。
28.i/o设备可以使用任何合适的信令协议与cpu 102的i/o控制器110通信，所述信令协议例如外围部件互连(pci)、pci express(pcie)、通用串行总线(usb)、串行连接scsi(sas)、串行ata(sata)、光纤通道(fc)、ieee 802.3、ieee 802.11或其他当前或未来的信令协议。在特定实施例中，i/o控制器110和相关联的i/o设备可以根据诸如非易失性存储器express(nvme)(例如，如由可在www.nvmexpress.org/specifications/获得的规范中的一个或多个所描述的)或高级主机控制器接口(ahci)(例如，如由诸如可在http://
www.intel.com/content/www/us/en/io/serial-ata/serial-ata-ahci-spec-rev1-3-1.html获得的串行ata ahci：规范、rev.1.3.1之类的一个或多个ahci规范所描述的)之类的逻辑设备接口规范来传送数据和命令。在各种实施例中，耦接到i/o控制器110的i/o设备可以位于片外(例如，不在与cpu 102相同的芯片上)或者可以集成在与cpu 102相同的芯片上。
29.cpu存储器控制器112是集成存储器控制器，其控制去往和来自一个或多个系统存储器设备107的数据流。cpu存储器控制器112可以包括可操作以从系统存储器设备107读取、向系统存储器设备107写入、或向系统存储器设备107请求其他操作的逻辑。在各种实施例中，cpu存储器控制器112可以从内核114和/或i/o控制器110接收写入请求，并且可以将这些请求中指定的数据提供给系统存储器设备107以用于存储在其中。cpu存储器控制器112还可以从系统存储器设备107读取数据，并且将所读取的数据提供给i/o控制器110或内核114。在操作期间，cpu存储器控制器112可以发出包括系统存储器设备107的一个或多个地址的命令，以便从存储器读取数据或向存储器写入数据(或执行其他操作)。在一些实施例中，cpu存储器控制器112可以在与cpu 102相同的芯片上实现，而在其他实施例中，cpu存储器控制器112可以在与cpu 102不同的芯片上实现。i/o控制器110可以对一个或多个存储设备106执行类似的操作。
30.cpu 102还可以通过外部i/o控制器104耦接到一个或多个其他i/o设备。在特定实施例中，外部i/o控制器104可以将存储设备106耦接到cpu 102。外部i/o控制器104可以包括用于管理一个或多个cpu 102与i/o设备之间的数据流的逻辑。在特定实施例中，外部i/o控制器104与cpu 102一起位于主板上。外部i/o控制器104可以使用点对点或其他接口与cpu 102的部件交换信息。
31.系统存储器设备107可以存储任何合适的数据，例如由处理器108用来提供计算机系统100的功能的数据。例如，与由内核114执行的程序或访问的文件相关联的数据可以存储在系统存储器设备107中。因此，系统存储器设备107可以包括存储由内核114执行或以其他方式使用的数据和/或指令序列的系统存储器。在各种实施例中，系统存储器设备107可以存储临时数据、即使在去除对系统存储器设备107的供电之后也维持其状态的持久性数据(例如，用户的文件或指令序列)、或其组合。系统存储器设备107可以专用于特定cpu 102或与计算机系统100的其他设备(例如，一个或多个其他处理器或其他设备)共享。
32.在各种实施例中，系统存储器设备107可以包括包括任何数量的存储器分区的存储器、存储器设备控制器和其他支持逻辑(未示出)。存储器分区可以包括非易失性存储器和/或易失性存储器。
33.非易失性存储器是一种存储介质，其不需要电力来维持由介质存储的数据的状态，因此，即使中断容纳存储器的设备的电力，非易失性存储器也可以具有确定的状态。非易失性存储器的非限制性示例可以包括以下中的任何一个或其组合：3d交叉点存储器、相变存储器(例如，在存储器单元中使用硫属化物材料玻璃相变材料的存储器)、铁电存储器、硅-氧化物-氮化物-氧化物-硅(sonos)存储器、聚合物存储器(例如，铁电聚合物存储器)、铁电晶体管随机存取存储器(fe-tram)双向存储器、反铁电存储器、纳米线存储器、电可擦除可编程只读存储器(eeprom)、忆阻器、单级或多级相变存储器(pcm)、自旋霍尔效应磁性ram(she-mram)和自旋转移矩磁性ram(sttram)、电阻存储器、并入有忆阻器技术的磁阻随
机存取存储器(mram)存储器、包括金属氧化物基(metal oxide base)、氧空位基和导电桥随机存取存储器(cb-ram)的电阻存储器、基于自旋电子磁性结存储器的设备、基于磁性隧穿结(mtj)的设备、基于dw(畴壁)和sot(自旋轨道转移)的设备、基于晶闸管的存储器设备、或上述设备中的任意设备的组合、或其他存储器。
34.易失性存储器是需要电力来维持由介质存储的数据的状态的存储介质(因此易失性存储器是如果到容纳存储器的设备的电力中断则其状态(并且因此存储在其上的数据)不确定的存储器)。动态易失性存储器需要刷新存储在设备中的数据以维持状态。动态易失性存储器的一个示例包括dram(动态随机存取存储器)，或一些变体，例如同步dram(sdram)。如本文所述的存储器子系统可以与多种存储器技术兼容，例如ddr3(双倍数据速率版本3，jedec(联合电子设备工程委员会)在2007年6月27日最初发布，当前为发布版本21(release 21))、ddr4(ddr版本4，jesd79-4初始规范，由jedec在2012年9月发布)、ddr4e(ddr版本4，目前由jedec讨论的扩展的ddr版本4)、lpddr3(低功率ddr版本3，jesd209-3b，由jedec在2013年8月发布)、lpddr4(低功率双倍数据速率(lpddr)版本4，jesd209-4，由jedec在2014年8月最初发布)、wio2(宽i/o2(wideio2)、jesd229-2，由jedec在2014年8月最初发布)、hbm(高带宽存储器dram，jesd235，由jedec在2013年10月最初发布)、ddr5(ddr版本5，目前由jedec讨论)、lpddr5，由jedec在2020年1月最初发布、hbm2(hbm版本2)，由jedec在2020年1月最初发布、或其他存储器技术或存储器技术的组合，以及基于这些规范的派生或扩展的技术。
35.存储设备106可以存储任何合适的数据，例如由处理器108用来提供计算机系统100的功能的数据。例如，与由内核114a和114b执行的程序或访问的文件相关联的数据可以存储在存储设备106中。因此，在一些实施例中，存储设备106可以存储数据和/或由内核114a和114b执行或以其他方式使用的指令序列。在各种实施例中，存储设备106可以存储即使在去除对存储设备106的供电之后也维持其状态的持久性数据(例如，用户的文件或软件应用程序代码)。存储设备106可以专用于cpu 102或与计算机系统100的其他设备(例如，另一cpu或其他设备)共享。
36.在所示出的实施例中，存储设备106包括存储设备控制器118和四个存储器芯片116，每个存储器芯片包括可操作用于存储数据的四个存储器分区122，然而，存储设备可以包括任何合适数量的存储器芯片，每个存储器芯片具有任何合适数量的存储器分区。存储器分区122包括可操作以存储数据的多个存储器单元。存储器分区122的单元可以以任何合适的方式布置，例如以行(例如，字线)和列(例如，位线)、三维结构、扇区或以其他方式布置。在各种实施例中，单元可在逻辑上分组为库(bank)、块、子块、字线、页、帧、字节、切片(slice)或其他合适的组。在各种实施例中，存储器分区122可以包括上面列出的易失性或非易失性存储器中的任何一个或其他合适的存储器。在特定实施例中，每个存储器分区122包括一个或多个3d交叉点存储器阵列。结合以下附图更详细地描述3d交叉点阵列。
37.在各种实施例中，存储设备106可以包括盘驱动器(例如，固态驱动器)；存储器卡；通用串行总线(usb)驱动器；双列直插式存储器模块(dimm)，例如非易失性dimm(nvdimm)；集成在诸如智能电话、相机或媒体播放器的设备内的储存器；或其他合适的大容量存储设备。
38.在特定实施例中，一个或多个存储器芯片116包含在半导体封装中。在各种实施例
中，半导体封装可以包括外壳，该外壳包括一个或多个半导体芯片(也称为管芯)。封装还可以包括用于连接到外部电路的接触引脚或引线。在各种实施例中，存储器芯片可以包括一个或多个存储器分区122。
39.因此，在一些实施例中，存储设备106可以包括封装，该封装包括多个芯片，每个芯片包括一个或多个存储器分区122。然而，存储设备106可以包括任何合适的物理布置中的一个或多个存储器分区和相关联的逻辑的任何合适的布置。例如，存储器分区122可以被包含在一个或多个不同的物理介质中，例如电路板、半导体封装、半导体芯片、盘驱动器、其他介质或其任何组合。
40.系统存储器设备107和存储设备106可以包括任何合适类型的存储器，并且在各种实施例中不限于存储器的特定速度、技术或形状因子。例如，存储设备106可以是盘驱动器(例如固态驱动器)、与计算设备集成的存储器(例如，集成在计算设备的电路板上的存储器)、可以插入存储器插槽中的存储器模块(例如，双列直插式存储器模块)、或其他类型的存储设备。类似地，系统存储器107可以具有任何合适的形状因子。此外，计算机系统100可以包括多种不同类型的存储设备。
41.系统存储器设备107或存储设备106可以包括任何合适的接口，以使用任何合适的通信协议与cpu存储器控制器112或i/o控制器110通信，所述通信协议例如基于ddr的协议、pci、pcie、usb、sas、sata、fc、系统管理总线(smbus)或其他合适的协议。在一些实施例中，系统存储器设备107或存储设备106还可以包括通信接口，以根据诸如nvme、ahci或其他合适规范的任何合适的逻辑设备接口规范与cpu存储器控制器112或i/o控制器110通信。在特定实施例中，系统存储器设备107或存储设备106可以包括多个通信接口，每个通信接口使用单独的协议与cpu存储器控制器112和/或i/o控制器110通信。
42.存储设备控制器118可以包括逻辑，以从cpu 102接收请求(例如，经由与cpu存储器控制器112或i/o控制器110通信的接口)，使得关于存储器芯片116执行请求，并且将与请求相关联的数据提供给cpu 102(例如，经由cpu存储器控制器112或i/o控制器110)。存储设备控制器118还可操作以经由纠错码(ecc引擎)来检测和/或校正在存储器操作期间遇到的错误。在各种实施例中，控制器118还可以监视存储设备106的各种特性，例如温度或电压，并且向cpu 102报告相关联的统计。存储设备控制器118可以在与存储器芯片116相同的电路板或设备上实现，或者在不同的电路板或设备上实现。例如，在一些环境中，存储设备控制器118可以是管理计算机系统100的多个不同存储设备106的存储器操作的集中式存储控制器。
43.在各种实施例中，存储设备106还包括程序控制逻辑124，其可操作以控制当向存储器芯片116写入数据或从其读取数据时执行的编程序列。在各种实施例中，编程控制逻辑124可以提供在数据的编程和/或读取(或执行与读取或编程操作相关联的其他操作)期间施加到存储器单元的各种电压(或指示应提供哪些电压的信息)，执行纠错，并且执行其他合适的功能。
44.在各种实施例中，程序控制逻辑124可以集成在与存储设备控制器118相同的芯片上或者不同的芯片上。在所示的实施例中，程序控制逻辑124被示为存储设备控制器118的一部分，尽管在各种实施例中，程序控制逻辑124的全部或一部分可以与存储设备控制器118分离并且可通信地耦接到存储设备控制器118。例如，本文所述的程序控制逻辑124的全
部或一部分可以位于存储器芯片116上。在各种实施例中，本文对“控制器”的引用可以指任何合适的控制逻辑，例如存储设备控制器118、芯片控制器126或分区控制器。在一些实施例中，对控制器的引用可以设想分布在多个部件上的逻辑，例如存储设备控制器118、芯片控制器126和/或分区控制器的逻辑。
45.在各种实施例中，存储设备控制器118可以从主机设备(例如，cpu 102)接收命令，确定用于命令的目标存储器芯片，并且将命令传送到目标存储器芯片的芯片控制器126。在一些实施例中，存储设备控制器118可以在向芯片控制器126发送命令之前修改命令。
46.芯片控制器126可以从存储设备控制器118接收命令，并且确定用于命令的目标存储器分区122。芯片控制器126然后可以将命令发送到所确定的存储器分区122的控制器。在各种实施例中，芯片控制器126可以在将命令发送到分区122的控制器之前修改命令。
47.在一些实施例中，系统100的所有或一些元件驻留在(或耦接到)相同的电路板(例如，主板)上。在各种实施例中，可以存在元件之间的任何合适的划分。例如，cpu 102中所示的元件可以位于单个管芯上(例如，片上)或封装上，或者cpu 102的任何元件可以位于片外或封装外。类似地，存储设备106中所示出的元件可以位于单个芯片上或多个芯片上。在各种实施例中，存储设备106和计算主机(例如，cpu 102)可以位于相同的电路板上或相同的设备上，而在其他实施例中，存储设备106和计算主机可以位于不同的电路板或设备上。
48.系统100的部件可以以任何合适的方式耦接在一起。例如，总线可以将任何部件耦接在一起。总线可以包括任何已知的互连，例如多点总线、网状互连、环形互连、点对点互连、串行互连、并行总线、一致性(例如，高速缓存一致性)总线、分层协议架构、差分总线和射电收发器逻辑(gunning transceiver logic，gtl)总线。在各种实施例中，集成i/o子系统包括系统100的各种部件之间的点对点多路复用逻辑，所述部件例如内核114、一个或多个cpu存储器控制器112、i/o控制器110、集成i/o设备、直接存储器存取(dma)逻辑(未示出)等。在各种实施例中，计算机系统100的部件可以通过一个或多个网络耦接在一起，所述网络包括任何数量的中间网络节点，例如路由器、交换机或其他计算设备。例如，计算主机(例如，cpu 102)和存储设备106可以通过网络可通信地耦接。
49.尽管未示出，但是系统100可以使用电池和/或电源插座连接器和相关联的系统来接收电力，使用显示器来输出由cpu 102提供的数据，或者使用网络接口来允许cpu 102通过网络进行通信。在各种实施例中，电池、电源插座连接器、显示器和/或网络接口可以通信地耦接到cpu 102。可以使用其他电源，例如可再生能源(例如，太阳能或基于运动的电力)。
50.图2示出了根据某些实施例的图1的存储器分区122的详细示例性视图。在一个实施例中，存储器分区122可以包括3d交叉点存储器，其可以包括相变存储器或其他合适的存储器类型。在一些实施例中，3d交叉点存储器阵列206可以包括无晶体管(例如，至少相对于存储器的数据存储元件)可堆叠交叉点架构，其中存储器单元207位于排列成栅格的行地址线与列地址线的交点处。行地址线215和列地址线217(分别称为字线(wl)和位线(bl))在栅格的形成中交叉，并且每个存储器单元207耦接在wl与bl之间，其中wl和bl交叉(例如，在交叉点处)。在交叉点处，wl和bl可以位于不同的垂直平面处，使得wl在bl上方跨过但不物理地接触bl。如上所述，该架构可以是可堆叠的，使得字线可以跨过位于该字线下方的位线和位于该字线上方的另一存储器单元的另一位线。应当注意，行和列是方便用于提供交叉点存储器中wl和bl的布置的定性描述的术语。在各种实施例中，3d交叉点存储器阵列的单元
可以是可个别寻址的。在一些实施例中，位存储可基于3d交叉点存储器单元的体电阻的变化。
51.图2示出了根据某些实施例的存储器分区。在图2的实施例中，存储器分区122包括存储器分区控制器210、字线控制逻辑214、位线控制逻辑216和存储器阵列206。主机设备(例如，cpu102)可以向存储器分区122提供包括(一个或多个)存储器地址和/或相关联的数据的读取和/或写入命令(例如，经由存储设备控制器118和芯片控制器126)，并且可以从存储器分区122接收读取数据(例如，经由芯片控制器126和存储设备控制器118)。类似地，存储设备控制器118可以向存储器分区122提供(例如，经由芯片控制器126)主机发起的读取和写入命令或设备发起的读取和写入命令，包括存储器地址。存储器分区控制器210(与字线控制逻辑214和位线控制逻辑216结合)被配置为执行存储器访问操作，例如，对一个或多个目标存储器单元进行读取和/或对一个或多个目标存储器单元进行写入。
52.存储器阵列206对应于3d交叉点存储器(例如，其可以包括相变存储器单元或其他合适的存储器单元)的至少一部分，并且包括多条字线215、多条位线217和多个存储器单元，例如存储器单元207。每个存储器单元在字线(“wl”)和位线(“bl”)的交叉点处耦接在wl与bl之间。
53.存储器分区控制器210可以管理与芯片控制器126和/或存储设备控制器118的通信。在特定实施例中，存储器分区控制器210可以分析从另一控制器接收的一个或多个信号，以确定经由总线发送的命令是否要由存储器分区122使用。例如，控制器210可以分析命令的地址和/或使能信号线上的值，以确定命令是否应用于存储器分区122。控制器210可以被配置为识别与接收到的存储器地址相关联的一条或多条目标wl和/或bl(该存储器地址可以是与标识存储器分区122的存储器分区地址分离的地址，尽管在一些实施例中，命令的地址字段的一部分可以标识存储器分区，而地址字段的另一部分可以标识一条或多条wl和/或bl)。存储器分区控制器210可以被配置为至少部分地基于包括在所接收的命令中的wl和/或bl标识符来管理wl控制逻辑214和bl控制逻辑216的操作。存储器分区控制器210可以包括存储器分区控制器电路211和存储器控制器接口213。存储器控制器接口213虽然在图2中被示为单个块，但是可以包括多个接口，例如用于wl控制逻辑214和bl控制逻辑216中的每一个的单独接口。
54.wl控制逻辑214包括wl开关电路220和读出电路222。wl控制逻辑214被配置为从存储器分区控制器210接收(一个或多个)目标wl地址并且选择一条或多条wl进行读取和/或写入操作。例如，wl控制逻辑214可以被配置为通过将wl选择偏置电压耦接到目标wl来选择目标wl。wl控制逻辑214可以被配置为通过将目标wl与wl选择偏置电压解耦和/或通过将wl取消选择偏置电压(例如，中性偏置电压)耦接到wl来取消选择(deselect)wl。wl控制逻辑214可以耦接到包括于存储器阵列206中的多条wl 215。每条wl可以耦接到对应于多条bl 217的多个存储器单元。wl开关电路220可以包括多个开关，每个开关被配置为将相应的wl(例如wl 215a)与wl选择偏置电压耦接(或解耦)以选择相应的wl 215a。
55.bl控制逻辑216包括bl开关电路224。在一些实施例中，bl控制逻辑216还可以包括读出电路，例如读出电路222。bl控制逻辑216被配置为选择一条或多条bl进行读取和/或写入操作。bl控制逻辑216可以被配置为通过将bl选择偏置电压耦接到目标bl来选择目标bl。bl控制逻辑216可以被配置为通过将目标bl与bl选择偏置电压解耦和/或通过将bl取消选
择偏置电压(例如，中性偏置电压)耦接到bl来取消选择bl。bl开关电路224类似于wl开关电路220，除了bl开关电路224被配置为将bl选择偏置电压耦接到目标bl。
56.读出电路222被配置为例如在读取操作期间(例如，借助在读出间隔期间存在或不存在骤回(snap back)事件)检测一个或多个被读出的存储器单元207的状态。读出电路222被配置为将与读取操作的结果相关的逻辑电平输出提供给例如存储器分区控制器210。
57.作为示例，响应于来自存储器分区控制器210的信号，wl控制逻辑214和bl控制逻辑216可以被配置为通过将wl 215a耦接到wl选择偏置电压并且将bl 217a耦接到bl选择偏置电压以及将其他wl和bl耦接到相应的取消选择偏置电压来选择目标存储器单元(例如存储器单元207a)，进行读取操作。然后，读出电路222中的一个或两个可以被配置为在读出间隔内监视wl 215a和/或bl 217a，以便确定存储器单元207a的状态。
58.因此，wl控制逻辑214和/或bl控制逻辑216可以被配置为选择用于读取操作的目标存储器单元、发起读取操作、在读出间隔中读出所选择的存储器单元(例如，针对骤回事件)并且将读出的结果提供给例如存储器分区控制器210。
59.在特定实施例中，读出电路222可以包括连接到wl电极或栅极的wl负载，以及连接到bl电极或栅极的bl负载。当在阵列中选择特定字线和位线时，wl负载或wl电压与bl电压之间的差对应于读取vdm。vdm可以根据存储器单元的编程状态而在存储器单元207a中感应电流(i
cell
)。诸如读出放大器的比较器可以将i
cell
与参考电流进行比较，以便读取存储器单元的逻辑状态。以此方式，读出放大器/比较器的输出可以指示目标存储器单元的状态。锁存器可以耦接到比较器的输出以存储读取操作的输出。
60.对于阵列的每个矩阵，可以提供多个读出放大器，其中读出电路222能够一次处理来自读出放大器的多达最大数量的读出位，例如128位。因此，在一个实施例中，可以由读出电路222的读出放大器一次读出128个存储器单元。
61.图3示出了根据某些实施例的耦接到存取电路342的存储器单元300。存储器单元300包括存取线304与306之间的存储材料302。存取线304、306将存储器单元300与写入和读取存储器单元300的存取电路342电耦接。例如，存取电路342可以包括wl开关电路220、bl开关电路224、读出电路222或其他合适的电路。说明性存取电路342包括控制电路312、细粒度(fine-grained)电流源314和粗粒度(coarse-grained)电流源316。
62.在一个实施例中，存储材料302包括表现出记忆效应(memory effect)的自选择材料。自选择材料是一种能够在阵列中选择存储器单元而不需要单独的选择器元件的材料。因此，存储材料302可以表示“选择器/存储材料”。如果用于存取存储器单元的电路(例如342)可以使材料处于多个状态中的一个(例如，经由写入操作)并且稍后确定所编程状态(例如，经由读取操作)，那么材料表现出记忆效应。存取电路342可以通过使存储材料302处于特定状态而将信息存储在存储器单元300中。存储材料302可以包括例如硫属化物材料或能够用作存储元件和选择器两者的其他材料，以便能够寻址特定的存储器单元并且确定存储器单元的状态。因此，在一个实施例中，存储器单元300是包括单层材料的自选择存储器单元，该单层材料既用作选择存储器单元的选择器元件又用作存储逻辑状态的存储器元件。在所示的实施例中，每个存储器单元300为二端子设备(即，存储器单元300具有两个电极以接收足以向存储器单元300写入和从其读取的控制信号)。
63.在其他实施例中，每个存储器单元(例如，300)包括被配置为存储信息的存储器元
件和耦接到存储器元件的单独存储器单元选择设备(例如，选择器)。选择设备可以包括双向阈值开关、二极管、双极结型晶体管、场效应晶体管等。在一个实施例中，第一硫属化物层可以包括存储器元件，并且第二硫属化物层可以包括选择设备。
64.存储材料302可以包括可编程为多个状态的任何合适的材料。在一些实施例中，存储材料302可以包括硫属化物材料，所述硫属化物材料包括具有至少一个硫族元素离子(即来自周期表的第16族的元素)的化合物。例如，存储材料302可以包括以下中的一个或多个：硫(s)、硒(se)或碲(te)。另外或可替换地，在各种实施例中，存储材料302可以包括锗(ge)、锑(sb)、铋(bi)、铅(pb)、锡(sn)、铟(in)、银(ag)、砷(as)、磷(p)、钼(mo)、镓(ga)、铝(al)、氧(o)、氮(n)、铬(cr)、金(au)、铌(nb)、钯(pd)、钴(co)、钒(v)、镍(ni)、铂(pt)、钛(ti)、钨(w)、钽(ta)或其他材料。在各种示例中，存储材料302可以包括一种或多种硫属化物材料，例如te-se、ge-te、in-se、sb-te、ta-sb-te、as-te、as-se、al-te、as-se-te、ge-sb-te、ge-as-se、te-ge-as、v-sb-se、nb-sb-se、in-sb-te、in-se-te、te-sn-se、v-sb-te、se-te-sn、ge-se-ga、mo-sb-se、cr-sb-se、ta-sb-se、bi-se-sb、mo-sb-te、ge-bi-te、w-sb-se、ga-se-te、ge-te-se、cr-sb-te、sn-sb-te、w-sb-te、as-sb-te、ge-te-ti、te-ge-sb-s、te-ge-sn-o、te-ge-sn-au、pd-te-ge-sn、in-se-ti-co、ge-sb-te-pd、ge-sb-te-co、sb-te-bi-se、ag-in-sb-te、ge-se-te-in、as-ge-sb-te、se-as-ge-in、ge-sb-se-te、ge-sn-sb-te、ge-te-sn-ni、ge-te-sn-pd、和ge-te-sn-pt、si-ge-as-se、in-sn-sb-te、ge-se-te-si、si-te-as-ge、ag-in-sb-te、ge-se-te-in-si、或se-as-ge-si-in。在其他各种示例中，存储材料302可以包括能够被编程为多个状态之一的其他材料，例如ge-sb、ga-sb、in-sb、sn-sb-bi或in-sb-ge。硫属化物材料(或用作存储材料302的其他材料)中的一种或多种元素可以是掺杂剂。例如，存储材料302可以包括掺杂剂，例如：铝(al)、氧(o)、氮(n)、硅(si)、碳(c)、硼(b)、锆(zr)、铪(hf)或其组合。在一些实施例中，硫属化物材料(或用作存储材料302的其他材料)可以包括附加元素，例如氢(h)、氧(o)、氮(n)、氯(cl)或氟(f)，其各自呈原子或分子形式。存储材料302可以包括未明确列出的其他材料或掺杂剂。在一些示例中，存储材料(例如上述材料中的任何一种)是相变材料。在其他示例中，存储材料302不是相变材料，例如，可以处于一个或多个稳定状态(或稳定状态之间的转变)而没有相变。
65.在一些实施例中，耦接到存储材料的选择器元件(例如，在非自选择存储器单元中)也可以包括硫属化物材料。具有硫属化物材料的选择器设备有时可以被称为双向阈值开关(ots)。ots可以包括硫属化物成分，所述硫属化物成分包括以上针对存储元件描述的硫属化物合金系统中的任何一个，并且还可以包括可以抑制结晶的元素，例如砷(as)、氮(n)或碳(c)，仅举几例。ots材料的示例包括te-as-ge-si、ge-te-pb、ge-se-te、al-as-te、se-as-ge-si、se-as-ge-c、se-te-ge-si、ge-sb-te-se、ge-bi-te-se、ge-as-sb-se、ge-as-bi-te和ge-as-bi-se等。
66.在一些实施例中，可以将周期表的第iii列中的元素(“iii族元素”)引入硫属化物材料成分中以限制选择器设备中存在另一材料(例如，ge)。例如，iii族元素可以替代选择器设备的成分中的一些或所有其他材料(例如ge)。在一些实施例中，iii族元素可以与其他元素(例如se、as和/或si)形成稳定的、以iii族元素为中心的四面体键结构。将iii族元素并入硫属化物材料成分中可以稳定选择器设备以允许技术缩小和增加的交叉点技术开发(例如，三维交叉点架构、ram部署、存储部署等)。
67.在一个实施例中，每个选择器设备包括具有se、as以及b、al、ga、in和tl中的至少一种的成分的硫属化物材料。在一些情况下，硫属化物材料的成分包括ge或si或两者。
68.在一个示例中，存储材料能够在两个或更多个稳定状态之间切换而不改变相位(在其他示例中，存储材料可以通过改变相位而在两个稳定状态之间切换)。在一个这样的实施例中，存取电路342通过施加具有特定极性的一个或多个编程脉冲(例如，电压或电流脉冲)以使存储材料302处于期望的稳定状态来对存储器单元300进行编程。在一个实施例中，存取电路342将编程脉冲施加到存取线304、306(其可以对应于位线和字线)以写入或读取存储器单元300。在一个实施例中，为了写入到存储器单元300，存取电路将具有特定幅度、极性和脉冲宽度的一个或多个编程脉冲施加到存取线304、306以将存储器单元300编程到期望的稳定状态，这可以选择存储器单元300并且编程存储器单元300。在以下各种实施例中，将编程状态描绘为与单个编程脉冲相关联，然而，单个编程脉冲可以具有与具有单个编程脉冲的有效特性的一系列编程脉冲相同的效应(例如，单个编程脉冲的宽度可以等于一系列较短编程脉冲的宽度的总和)。
69.在一个实施例中，对存储器单元300进行编程使得存储器单元300达到“阈值”或经历“阈值事件”。当存储器单元达到阈值时(例如，在施加编程脉冲期间)，存储器单元经历物理变化，所述物理变化使得存储器单元响应于后续电压的施加(例如，通过施加具有特定电压幅度和极性的读取脉冲)而表现出特定阈值电压。因此，对存储器单元300进行编程可以涉及施加给定极性的编程脉冲以引发编程阈值事件，并且施加电流持续一段时间，这使得存储器单元300在相同或不同极性的后续读取电压下表现出特定的阈值电压。在一个这样的实施例中，存储材料302是可以通过引起阈值事件来编程的自选择材料。
70.在读取操作期间，存取电路342可以基于对施加到存储器单元的读取电压的电响应而确定已达到存储器单元的阈值电压。检测电响应可以包括例如检测阵列的给定存储器单元的两端上的电压降(例如，阈值电压)或通过给定存储器单元的电流。在一些情况下，检测是否已达到存储器单元的阈值电压可以包括确定单元的阈值电压是低于还是高于参考电压，例如读取电压。存取电路342可以基于存储器单元对读取电压脉冲的电响应来确定存储器单元300的逻辑状态。
71.如上文所提及的，存取线304、306将存储器单元300与电路342电耦接。存取线304、306可以分别称为位线和字线。字线用于存取存储器阵列中的特定字，并且位线用于存取字中的特定位。存取线304、306可以由一种或多种金属构成，包括：al、cu、ni、cr、co、ru、rh、pd、ag、pt、au、ir、ta和w；可以由导电金属氮化物构成，包括tin、tan、wn和tacn；可以由导电金属硅化物构成，包括硅化钽、硅化钨、硅化镍、硅化钴和硅化钛；可以由导电金属硅氮化物构成，包括tisin和wsin；可以由导电金属碳氮化物构成，包括ticn和wcn，或可以由任何其他合适的导电材料构成。
72.在一个实施例中，电极308设置在存储材料302与存取线304、306之间。电极308将存取线304、306电耦接到存储材料302。电极308可以由一种或多种导电和/或半导电材料构成，例如：碳(c)、氮化碳(c
x
ny)；n掺杂多晶硅和p掺杂多晶硅；可以由金属构成，包括al、cu、ni、mo、cr、co、ru、rh、pd、ag、pt、au、ir、ta和w；可以由导电金属氮化物构成，包括tin、tan、wn和tacn；可以由导电金属硅化物构成，包括硅化钽、硅化钨、硅化镍、硅化钴和硅化钛；可以由导电金属硅氮化物构成，包括tisin和wsin；可以由导电金属碳氮化物构成，包括ticn
和wcn；可以由导电金属氧化物构成，包括ruo2，或可以由其他合适的导电材料构成。在一个实施例中，导电字线层可以包括任何合适的金属，包括例如包括al、cu、ni、mo、cr、co、ru、rh、pd、ag、pt、au、ir、ta和w的金属；可以包括导电金属氮化物，包括tin、tan、wn和tacn；可以包括导电金属硅化物，包括硅化钽、硅化钨、硅化镍、硅化钴和硅化钛；可以包括导电金属硅氮化物，包括tisin和wsin；可以包括导电金属碳氮化物，包括ticn和wcn，或可以包括其他合适的导电材料。
73.存储器单元300是可以用作多级单元(存储多于单个逻辑位)的存储器单元的一个示例。其他实施例可以包括具有除图3中所示的材料(例如，存取线304与存储元件之间的选择设备、存储材料与存取线之间的薄电介质材料或其他合适配置)之外附加的或与之不同的材料层的存储器单元。
74.说明性控制电路312被配置为控制在操作期间提供到选定存储器单元300的电流。控制电路312可以被实现为硬件、软件、固件或其组合。例如，控制电路312可以包括处理器电路和耦接到处理器的存储器。另外或可替换地，控制电路312可以被实现为或以其他方式包括被配置为执行本文描述的功能的电路，例如专用集成电路(asic)、现场可编程门阵列(fpga)等。控制电路312和/或存取电路342可以包括例如数模转换器、模数转换器、电压源、电流源、晶体管等。
75.在说明性实施例中，控制电路312被配置为使用细粒度电流源314和粗粒度电流源316来向选定存储器单元300提供电流脉冲以执行操作。控制电路312可以从例如芯片控制器126、从存储器设备控制器118、从cpu存储器控制器112、从处理器104、从i/o控制器110和/或从任何其他合适的源接收指令以对存储器单元300执行操作。操作可以包括读取、写入、置位或复位存储器单元300。
76.控制电路312可以确定对应于存储器单元300的位线和字线，并且可选地确定通过位线、存储器单元300和字线的电气路径的属性。例如，控制电路312可以确定位线和字线中的每一者的电阻和电容。控制电路312可以以任何合适的方式确定那些值，例如通过基于位线和字线的尺寸计算它们，通过在表或数据库中查找它们等。在一些实施例中，控制电路312可以不确定电气路径的属性(例如电容和/或电阻)，而是可以简单地确定对选定存储器单元300执行选定操作所需的电流。例如，控制电路312可以基于选定存储器单元300和对应的位线和字线而应用公式、检查数据库等以确定用于控制电流源314、316的一个或多个参数。在一个实施例中，控制电路312可以通过将位线的电气路径的长度乘以第一预定常数，然后加上乘以第二预定常数的字线的电气路径的长度，来确定要由粗粒度电流源316提供的电流的幅度和/或持续时间。
77.细粒度电流源314可以被实现为任何合适的细粒度电流源。例如，在说明性实施例中，细粒度电流源314可以被实现为由两个或更多个晶体管形成的电流镜。可以调节细粒度电流源314以提供特定电流，以对存储器单元300执行期望的操作。电流源314可以固定在期望的电流或者可以是可调节的，例如通过控制电路312可调节。电流源314可以连接到一个或多个数模转换器以允许控制电路312控制电流源314。电流源314可以提供任何合适的电流幅度和/或持续时间，例如持续1-100纳秒的1-100微安的任何合适的电流。在说明性实施例中，电流源314可以提供持续约10纳秒的约60微安的电流。
78.在说明性实施例中，细粒度电流源314可以驱动从标称电流变化小于1微安和/或
小于1％的电流，从而将一致的可重复电流脉冲输送到存储器单元300。如在本文所使用的，细粒度电流源314的标称电流指的是细粒度电流源314的数字控制的电流设置。在其他实施例中，细粒度电流源314可以从标称电流变化小于1-5微安和/或小于1-5％。在一些实施例中，细粒度电流源314可以由控制电路312调节到1微安内。在其他实施例中，细粒度电流源314可以在任何合适的值内可调节，例如在1-5微安内。
79.粗粒度电流源316可以被实现为任何合适的粗粒度电流源。例如，在说明性实施例中，粗粒度电流源可以被实现为压控电阻器，例如晶体管。晶体管的栅极可以连接到数模转换器，所述数模转换器连接到控制电路312或者以其他方式由其控制。通过改变施加到晶体管的模拟电压，控制电路312可以控制晶体管的有效电阻，从而控制通过粗粒度电流源316的电流量。粗粒度电流源316可以提供任何合适的电流幅度和/或持续时间，例如持续1-100纳秒的1-100微安的任何合适的电流。在说明性实施例中，电流源316提供持续约2纳秒的约60微安的电流。
80.在说明性实施例中，粗粒度电流源316可以驱动从标称电流变化高达5微安和/或高达5％的电流，从而与细粒度电流源314相比输送较不一致和/或较不可控的电流。在其他实施例中，粗粒度电流源316可以从标称电流变化小于5-20微安和/或小于5-20％。在一些实施例中，粗粒度电流源316可以由控制电路312调节到5微安内。在其他实施例中，粗粒度电流源316可以在任何合适的值内可调节，例如1在-20微安内。
81.控制电路314可以以任何合适的方式控制粗粒度电流源316。例如，如果粗粒度电流源316被实现为压控电阻器，则通过粗粒度电流源316的电流将等于压控电阻器两端的电压乘以电阻。在一个实施例中，其中压控电阻器被实现为晶体管，压控电阻器的电阻可以对应于其中r
vcr
是压控电阻器的电阻，v
gs
是晶体管的栅极和源极两端的电压，v
t
是晶体管的阈值电压，并且v
ds
是晶体管的漏极和源极两端的电压。控制电路312可以控制v
gs
，从而控制粗粒度电流源316的电阻。
82.为了执行操作，控制电路312可以启动细粒度电流源314和粗粒度电流源316两者。细粒度电流源314可以提供将用于对存储器单元300执行期望操作的电流。例如，在说明性实施例中，细粒度电流源314可以提供60微安的电流达10纳秒。粗粒度电流源316可以提供将对通过存储器单元300的电气路径的电容进行充电的电流。在说明性实施例中，粗粒度电流源316可以提供60微安的电流达2纳秒。应当理解，由粗粒度电流源316和细粒度电流源314的组合在前两纳秒内提供的高电流(即，在说明性实施例中为120微安)不是通过存储器单元300的电流。相反，该电流中的一些被用于对电气路径的电容充电。这样，在说明性实施例中，由粗粒度电流源316和细粒度电流源314提供的联合电流可以导致存储器单元300经历幅度和持续时间近似等于由细粒度电流源314提供的电流的电流。
83.图4是根据一个实施例的3d交叉点存储器堆叠体的部分的透视图。具体的层仅仅是示例，并且在此将不进行详细描述。堆叠体400建立在衬底结构422(例如硅或其他半导体)上。堆叠体400包括多个柱420作为存储器单元207或300的存储器单元堆叠体。在堆叠体400的图中，将观察到wl和bl彼此正交，并且以交叉影线图案彼此横穿或交叉。一种交叉点存储器结构包括在bl层与wl层之间的堆叠体中的至少一个存储器单元。如图所示，字线(wl)215在元件层之间，并且位线(bl)217位于电路的顶部处。这样的配置仅是示例，并且bl
和wl结构可以交换。因此，在堆叠体400的一个表示中，wl可以是标记为217的金属结构，并且bl可以是标记为215的金属结构。不同的架构可以使用不同数量的设备堆叠体，以及wl和bl的不同配置。可以理解，柱420之间的空间通常是绝缘体。
84.诸如硅衬底的衬底结构422可以在其中包括控制电路(未示出)，例如包括晶体管、行解码器、页缓冲器等的控制电路。衬底结构422的控制电路可以包括例如存储器分区控制器，例如存储器分区控制器210；bl控制逻辑，例如bl控制逻辑216；以及wl控制逻辑，例如图2的wl控制逻辑214；存取电路342；或其他合适的控制电路。在y方向上延伸的每行wl 215、如耦接到对应bl的对应单元将限定存储器阵列，并且可以对应于例如图2的存储器阵列206的存储器阵列。
85.现在参考图5，堆叠体400被示出具有描绘电流将通过其以对存储器单元506执行操作的电气路径502的线。如图所示，电气路径502通过对应于存储器单元506的位线504，通过存储器单元506，然后通过对应于存储器单元506的字线508。
86.现在参考图6，堆叠体400被示出具有描绘电流将通过其以对存储器单元606执行操作的电气路径602的线。如图所示，电气路径602通过对应于存储器单元606的位线604，通过存储器单元606，然后通过对应于存储器单元606的字线608。应当理解，特定电气路径602取决于正被选择的存储器单元606。例如，用于存储器单元606的电气路径602不同于图5中所示的用于存储器单元506的电气路径502。还应理解，电气路径502的各种属性可以不同于电气路径602的属性，所述属性例如归因于字线的电容、归因于字线的电阻、归因于位线的电容和归因于位线的电阻。
87.现在参考图7，在一个实施例中，示出了用于对存储器单元714执行操作的简化电路700。电路700包括电压源702，其具有连接到电路地704的负节点。电压源702的正节点连接到晶体管706。晶体管706用作位线选择器以选择对应于存储器单元714的位线740。说明性晶体管706被实现为p金属氧化物半导体(pmos)晶体管。在其他实施例中，晶体管706可以被实现为例如nmos晶体管、pnp或npn双极结型晶体管(bjt)、绝缘栅双极晶体管(igbt)、结型场效应晶体管(jfet)等。晶体管706的栅极可以连接到控制电路312或者以其他方式由其控制。
88.位线740将电压源702连接到存储器单元714。位线740具有由电阻器708表示的固有电阻和由耦接到电路地712的电容器710表示的固有电容。应当理解，电阻器708和/或电容器710可以不是单独的部件，而是可以由于位线740本身而产生的。
89.存储器单元714连接到其所对应的位线740和字线750。存储器单元714可以包括存储器单元的各个层或各个部件，例如图3-图6所示的那些层或部件。
90.字线750将存储器单元714连接到电流源724、728。字线750具有由电阻器716表示的固有电阻和由耦接到电路地720的电容器718表示的固有电容。应当理解，电阻器716和/或电容器718可以不是单独的部件，而是可以由于字线750自身而产生的。
91.字线750连接到晶体管722。晶体管722用于字线选择器，以选择对应于存储器单元714的字线750。说明性晶体管722被实现为nmos晶体管。在其他实施例中，晶体管722可以被实现为例如pmos晶体管、pnp或者npn bjt、igbt、jfet等。晶体管722的栅极可以连接到控制电路312或者以其他方式由其控制。
92.晶体管722连接到细粒度电流源724和粗粒度电流源728。细粒度电流源724可以被
实现为任何合适的细粒度电流源。例如，在说明性实施例中，细粒度电流源724可以被实现为由两个或更多个晶体管形成的电流镜。可以调节细粒度电流源724以提供特定电流，从而对存储器单元714执行期望的操作。电流源724可以固定在期望的电流或者可以是可调节的，例如通过控制电路312可调节。电流源724可以连接到一个或多个数模转换器，以允许控制电路312控制电流源724。电流源724可以提供任何合适的电流幅度和/或持续时间，例如持续1-100纳秒的1-100微安的任何合适的电流。在说明性实施例中，电流源724提供持续约10纳秒的约60微安的电流。可以通过启动启用开关726来启用细粒度电流源724。启用开关726可以被实现为任何合适的开关，例如晶体管。电流源724和启用开关726可以连接到控制电路312或以其他方式由其控制。启用开关726连接到电路地732。在一些实施例中，启用开关726可以集成到电流源724中或形成其一部分。
93.粗粒度电流源728可以被实现为任何合适的粗粒度电流源。例如，在说明性实施例中，粗粒度电流源可以被实现为压控电阻器，例如晶体管。晶体管的栅极可以连接到数模转换器，所述数模转换器连接到控制电路312或者以其他方式由其控制。通过改变施加到晶体管的模拟电压，控制电路312可以控制晶体管的有效电阻，从而控制通过粗粒度电流源728的电流量。可以对说明性的粗粒度电流源728进行数字编程，以提供任何合适的范围内的任何合适的电流幅度和/或持续时间，例如持续1-100纳秒的1-100微安的任何合适的电流。在说明性实施例中，电流源728提供持续约2纳秒的约60微安的电流。可以通过启动启用开关730来启用粗粒度电流源728。启用开关730可以被实现为任何合适的开关，例如晶体管。电流源728和启用开关730可以连接到控制电路312或以其他方式由其控制。启用开关730连接到电路地732。在一些实施例中，启用开关730可以集成到电流源728中或形成其一部分。
94.在使用中，控制电路312可以确定应对特定存储器单元714执行操作，例如复位操作。控制电路312可以确定对应于存储器单元714的位线740和字线750，并且可以进一步确定通过位线740、存储器单元714和字线750的电气路径的属性。例如，控制电路312可以确定电阻708、电容710、电阻716和电容718。控制电路312可以任何合适的方式确定那些值，例如通过基于位线740和字线750的尺寸计算它们，通过在表或数据库中查找它们等。在一些实施例中，控制电路312可以不确定电气路径的属性(例如电容和/或电阻)，而是可以简单地确定对选定存储器单元714执行选定操作所需的电流。例如，控制电路312可以基于选定存储器单元714和对应的位线740和字线750而应用公式、检查数据库等以确定用于控制电流源724、728的一个或多个参数。在一个实施例中，控制电路312可以通过将位线740的电气路径的长度乘以第一预定常数，然后加上乘以第二预定常数的字线750的电气路径的长度来确定要由粗粒度电流源728提供的电荷量。
95.可以以任何合适的方式控制粗粒度电流源728。例如，如果粗粒度电流源728被实现为压控电阻器，则通过粗粒度电流源728的电流将等于压控电阻器两端的电压乘以电阻。在一个实施例中，其中压控电阻器被实现为晶体管，压控电阻器的电阻可以对应于其中r
vcr
是压控电阻器的电阻，v
gs
是晶体管的栅极和源极两端的电压，v
t
是晶体管的阈值电压，并且v
ds
是晶体管的漏极和源极两端的电压。控制电路312可以控制v
gs
，从而控制粗粒度电流源728的电阻。
96.为了执行操作，控制电路312可以启用位线晶体管706、字线晶体管722、细粒度电流启用开关726和粗粒度电流启用开关730。然后可以启动细粒度电流源724和粗粒度电流
源728中的每一个。细粒度电流源724可以提供将用于对存储器单元714执行期望操作的电流。例如，在说明性实施例中，细粒度电流源724可以提供60微安的电流达10纳秒。粗粒度电流源728可以提供将对通过存储器单元714的电气路径的电容充电的电流。在说明性实施例中，粗粒度电流源728可以提供60微安的电流达2纳秒。应当理解，前两纳秒提供的高电流(即，在说明性实施例中为120微安)不是通过存储器单元714的电流。相反，该电流中的一些被用于对电气路径的电容充电。这样，在说明性实施例中，由粗粒度电流源728和细粒度电流源724提供的联合电流可以导致存储器单元714经历幅度和持续时间近似等于由细粒度电流源724提供的电流的电流。
97.在粗粒度电流源728已经完成提供其电流之后，控制电路312关断粗粒度电流源728和/或断开启用开关730。在完成对存储器单元714的操作之后，控制电路312关断晶体管706和722，以及断开启用开关726和/或停用细粒度电流源724。控制电路312可以例如通过在关断晶体管722和断开启用开关726之前关断晶体管706来对电气路径上的电荷进行放电。在其他实施例中，控制电路312可以简单地让电气路径上的电荷自行耗散，例如通过弱耦接到地(未示出)。
98.应当理解，在一些实施例中，可以存在未在电路700中示出的附加和/或不同部件，例如附加存储器单元、附加字线、附加位线、附加晶体管、附加电阻器等。另外，应当理解，电路700仅是一个可能的实施例，并且也可以设想其他实施例。例如，细粒度电流源724和/或粗粒度电流源728可以与电压源702相邻，而不是如图7所示的与电路地732相邻。在另一示例中，电路700可以包括两个或更多个并行操作的粗粒度电流源728，可以独立地控制和/或启用其中的每一个。
99.现在参考图8，在使用中，系统100可以执行用于控制存储器单元上的电流的方法800。在一些实施例中，方法800的一些或全部可以由控制电路312和连接到控制电路312的部件执行。方法800开始于框802，其中控制电路312接收对存储器单元(例如，存储器单元714)执行操作的指令。控制电路312可以例如从芯片控制器126、从存储设备控制器118、从cpu存储器控制器112、从处理器104、从i/o控制器110和/或从任何其他合适的源接收执行操作的指令。指令可以用于读取、写入、置位或复位存储器单元714。
100.在框804中，控制电路312可以对通过选定存储器单元714的电气路径的属性进行确定。控制电路312可以在框806中确定位线740和字线750，并且使用位线740和字线750的已知属性来在框808中确定电气路径的电容并且在框810中确定电气路径的电阻。控制电路312可以任何合适的方式确定那些值，例如通过基于位线740和字线750的尺寸计算它们，通过在表或数据库中查找它们等。在一些实施例中，控制电路312可以对直接或间接指示通过选定存储器单元714的电气路径的属性的一个或多个参数进行确定。例如，控制电路312可以不直接确定电气路径的属性(例如，电容和/或电阻)，而是可以简单地确定对选定存储器单元714执行选定操作所需的电流。例如，控制电路312可以基于选定存储器单元714和对应的位线740和字线750而应用公式、检查数据库等以对指示可以用于控制电流源724、728的通过存储器单元的电气路径的一个或多个属性的一个或多个参数进行确定。在一个实施例中，控制电路312可以通过将位线740的电气路径的长度乘以第一预定常数，然后加上乘以第二预定常数的字线750的电气路径的长度来确定要由粗粒度电流源728提供的电荷量。
101.在框812中，控制电路312控制粗粒度电流源728以基于电气路径的属性对电气路
径充电。在框814中，在说明性实施例中，控制电路312确定压控电阻器的电压。如上所述，压控电阻器的电阻可以对应于其中r
vcr
是压控电阻器的电阻，v
gs
是晶体管的栅极和源极两端的电压，v
t
是晶体管的阈值电压，并且v
ds
是晶体管的漏极和源极两端的电压。控制电路312可以控制v
gs
，从而控制粗粒度电流源728的电阻。应当理解，在其他实施例中，控制电路312可以根据电流源的类型以不同的方式确定要施加到粗粒度电流源728的电压或其他控制信号。
102.在框816中，控制电路312启用对应于存储器单元714的字线，并且在框818中，控制电路312启用对应于存储器单元714的位线。
103.在框820中，在说明性实施例中，控制电路312通过施加在框814中确定的电压来控制压控电阻器的电阻。在其他实施例中，控制电路312可以通过施加适当的信号来控制不同类型的粗粒度电流源728。在框822中，控制电路312通过闭合启用开关730来启用压控电阻器。粗粒度电流源728可以提供将对通过存储器单元714的电气路径的电容充电的电流。在说明性实施例中，粗粒度电流源728可以提供60微安的电流达2纳秒。
104.现在参考图9，在框824中，控制电路312控制细粒度电流源以通过充电的电气路径将操作应用于存储器单元714。控制电路312在框826中确定用于要应用的操作的电流参数。在一些实施例中，用于要应用的操作的电流参数可以是预定的或者以其他方式基于所应用的特定操作而固定的。例如，电流幅度和持续时间可以是用于复位操作、置位操作或读取操作的预定值。在说明性实施例中，对于复位操作，电流幅度为约60微安并且电流持续时间为约10纳秒。在一些实施例中，所施加的电流可以取决于诸如存储器单元714的温度、预定校准值(例如在制造时确定的校准值)等参数。
105.在框828中，控制电路312例如通过闭合启用开关726来启用细粒度电流源724。在框830中，控制电路312通过从细粒度电流源724提供电流来对存储器单元714执行操作。例如，在说明性实施例中，细粒度电流源724可以提供60微安的电流达10纳秒以执行复位操作。应当理解，前两纳秒提供的高电流(即，在说明性实施例中为120微安)不是通过存储器单元714的电流。相反，该电流中的一些被用于对电气路径的电容充电。这样，在说明性实施例中，由粗粒度电流源728和细粒度电流源724提供的联合电流可以导致存储器单元714经历幅度和持续时间近似等于由细粒度电流源724提供的电流的电流。
106.在框832中，控制电路312关断粗粒度电流源728。在说明性实施例中，近似同时接通粗粒度电流源728和细粒度电流源724。在其他实施例中，控制电路312可以在接通细粒度电流源724之前接通粗粒度电流源728以对电气路径充电，并且控制电路312可以在粗粒度电流源728已经部分或完全输送其电荷之后接通细粒度电流源724。
107.在框834中，控制电路312在操作完成之后关断细粒度电流源724，例如通过在关断晶体管722并且断开启用开关726之前关断晶体管706。在其他实施例中，控制电路312可以简单地让电气路径上的电荷自行耗散，例如通过弱耦接到地。
108.现在参考图10，在一个实施例中，曲线图1000示出了仅利用细粒度电流源724提供给存储器单元的电气路径的电流，并且曲线图1002示出了当提供该电流时通过存储器单元的电流。如曲线图1000所示，电流1004相对快速地接通，达到幅度1010，并且在脉冲的大约持续时间1008内保持该幅度，并且然后相对快速地返回到基线值。
109.然而，由于电气路径中的电容，通过存储器单元的电流1006不具有相同形状。相
反，由细粒度电流源724提供的初始电流开始对电气路径充电，从而导致电流1006缓慢斜升到幅度1014。虽然电流1006的脉冲的持续时间1012可以与电流1004的脉冲的持续时间相同，但是电流1006的脉冲的形状不是平坦的，从而延长了执行期望操作所需的时间。
110.现在参考图11，在一个实施例中，曲线图1100示出了利用细粒度电流源724和粗粒度电流源728两者提供给存储器单元的电气路径的电流，并且曲线图1102示出了当提供该电流时通过存储器单元的电流。如曲线图1100所示，电流1104的脉冲具有与电流1004的脉冲类似的持续时间1108，以及在电流1104的脉冲的后面部分中具有与曲线图1000所示的幅度1010类似的幅度1110。然而，由于粗粒电流源728在短时段内接通，电流1104的脉冲具有初始峰值，该初始峰值在相对短的持续时间1112内具有较高的幅度1114。
111.结果，通过存储器单元的电流1106确实具有相对平坦的脉冲形状，类似于如图10中的曲线图1000所示的通过细粒度电流源724的电流的形状。由粗粒度电流源728提供的初始电流对电气路径充电，从而导致来自细粒度电流源724的电流近似等于以持续时间1116和幅度1118通过存储器单元的电流1106。例如，在电流1004的脉冲的持续时间1008的至少90％内，通过存储器单元的电流1106的脉冲的幅度可以在由细粒度电流源发出的电流1004的幅度的10％内。更一般地，对于电流1004的脉冲的持续时间1008的至少50-100％，电流1106的脉冲的幅度可以在0-20％的任何合适的值内。
112.尽管上述说明性实施例使用粗粒度电流源和细粒度电流源来驱动对存储器单元的复位脉冲，但是应当理解，也可以设想粗粒度电流源和细粒度电流源的其他用途。例如，粗粒度电流源和细粒度电流源可以用于驱动对存储器单元的读取或置位脉冲。另外或可替换地，更一般地，粗粒度电流源可以用于对任何合适的部件的电气路径充电，并且细粒度电流源可以用于驱动电流通过该部件。例如，如果细粒度电流源可以用于驱动电流通过具有带有不同电容的电气路径的不同部件，则粗粒度电流源可以用于以与上述类似的方式在细粒度电流源施加通过对应部件的电流之前对电气路径的电容充电。
113.示例
114.下面提供了本文公开的技术的说明性示例。技术的实施例可以包括以下描述的示例中的任何一个或多个以及任何组合。
115.示例1包括一种用于对存储器单元进行电流控制的装置，该装置包括控制电路，该控制电路用于控制第一电流源在第一持续时间内提供电流以对通过存储器单元的电气路径充电；以及控制不同于第一电流源的第二电流源在比第一持续时间长的第二持续时间内提供电流，以在从第一电流源对通过存储器单元的电气路径充电的同时对存储器单元执行操作。
116.示例2包括示例1的主题，并且其中，控制电路还用于对指示通过存储器单元的电气路径的一个或多个属性的一个或多个参数进行确定，其中，控制第一电流源在第一持续时间内提供电流以对通过存储器单元的电气路径充电包括控制第一电流源基于指示通过存储器单元的电气路径的一个或多个属性的一个或多个参数在第一持续时间内提供电流以对通过存储器单元的电气路径充电。
117.示例3包括示例1和2中任一项的主题，并且其中，第一电流源是压控电阻器，其中，对指示通过存储器单元的电气路径的一个或多个属性的一个或多个参数进行确定包括确定要施加到压控电阻器的电压，其中，控制第一电流源包括将电压施加到压控电阻器。
118.示例4包括示例1-3中任一项的主题，并且其中，压控电阻器是晶体管。
119.示例5包括示例1-4中任一项的主题，并且其中，第二电流源是电流镜。
120.示例6包括示例1-5中任一项的主题，并且其中，控制第一电流源在第一持续时间内提供电流包括控制第一电流源启动小于4纳秒，其中，控制第二电流源在第二持续时间内提供电流包括控制第二电流源启动至少5纳秒。
121.示例7包括示例1-6中任一项的主题，并且其中，控制第一电流源包括控制第一电流源以20微安至100微安之间的峰值电流启动1纳秒至4纳秒之间，其中，控制第二电流源包括控制第二电流源以20微安至100微安之间的峰值电流启动5纳秒至20纳秒之间。
122.示例8包括示例1-7中任一项的主题，并且其中，控制第一电流源和第二电流源包括控制第一电流源和第二电流源，使得在由第二电流源发出的电流脉冲的持续时间的至少90％内，通过存储器单元的电流在由第二电流源发出的电流的10％内。
123.示例9包括示例1-8中任一项的主题，并且其中，对存储器单元的操作是复位操作。
124.示例10包括示例1-9中任一项的主题，并且其中，对存储器单元的操作是置位操作。
125.示例11包括示例1-10中任一项的主题，并且其中，对存储器单元的操作是读取操作。
126.示例12包括示例1-11中任一项的主题，并且其中，存储器单元是三维交叉点存储器单元。
127.示例13包括示例1-12中任一项的主题，并且其中，第一电流源和第二电流源并联连接到与存储器单元相关联的字线。
128.示例14包括一种计算机系统，该计算机系统包括处理器；存储器，通信地耦接到处理器，其中，存储器包括多个存储器单元和控制电路，其中，控制电路用于控制第一电流源在第一持续时间内提供电流以对通过多个存储器单元中的存储器单元的电气路径充电；以及控制不同于第一电流源的第二电流源在比第一持续时间长的第二持续时间内提供电流，以在从第一电流源对通过存储器单元的电气路径充电的同时对存储器单元执行操作。
129.示例15包括示例14的主题，并且其中，控制电路还用于对指示通过存储器单元的电气路径的一个或多个属性的一个或多个参数进行确定，其中，控制第一电流源在第一持续时间内提供电流以对通过存储器单元的电气路径充电包括控制第一电流源基于指示通过存储器单元的电气路径的一个或多个属性的一个或多个参数在第一持续时间内提供电流以对通过存储器单元的电气路径充电。
130.示例16包括示例14和15中任一项的主题，并且其中，第一电流源是压控电阻器，其中，对指示通过存储器单元的电气路径的一个或多个属性的一个或多个参数进行确定包括确定要施加到压控电阻器的电压，其中，控制第一电流源包括将电压施加到压控电阻器。
131.示例17包括示例14-16中任一项的主题，并且其中，压控电阻器是晶体管。
132.示例18包括示例14-17中任一项的主题，并且其中，第二电流源是电流镜。
133.示例19包括示例14-18中任一项的主题，并且其中，控制第一电流源在第一持续时间内提供电流包括控制第一电流源启动小于4纳秒，其中，控制第二电流源在第二持续时间内提供电流包括控制第二电流源启动至少5纳秒。
134.示例20包括示例14-19中任一项的主题，并且其中，控制第一电流源包括控制第一
电流源以20微安至100微安之间的峰值电流启动1纳秒至4纳秒之间，其中，控制第二电流源包括控制第二电流源以20微安至100微安之间的峰值电流启动5纳秒至20纳秒之间。
135.示例21包括示例14-20中任一项的主题，并且其中，控制第一电流源和第二电流源包括控制第一电流源和第二电流源，使得在由第二电流源发出的电流脉冲的持续时间的至少90％内，通过存储器单元的电流在由第二电流源发出的电流的10％内。
136.示例22包括一种用于对存储器单元进行电流控制的方法，该方法包括由控制电路控制第一电流源以在第一持续时间内提供电流以对通过存储器单元的电气路径充电；以及由控制电路控制不同于第一电流源的第二电流源在比第一持续时间长的第二持续时间内提供电流，以在从第一电流源对通过存储器单元的电气路径充电的同时对存储器单元执行操作。
137.示例23包括示例22的主题，并且还包括由控制电路对指示通过存储器单元的电气路径的一个或多个属性的一个或多个参数进行确定，其中，控制第一电流源在第一持续时间内提供电流以对通过存储器单元的电气路径充电包括控制第一电流源基于指示通过存储器单元的电气路径的一个或多个属性的一个或多个参数在第一持续时间内提供电流以对通过存储器单元的电气路径充电。
138.示例24包括示例22和23中任一项的主题，并且其中，第一电流源是压控电阻器，其中，对指示通过存储器单元的电气路径的一个或多个属性的一个或多个参数进行确定包括确定要施加到压控电阻器的电压，其中，控制第一电流源包括将电压施加到压控电阻器。
139.示例25包括示例22-24中任一项的主题，并且其中，压控电阻器是晶体管。
140.示例26包括示例22-25中任一项的主题，并且其中，第二电流源是电流镜。
141.示例27包括示例22-26中任一项的主题，并且其中，控制第一电流源在第一持续时间内提供电流包括控制第一电流源启动小于4纳秒，其中，控制第二电流源在第二持续时间内提供电流包括控制第二电流源启动至少5纳秒。
142.示例28包括示例22-27中任一项的主题，并且其中，控制第一电流源包括控制第一电流源以20微安至100微安之间的峰值电流启动1纳秒至4纳秒之间，其中，控制第二电流源包括控制第二电流源以20微安至100微安之间的峰值电流启动5纳秒至20纳秒之间。
143.示例29包括示例22-28中任一项的主题，并且其中，控制第一电流源和第二电流源包括控制第一电流源和第二电流源，使得在由第二电流源发出的电流脉冲的持续时间的至少90％内，通过存储器单元的电流在由第二电流源发出的电流的10％内。
144.示例30包括示例22-29中任一项的主题，并且其中，对存储器单元的操作是复位操作。
145.示例31包括示例22-30中任一项的主题，并且其中，对存储器单元的操作是置位操作。
146.示例32包括示例22-31中任一项的主题，并且其中，对存储器单元的操作是读取操作。
147.示例33包括示例22-32中任一项的主题，并且其中，存储器单元是三维交叉点存储器单元。
148.示例34包括一种或多种计算机可读介质，其包括存储在其上的多个指令，指令在被执行时使得控制电路执行示例22-33中任一项的方法。
149.示例35包括一种装置，其包括用于执行示例22-33中任一项的方法的模块。
150.示例36包括一种用于对存储器单元进行电流控制的装置，该装置包括用于控制第一电流源在第一持续时间内提供电流以对通过存储器单元的电气路径充电的模块；以及用于控制不同于第一电流源的第二电流源在比第一持续时间长的第二持续时间内提供电流，以在从第一电流源对通过存储器单元的电气路径充电的同时对存储器单元执行操作的模块。
151.示例37包括示例36的主题，并且还包括用于对指示通过存储器单元的电气路径的一个或多个属性的一个或多个参数进行确定的模块，其中，用于控制第一电流源在第一持续时间内提供电流以对通过存储器单元的电气路径充电的模块包括用于控制第一电流源基于指示通过存储器单元的电气路径的一个或多个属性的一个或多个参数在第一持续时间内提供电流以对通过存储器单元的电气路径充电的模块。
152.示例38包括示例36和37中任一项的主题，并且其中，第一电流源是，其中，用于对指示通过存储器单元的电气路径的一个或多个属性的一个或多个参数进行确定的模块包括用于确定要施加到压控电阻器的电压的模块，其中，用于控制第一电流源的模块包括用于将电压施加到压控电阻器的模块。
153.示例39包括示例36-38中任一项的主题，并且其中，压控电阻器是晶体管。
154.示例40包括示例36-39中任一项的主题，并且其中，第二电流源是电流镜。
155.示例41包括示例36-40中任一项的主题，并且其中，用于控制第一电流源在第一持续时间内提供电流的模块包括用于控制第一电流源启动小于4纳秒的模块，其中，用于控制第二电流源在第二持续时间内提供电流的模块包括用于控制第二电流源启动至少5纳秒的模块。
156.示例42包括示例36-41中任一项的主题，并且其中，用于控制第一电流源的模块包括用于控制第一电流源以20微安至100微安之间的峰值电流启动1纳秒至4纳秒之间的模块，其中，用于控制第二电流源的模块包括用于控制第二电流源以20微安至100微安之间的峰值电流启动5纳秒至20纳秒之间的模块。
157.示例43包括示例36-42中任一项的主题，并且其中，用于控制第一电流源和第二电流源的模块包括用于控制第一电流源和第二电流源，使得在由第二电流源发出的电流脉冲的持续时间的至少90％内，通过存储器单元的电流在由第二电流源发出的电流的10％内的模块。
158.示例44包括示例36-43中任一项的主题，并且其中，对存储器单元的操作是复位操作。
159.示例45包括示例36-44中任一项的主题，并且其中，对存储器单元的操作是置位操作。
160.示例46包括示例36-45中任一项的主题，并且其中，对存储器单元的操作是读取操作。
161.示例47包括示例36-46中任一项的主题，并且其中，存储器单元是三维交叉点存储器单元。
162.示例48包括一种或多种计算机可读介质，其包括存储在其上的多个指令，指令在被执行时使计算设备控制第一电流源在第一持续时间内提供电流以对通过存储器单元的
电气路径充电；以及控制不同于第一电流源的第二电流源在比第一持续时间长的第二持续时间内提供电流，以在从第一电流源对通过存储器单元的电气路径充电的同时对存储器单元执行操作。
163.示例49包括示例48的主题，并且其中，多个指令进一步使计算设备对指示通过存储器单元的电气路径的一个或多个属性的一个或多个参数进行确定，其中，控制第一电流源在第一持续时间内提供电流以对通过存储器单元的电气路径充电包括控制第一电流源基于指示通过存储器单元的电气路径的一个或多个属性的一个或多个参数在第一持续时间内提供电流以对通过存储器单元的电气路径充电。
164.示例50包括示例48和49中任一项的主题，并且其中，第一电流源是压控电阻器，其中，对指示通过存储器单元的电气路径的一个或多个属性的一个或多个参数进行确定包括确定要施加到压控电阻器的电压，其中，控制第一电流源包括将电压施加到压控电阻器。
165.示例51包括示例48-50中任一项的主题，并且其中，压控电阻器是晶体管。
166.示例52包括示例48-51中任一项的主题，并且其中，第二电流源是电流镜。
167.示例53包括示例48-52中任一项的主题，并且其中，控制第一电流源在第一持续时间内提供电流包括控制第一电流源启动小于4纳秒，其中，控制第二电流源在第二持续时间内提供电流包括控制第二电流源启动至少5纳秒。
168.示例54包括示例48-53中任一项的主题，并且其中，控制第一电流源包括控制第一电流源以20微安至100微安之间的峰值电流启动1纳秒至4纳秒之间，其中，控制第二电流源包括控制第二电流源以20微安至100微安之间的峰值电流启动5纳秒至20纳秒之间。
169.示例55包括示例48-54中任一项的主题，并且其中，控制第一电流源和第二电流源包括控制第一电流源和第二电流源，使得在由第二电流源发出的电流脉冲的持续时间的至少90％内，通过存储器单元的电流在由第二电流源发出的电流的10％内。
170.示例56包括示例48-55中任一项的主题，并且其中，对存储器单元的操作是复位操作。
171.示例57包括示例48-56中任一项的主题，并且其中，对存储器单元的操作是置位操作。
172.示例58包括示例48-57中任一项的主题，并且其中，对存储器单元的操作是读取操作。
173.示例59包括示例48-58中任一项的主题，并且其中，存储器单元是三维交叉点存储器单元。