非易失性存储器装置、存储器控制器和存储装置的读方法与流程

非易失性存储器装置、存储器控制器和存储装置的读方法
1.相关申请的交叉引用
2.本技术要求于2021年2月26日在韩国知识产权局提交的韩国专利申请no.10-2021-0026074的优先权，其全部公开内容通过引用并入本文中以用于所有目的。
技术领域
3.本公开的实施例涉及非易失性存储器装置、存储器控制器和包括它们的存储装置的读取方法。


背景技术：

4.通常，在编程操作中，存储装置使用错误校正电路生成错误校正码(ecc)，并且在读取操作中，存储装置通过参考错误校正码来校正数据错误。然而，存在存储装置的存储器单元的劣化程度严重到不可能通过错误校正电路进行校正的情况。在这种情况下，执行使用读出技术的读取重试操作，其不同于正常的读取操作。


技术实现要素：

5.示例实施例提供了一种非易失性存储器装置和包括该非易失性存储器装置的存储装置，其中，使用包括变化表的非易失性存储器装置可以提高对劣化的补偿的精度，该变化表包括根据字线阈值电压的劣化的变化信息。
6.根据示例实施例的一方面，提供了一种非易失性存储器装置，包括：存储器块，其包括连接到第一字线的第一存储器区域；以及控制逻辑，其中，所述控制逻辑包括：片上谷搜索(ovs)电路，其被配置为对所述存储器块执行ovs读出操作；以及第一缓冲存储器，其被配置为存储至少一个变化表，所述至少一个变化表包括从所述ovs读出操作获得的连接到所述第一字线的存储器单元的阈值电压的变化信息，其中，所述控制逻辑被配置为：响应于由存储器控制器施加的第一读取命令对所述第一存储器区域执行第一读取操作，所述第一读取操作包括响应于所述第一读取命令的第一ovs读出操作和第一主读出操作，所述第一ovs读出操作以第一ovs读出电平被执行，并且所述第一主读出操作以反映所述变化信息的第一主读出电平被执行。
7.根据示例实施例的一方面，提供了一种存储器控制器，包括：处理器；控制引脚，其被配置为向包括连接到第一字线的第一存储器区域的至少一个非易失性存储器装置提供控制信号；错误校正电路，其被配置为基于所述控制信号来校正从所述至少一个非易失性存储器装置读取的数据；以及缓冲存储器，其被配置为存储用于对所述至少一个非易失性存储器装置的读取操作的读取电平进行补偿的多个表，其中，所述处理器被配置为输入第一读取命令，所述第一读取命令用于使用存储在所述至少一个非易失性存储器装置中的至少一个变化表来对所述第一存储器区域执行第一读取操作。
8.根据示例实施例的一方面，提供了一种存储装置的读取方法，包括：在至少一个非易失性存储器装置中，响应于从存储器控制器接收的第一读取命令，对所选存储器单元执
行第一片上谷搜索(ovs)读出操作；提取所选存储器单元的阈值电压的变化信息和包括所选存储器单元的存储器块的劣化信息；基于所述变化信息和所述劣化信息以修改后的读取电平执行第一主读出操作；以及将所述第一ovs读出操作的结果和所述第一主读出操作的数据输出到所述存储器控制器，其中，所述第一ovs读出操作和所述第一主读出操作被定义为第一读取操作。
附图说明
9.从下面结合附图对示例实施例的详细描述中，将更清楚地理解本公开的上述和其它方面、特征和优点，在附图中：
10.图1是根据示例实施例的存储装置的示意性框图；
11.图2是示出根据示例实施例的非易失性存储器装置的示意性框图；
12.图3是根据示例实施例的包括在非易失性存储器装置中的存储器块的电路图；
13.图4是示出根据示例实施例的存储器控制器的示意性框图；
14.图5是示出在一般存储装置中使用ovs执行读取操作的过程的流程图；
15.图6是示出根据示例实施例的在存储装置中根据ovs操作提取读取电平的过程的示图；
16.图7和图8是示出在一般存储装置的ovs操作中的分布谷的不同读取电平和对应的发展时间的示图；
17.图9是示出根据示例实施例的使用存储器控制器中的ovs表校正读取电平的过程的示图；
18.图10a至图10c是示出根据示例实施例的非易失性存储器装置中的根据字线阈值电压的劣化程度的ovs操作的示图；
19.图11和图12是示出根据示例实施例的使用存储在非易失性存储器装置中的变化表的ovs操作的示图；
20.图13是示出根据示例实施例的存储装置的读取方法的流程图；
21.图14是示出根据示例实施例的存储装置的读取方法的流程图；
22.图15a至图15c是示出根据示例实施例的存储装置的读取方法的示图；
23.图16a至图16c是示出根据示例实施例的存储装置的读取方法的示图；
24.图17a至图17c是示出根据示例实施例的存储装置的读取方法的示图；
25.图18是示出根据示例实施例的存储装置的读取方法的流程图；
26.图19是示出根据示例实施例的存储装置的读取方法的梯形图；
27.图20是示出根据示例实施例的存储装置的读取方法的梯形图；
28.图21是示出根据示例实施例的存储装置的示意性框图；
29.图22是示出根据示例实施例的包括存储装置的存储器系统的框图；以及
30.图23是示出根据示例实施例的包括存储装置的电子装置的示图。
具体实施方式
31.在下文中，将参照附图详细描述示例实施例。
32.经编程的阈值电压的分布可能通过例如保持、干扰、温度、噪声等的至少一个原因
被修改。阈值电压分布的这种变化可能导致读取操作中的错误(例如，不可能进行错误校正)。防御代码可以指恢复在读取操作中读取的数据中的错误的方法。通常，防御代码可以包括找到阈值电压的分布谷(distribution valley)的过程。片上谷搜索(on-chip valley search，ovs)操作可对于找到这种分布谷是有利的。ovs操作的具体细节可以在美国专利申请公开no.2020/0286545和no.2020/0098436，以及美国专利no.10,090,046、no.10,607,708和no.10,629,259中描述，它们通过引用并入本文中。
33.图1是根据示例实施例的存储装置的示意性框图。参照图1，存储装置10可以包括至少一个非易失性存储器装置(nvm)100和存储器控制器(cntl)200。
34.可以实施至少一个非易失性存储器装置100以存储数据。非易失性存储器装置100的示例可以包括nand闪速存储器、竖直nand闪速存储器(vnand)、nor闪速存储器、电阻随机存取存储器(rram)相变随机存取存储器(pram)、磁阻随机存取存储器(mram)、铁电随机存取存储器(fram)、自旋转移矩随机存取存储器(stt-ram)等。此外，非易失性存储器装置100可以被实施为三维阵列结构。实施例不仅可以应用于其中电荷存储层由导电浮置栅极形成的闪速存储器装置，而且可以应用于其中电荷存储层由绝缘层形成的电荷捕获闪速(ctf)存储器。在下文中，为了便于描述，提供非易失性存储器装置100是竖直nand闪速存储器装置的情况作为示例。
35.根据示例实施例的非易失性存储器装置100可被实施为包括多个存储器块blk1至blkz和控制逻辑150，其中，z是大于或等于2的整数。
36.多个存储器块blk1至blkz中的每一个可包括多个页page 1至page m，其中，m为大于或等于2的整数。多个页page 1至page m中的每一个可以包括多个存储器单元。多个存储器单元中的每一个可以存储至少一个比特。
37.控制逻辑150可以被实施为从存储器控制器200接收命令和地址，并且对与该地址相对应的存储器单元执行与接收的命令相对应的操作。例如，操作可以是编程操作、读取操作、擦除操作等中的任一个。
38.控制逻辑150可以包括ovs电路155。ovs电路155可以被实施为执行片上谷搜索(ovs)操作。通常，ovs操作可包括根据多个发展时间获得单元计数的操作、基于获得的单元计数确定ovs检测情况的操作、根据所确定的ovs检测情况改变实际发展时间的操作、以及通过应用改变后的发展时间进行读取的操作。
39.在根据本公开的示例实施例的非易失性存储器装置100中，ovs操作可以被分别表示为ovs读出操作和主读出操作。例如，根据示例实施例的非易失性存储器装置100通过ovs读出操作根据多个发展时间获得x/y单元计数，并且可以基于获得的x/y单元计数来确定ovs检测情况。另一方面，非易失性存储器装置100可以根据所确定的ovs检测情况通过主读出操作来改变实际发展时间。例如，主读出操作可以是读取操作。
40.ovs电路155可以被实施为储存与ovs读出操作的结果相对应的检测信息ovsdi(检测情况信息)。作为示例，检测信息ovsdi可以包括例如发展时间信息的信息，发展时间信息指示与状态相对应的最佳分布谷。
41.通常，用于读取操作的最佳读取电平可根据非易失性存储器装置100的劣化而改变。例如，已经经历不同劣化的多个存储器块blk1至blkz中包括的字线可具有不同的最佳读取电平。因此，当读取操作被执行时，如果将相同的读取电平施加到每个存储器块，则在
特定字线中读取操作可能失败。
42.在根据示例实施例的非易失性存储器装置100中，不将相同的读取电平施加到多个相应存储器块blk1至blkz中包括的所有字线，而是可以基于在特定字线中设置的读取电平来设置施加到另一字线的最佳读取电平。因此，可以稳定地执行对所有字线的读取操作而没有错误。
43.在根据示例实施例的非易失性存储器装置100中，控制逻辑150还可以包括第一缓冲存储器，该第一缓冲存储器包括至少一个变化表(vt)180。例如，非易失性存储器装置100可以通过使用至少一个变化表180考虑关于多个相应存储器块blk1至blkz中包括的字线的阈值电压的变化信息来执行读取操作。例如，变化表180可以包括通过ovs读出操作设置的字线的阈值电压的变化信息。可以基于根据非易失性存储器装置100的劣化的第一存储器区域和第二存储器区域的读取电压的变化，生成多个存储器块blk1至blkz中的每一个中包括的字线的阈值电压变化信息。例如，第一存储器区域和第二存储器区域可以分别对应于多个页page 1至page m中的不同页，并且第一存储器区域和第二存储器区域可以分别连接到第一字线和第二字线。
44.另一方面，根据示例实施例的非易失性存储器装置100还可以包括选择逻辑190，选择逻辑190用于基于ovs读出操作的结果来选择至少一个变化表180中的至少一个。选择逻辑190可以根据非易失性存储器装置100的劣化程度来选择用于改变施加到字线的读取电平的变化表180。然而，这仅仅是示例，并且配置不限于此。例如，当非易失性存储器装置100包括具有一个变化表180的第一缓冲存储器时，选择逻辑190可以不同地操作。可替换地，在这种情况下，非易失性存储器装置100可以不包括选择逻辑190。
45.存储器控制器200可以通过发送控制信号(例如，cle、ale、(一个或多个)ce、we、re等)的多个控制引脚连接到至少一个非易失性存储器装置100。此外，存储器控制器200可以被实施为使用控制信号来控制非易失性存储器装置100。例如，非易失性存储器装置100可以通过根据命令锁存使能信号(cle)或地址锁存使能信号(ale)在写使能信号(we)的边沿处将命令cmd或地址add锁存来执行编程操作、读取操作和/或擦除操作。
46.此外，存储器控制器200可以包括至少一个处理器(中央处理单元((一个或多个)cpu))210、第二缓冲存储器220和错误校正电路230。
47.处理器210可以被实施为控制存储装置10的整体操作。处理器210可以执行各种管理操作，诸如高速缓存/缓冲管理、固件管理、垃圾收集管理、损耗均衡管理、数据去重管理、读取刷新/回收管理、坏块管理、多流管理、主机数据和非易失性存储器的映射的管理、服务质量(qos)管理、系统资源分配管理、非易失性存储器队列管理、读取电平管理、擦除/编程管理、热/冷数据管理、功率损耗保护管理、动态热管理、初始化管理、独立磁盘冗余阵列(raid)管理等。
48.详细地，处理器210可以驱动管理读取电平的读取电平(rl)补偿单元211。读取电平补偿单元211可将与执行ovs读出操作的结果相对应的检测信息实时地反映到历史读取电平。例如，读取电平补偿单元211可在历史读取电平表(hrt)中累积与设置在ovs表(ovst)中的检测信息相对应的偏移。作为示例，可以以固件/软件来实施读取电平补偿单元211。另一方面，图1中示出的读取电平补偿单元211被示出为在存储器控制器200的内部操作，但是配置不限于此。例如，读取电平补偿单元可以在非易失性存储器装置100的内部操作。
49.第二缓冲存储器220可以被实施为易失性存储器(例如，静态随机存取存储器(sram)、动态ram(dram)、同步dram(sdram)等)或非易失性存储器(例如，闪速存储器、相变ram(pram)、磁阻ram(mram)、电阻ram(rram)、铁电ram(fram)等)。第二缓冲存储器220可以包括至少一个预定义表(pdt)、ovst和hrt。
50.pdt可以包括第一读取电平偏移信息。例如，pdt可以包括对应于编程经过时间的第一读取电平偏移信息。例如，第一读取电平偏移信息可以是基于环境信息预先确定的偏移。例如，除了编程经过时间之外，pdt还可以包括与各种劣化信息、温度、编程/擦除周期、读取周期、开放字线情况(open word line case)等相对应的第一读取电平偏移信息。
51.ovst可以包括与检测信息ovsdi相对应的第二读取电平偏移信息。在这种情况下，检测信息ovsdi可以是与最佳分布谷相对应的发展时间信息。例如，第二读取电平偏移信息可以包括与发展时间信息相对应的读取电平偏移信息，其中，在发展时间处已经执行了ovs读出操作。因此，ovst可以是通过将检测信息ovsdi转换为读取电平偏移信息而获得的表。
52.hrt可以包括与历史读取操作相关的第三读取电平偏移信息。在示例实施例中，第三读取电平偏移信息可以包括通过累积第二读取电平偏移信息而获得的信息。在另一实施例中，可使用第一读取电平偏移信息和第二读取电平偏移信息来确定第三读取电平偏移信息。在这种情况下，第三读取电平偏移信息可以包括读取电平，其中，历史读取操作在该读取电平下被执行。
53.然而，在根据示例实施例的存储装置10中，由于在非易失性存储器装置100内部校正了字线阈值电压的劣化，因此包括在第三读取电平偏移信息中的读取电平可能不是最佳读取电平。在美国专利no.10,120,589和no.10,373,693中找到了历史读取操作的详细描述，这些专利作为背景文献并入本文中。
54.错误校正电路230可以被实施为在编程操作期间生成错误校正码(ecc)，并且在读取操作期间使用错误校正码来恢复数据。例如，错误校正电路230可以生成用于对从非易失性存储器装置100接收的数据的失效比特或错误比特进行校正的错误校正码ecc。错误校正电路230可通过对被提供给非易失性存储器装置100的数据执行错误校正编码来形成添加了奇偶校验位的数据。例如，奇偶校验位可以存储在非易失性存储器装置100中。此外，错误校正电路230可以对从非易失性存储器装置100输出的数据执行错误校正解码。错误校正电路230可以使用奇偶校验位来校正错误。错误校正电路230可以使用各种编码调制(例如，低密度奇偶校验检查(ldpc)码、bch码、turbo码、reed-solomon码、卷积码、递归系统码(rsc)、网格编码调制(tcm)、块编码调制(bcm)等)来校正错误。
55.另一方面，当在错误校正电路230中不可能进行错误校正时，可以执行读取重试操作。作为示例，读取重试操作可以包括ovs读出操作。作为示例，ovs读出操作可以反映pdt。然而，实施例不限于此。
56.根据示例实施例的存储器控制器200还可以包括命令(cmd)选择器225。例如，命令选择器225可以选择输入到非易失性存储器装置100的命令。例如，命令选择器225可以选择并输出命令，以便在下一字线读取操作期间考虑在ovs读出操作之后在非易失性存储器装置100中执行的字线阈值电压的劣化校正。
57.根据示例实施例的存储装置10可以使用非易失性存储器装置100中包括的至少一个变化表来执行字线阈值电压的劣化校正。在这种情况下，可以基于通过ovs读出操作获得
的x/y单元计数来执行字线阈值电压的劣化校正。因此，可以提高对于字线之间的劣化程度的差异的校正精度，该差异随着字线的级数增加而增加。此外，可以显著地减少当劣化持续时发生的读取窗口的减小。另外，根据示例实施例的非易失性存储器装置100可通过利用外围电路区域存储至少一个变化表，从而减少存储器控制器200的存储器使用，并且另外，非易失性存储器装置100还可应用于不包括dram的ssd或移动产品。
58.图2是示出根据示例实施例的非易失性存储器装置的示意性框图。
59.参照图2，非易失性存储器装置100包括存储器单元阵列110、行解码器120、页缓冲器电路130、输入/输出(i/0)缓冲器电路140、控制逻辑150、电压发生器160和单元计数器170。
60.存储器单元阵列110可以通过字线wl或选择线连接到行解码器120。存储器单元阵列110可以通过位线bl连接到页缓冲器电路130。存储器单元阵列110可以包括多个单元串。每个单元串的沟道可以在竖直方向上或水平方向上形成。每个单元串可以包括多个存储器单元。在这种情况下，可以通过被施加到位线bl或字线wl的电压对多个存储器单元执行编程操作、擦除操作或读取操作。通常，可以以页为单位执行编程操作，并且可以以块为单位执行擦除操作。可在美国专利no.7,679,133、no.8,553,466、no.8,654,587、no.8,559,235和no.9,536,970中找到存储器单元的详细描述。例如，存储器单元阵列110可以包括二维存储器单元阵列，并且该二维存储器单元阵列可以包括在行方向和列方向上设置的多个nand串。
61.行解码器120可被实施为响应于地址add而选择存储器单元阵列110的存储器块blk1至blkz中的任一个。例如，行解码器120可以响应于地址add而选择所选存储器块的字线中的任一条。行解码器120可将与操作模式相对应的字线阈值电压vwl传送至所选存储器块的字线。在编程操作期间，行解码器120可以将编程电压和验证电压施加到所选字线，并且可以将通过电压施加到未选字线。在读取操作期间，行解码器120可以将读取电压施加到所选字线，并且可以将读取通过电压施加到未选字线。
62.页缓冲器电路130可以被实施为作为写入驱动器或读出放大器来操作。在编程操作期间，页缓冲器电路130可以将与要被编程的数据相对应的位线电压施加到存储器单元阵列110的位线。在读取操作或验证读取操作期间，页缓冲器电路130可以通过位线bl检测存储在所选存储器单元中的数据。页缓冲器电路130中包括的多个页缓冲器pb1至pbn(n是大于或等于2的整数)中的每一个可以连接到至少一条位线。
63.多个页缓冲器pb1至pbn中的每一个可以被实施为执行读出和锁存以用于执行ovs操作。例如，多个页缓冲器pb1至pbn中的每一个可以在控制逻辑150的控制下执行多个读出操作以识别存储在所选存储器单元中的任何一个状态。此外，多个页缓冲器pb1至pbn中的每一个可以在控制逻辑150的控制下存储通过多个读出操作读出的数据，并且可以选择任何一个数据。例如，多个页缓冲器pb1至pbn中的每一个可以执行读出多次以识别任何一个状态。另外，多个页缓冲器pb1至pbn中的每一个可以根据控制逻辑150的控制从多个读出的数据中选择并/或输出最佳数据。
64.输入/输出缓冲器电路140可以将外部信号输入到非易失性存储器装置100或将非易失性存储器装置100的信号输出到外部。例如，输入/输出缓冲器电路140可以将外部提供的数据提供到页缓冲器电路130。例如，输入/输出缓冲器电路140可以将外部提供的命令
cmd提供到控制逻辑150。例如，输入/输出缓冲器电路140可以将外部提供的地址add提供到控制逻辑150或行解码器120。例如，输入/输出缓冲电路140可以将由页缓冲器电路130读出并锁存的数据输出到外部。
65.控制逻辑150可被实施为响应于从外部源发送的命令cmd来控制行解码器120和页缓冲器电路130。此外，控制逻辑150可以包括ovs电路155，以执行ovs读出操作。
66.ovs电路155可以控制页缓冲器电路130和电压发生器160，以用于ovs读出操作。ovs电路155可以控制页缓冲器电路130执行多个读出操作，以识别所选存储器单元的特定状态。此外，ovs电路155可以控制多个页缓冲器pb1至pbn将与多个读出结果中的每一个相对应的读出数据分别存储在设置在多个页缓冲器pb1至pbn中的多个锁存器组中。此外，ovs电路155可以执行从多个读出的数据中选择最佳数据的处理。为了选择最佳数据，ovs电路155可以参考从单元计数器170提供的计数结果nc。例如，ovs电路155可以控制页缓冲器电路130从多个读出结果中选择并输出最接近分布谷的读取结果。
67.此外，ovs电路155可基于与ovs读出操作相对应的计数结果nc来存储检测信息ovsdi。ovs电路155可以将存储的检测信息ovsdi输出至存储器控制器200。例如，可以使用通用内部总线(universal internal bus，uib)输出来输出检测信息ovsdi，或者响应于特定命令(例如，获取特征命令、状态读取命令等)来输出检测信息ovsdi。
68.另一方面，如图1中所述，根据示例实施例的非易失性存储器装置100的控制逻辑150还可以包括第一缓冲存储器，该第一缓冲存储器包括一个或多个变化表180-1、...和180-n。例如，一个或多个变化表180-1、...和180-n中的每一个可以包括关于字线wl的阈值电压的劣化的信息。例如，字线wl的阈值电压劣化信息可以与字线的布置具有预定关系。然而，这仅是示例实施例，并且配置不限于此。例如，第一缓冲存储器可以作为单独的配置被包括在非易失性存储器装置100中而不是在控制逻辑150的内部。
69.电压发生器160可以被实施为在控制逻辑150的控制下生成要被施加到相应字线wl的各种类型的字线阈值电压vwl、和要被供应到其中形成有存储器单元的块(例如，阱区)的阱电压。施加到相应字线wl的字线阈值电压vwl可以包括编程电压、通过电压、读取电压、读取通过电压等。
70.单元计数器170可以被实施为根据由页缓冲器电路130读出的数据对与特定阈值电压范围相对应的存储器单元进行计数。例如，单元计数器170可以通过对在多个页缓冲器pb1至pbn的每一个中读出的数据进行处理来对具有在特定阈值电压范围中的阈值电压的存储器单元的数量进行计数。因此，在使用单元计数器170的ovs读出操作中，可以读出分布谷的精确位置。
71.根据示例实施例的非易失性存储器装置100还可以包括用于选择变化表180-1、...、180-n的选择逻辑190。选择逻辑190可以在控制逻辑150的控制下从一个或多个变化表180-1、...和180-n中选择用于设置最佳读取电压的变化表。
72.在根据示例实施例的非易失性存储器装置100中，在根据ovs读出操作设置最佳读取电压的过程中，可以使用至少一个变化表180-1、...、180-n，从而确保了对字线阈值电压劣化的校正的可靠性。另外，根据示例实施例的非易失性存储器装置100选择性地使用至少一个变化表180-1、...、180-n，并且因此，可以防止在劣化不严重的情形下的过补偿，并且通过显著地减少存储器控制器的存储器使用，甚至可以将对字线阈值电压劣化的校正应用
于不包括dram的移动产品或ssd。
73.图3是根据示例实施例的包括在非易失性存储器装置中的存储器块的电路图。
74.图3是图2中示出的非易失性存储器装置100中包括的多个存储器块blk1至blkz之中的任何一个存储器块blki的电路图。例如，包括在存储器块blki中的多个存储器nand串可以在垂直于衬底的方向上形成。
75.参照图3，存储器块blki可包括连接在位线bl1、bl2和bl3与公共源极线csl之间的多个存储器nand串ns11至ns33。多个存储器nand串ns11至ns33中的每一个可以包括串选择晶体管sst、多个存储器单元mc1、mc2、...、mc8和接地选择晶体管gst。尽管在图3中示出多个存储器nand串ns11至ns33中的每一个包括八个存储器单元mc1、mc2、...、mc8，但是实施例不限于此。
76.串选择晶体管sst可连接到对应的串选择线ssl1、ssl2和ssl3。多个存储器单元mc1、mc2、...和mc8可以分别连接到对应的栅极线gtl1、gtl2、...和gtl8。栅极线gtl1、gtl2、...和gtl8可对应于字线，并且栅极线gtl1、gtl2、...和gtl8的一部分可对应于伪字线。接地选择晶体管gst可连接到对应的接地选择线gsl1、gsl2和gsl3。串选择晶体管sst可连接到对应的位线bl1、bl2和bl3，并且接地选择晶体管gst可连接到公共源极线csl。
77.具有相同高度的字线(例如，gtl1(其在本文中也可被称为wl1))可以被共同地连接，并且接地选择线gsl1、gsl2和gsl3以及串选择线ssl1、ssl2和ssl3可以彼此分离。图3示出了存储器块blki可以连接到八条栅极线gtl1、gtl2、...和gtl8以及三条位线bl1、bl2和bl3，但是配置不限于此。
78.图4是示出根据示例实施例的存储器控制器的示意性框图。
79.参照图4，存储器控制器200可以包括主机接口(i/f)201、存储器接口202、至少一个cpu 210、缓冲存储器220、错误校正电路230、闪存转换层管理器240、数据包管理器250和加密装置260。例如，图4中所示的cpu 210、缓冲存储器220和错误校正电路230可以分别对应于图1中所示的配置。
80.主机接口201可以被实施为向主机发送数据包和从主机接收数据包。从主机发送到主机接口201的数据包可以包括命令或要写入到非易失性存储器装置100的数据。从主机接口201发送到主机的数据包可以包括对命令的响应、或从非易失性存储器装置100读取的数据。存储器接口202可以将要写入非易失性存储器装置100的数据发送到非易失性存储器装置100，或者接收从非易失性存储器装置100读取的数据。该存储器接口202可以被实施为符合诸如jdec toggle或onfi的标准协议。
81.闪存转换层管理器240可以执行各种功能，诸如地址映射、损耗均衡和垃圾收集。地址映射操作可以是将从主机接收的逻辑地址改变为用于在非易失性存储器装置100中实际存储数据的物理地址的操作。损耗均衡是通过确保非易失性存储器装置100中的块被均匀地使来防止特定块的过度劣化的技术，并且例如，可以通过平衡物理块的擦除计数的固件技术来实施损耗均衡。垃圾收集可以是通过将块的有效数据复制到新的块然后擦除现有块来确保非易失性存储器装置100中的可用容量的技术。
82.数据包管理器250可根据与主机协商的接口的协议生成数据包或从自主机接收的数据包解析各种类型的信息。此外，缓冲存储器220可临时存储要被写入非易失性存储器装置100的数据或从非易失性存储器装置100读取的数据。例如，缓冲存储器220可以是设置在
存储器控制器200中的配置。作为另一示例，缓冲存储器220可以被设置在存储器控制器200的外部。
83.加密装置260可以使用对称密钥算法对输入到存储器控制器200的数据执行加密操作和解密操作中的至少一个。加密装置260可以使用高级加密标准(aes)算法来执行数据的加密和解密。加密装置260可以包括加密模块和解密模块。
84.图5是示出在一般存储装置中使用ovs执行读取操作的过程的流程图。
85.参照图5，可以提供其中一般存储装置使用默认读取电平对连接到第一字线wl1的存储器单元执行读取操作的情况作为示例。例如，默认读取电平可以是预定的参考读取电压。当读取操作失败时，可以激活针对连接到第一字线wl1的存储器单元的ovs读出操作。例如，非易失性存储器装置可以进入防御代码(defense code)。可以通过反映预定义的预定义表(pdt)来执行ovs读出操作。当针对连接到第一字线wl1的存储器单元的读取操作经过ovs读出操作时，可以更新历史读取电平表(hrt)。在这种情况下，可在hrt中更新用于ovs读出操作的pdt的偏移信息。
86.此后，当对连接到下一字线(例如第二字线wl2)的存储器单元执行读取操作时，ovs读出操作基本上可以被停用。例如，可以在防御代码被释放的状态下对连接到第二字线wl2的存储器单元执行读取操作。在这种情况下，可以使用更新后的hrt执行历史读取操作。由于一般存储装置不将在ovs读出操作中发现的最佳读取电平偏移反映到hrt，所以连接到下一字线的存储器单元的读取操作将失败的可能性高。
87.另一方面，根据示例实施例的存储装置10可将ovs读出操作所致的检测信息反映到hrt。因此，当执行主读出操作和下一读取操作时，可以通过反映存储在非易失性存储器装置100中的包括字线变化信息的变化表vt以及hrt来施加最佳读取电平。
88.图6是示出根据示例实施例的在存储装置中根据ovs操作提取读取电平的过程的示图。
89.参照图6，存储装置10可以使用第一表pdt或第二表ovst来实时更新第三表hrt，并且可以一起反映存储在非易失性存储器装置nvm中的变化表vt，从而提取最佳读取电平。在nvm内施加最佳读取电平以读取存储器单元。
90.根据ovs读出操作的结果信息可以包括字线阈值电压的变化信息和其它劣化信息。作为示例，检测信息ovsdi可包括根据ovs读出操作的结果，并且可在ovst中实时反映与不包括字线阈值电压的变化信息的劣化信息相对应的第二读取电平偏移ost_ovst。另一方面，在根据示例实施例的存储装置10中，包括在非易失性存储器装置100中的字线阈值电压的变化信息可以不被输出到存储器控制器200。例如，字线阈值电压的变化信息可以被包括在非易失性存储器装置100中所包括的变化表vt中，并且可以根据示例实施例选择性地更新变化表vt。
91.另一方面，可以通过累加第二读取电平偏移ost_ovst来确定第三读取电平偏移ost_hrt。可替换地，可以通过将第二读取电平偏移ost_ovst与根据编程时间的流逝的第一读取电平偏移ost_pdt相加来确定第三读取电平偏移ost_hrt。另一方面，第三读取电平偏移ost_hrt可以不仅仅通过第一读取电平偏移ost_pdt和第二读取电平偏移ost_ovst的简单相加来确定。例如，可以通过将权重应用于第一读取电平偏移ost_pdt和第二读取电平偏移ost_ovst中的每一个来确定第三读取电平偏移ost_hrt。
92.图7和图8是示出在一般存储装置的ovs操作中的分布谷的不同读取电平和对应的发展时间的示图。
93.如图7所示，可通过多个读出操作来执行用于寻找状态s1和s2的分布谷的ovs操作。在这种情况下，可以在多个相应的页缓冲器组中同时执行多个读出操作。
94.参照图8，在第一页缓冲器pgb1和第二页缓冲器pgb2中，可以以这样的方式执行ovs读出操作：即，在不同的发展时段期间在相同的时间点处顺序地锁存读出节点以存储读出结果。
95.可以从时间t0到时间t1执行预充电操作。为了预充电，可对连接到每个第一页缓冲器pbg1的第一位线和读出节点进行充电。当位线设定信号被激活时，读出节点和第一位线可以被预充电到特定电平。当第一位线设定信号在时间t1处被去激活到高电平时，每个第一页缓冲器pbg1的预充电电路可以被关断。此外，当第二位线设定信号在时间t1之后的时间t2处被去激活到高电平时，每个第二页缓冲器pbg2的预充电电路可以被关断。此时，第一页缓冲器pbg1的每个读出节点的电平和第二页缓冲器pbg2的每个读出节点的电平可以根据存储器单元是导通还是关断基于流到对应位线的电流的大小而变化。
96.如图8所示，第一页缓冲器pbg1中的每一个可以从时间t0到时间t1对读出节点预充电，并且可以从时间t1到时间t4发展第一位线。另一方面，第二页缓冲器pbg2中的每一个可以从时间t0到时间t1对读出节点预充电，并且可以从时间t2到时间t4发展第二位线，时间t2到时间t4晚于时间t1。
97.第一读出操作可包括在时间t3处执行的锁存器复位(ns)读出操作和在时间t5处执行的锁存器置位(s)读出操作。可以使用第一页缓冲器pgb1中的锁存器复位(ns)读出操作和锁存器置位(s)读出操作的单元上计数值来计算第一单元计数信息。此外，可以使用第二页缓冲器pgb2中的锁存器复位(ns)读出操作和锁存器置位(s)读出操作的单元上计数值来计算第二单元计数信息。另一方面，可以基于第一读出操作的第一单元计数信息和第二单元计数信息来确定与对应于分布谷的最佳读取电平相对应的检测情况(c1至c5中的任何一个)。另外，可以确定与所确定的检测情况相对应的第二读出操作的发展时间tsodev1至tsodev5。
98.图9是示出根据示例实施例的使用存储器控制器中的ovs表校正读取电平的过程的示图。
99.参照图9，根据根据ovs读出操作的阈值电压的分布来确定x/y单元计数值，并且可以执行将所确定的x/y单元计数值转换为与分布谷相对应的检测情况的第一转换。例如，在最上面的页的情况下，单元计数值可以是cc3。在这种情况下，ovs操作的检测情况可对应于第三检测情况c3。包括在非易失性存储器装置100(参照图1)中的ovs电路155(参照图1)可以针对每种检测情况存储或锁存数据比特。
100.此后，可以将检测信息ovsdi(参照图1)从非易失性存储器装置100输出到存储器控制器200(参照图1)。存储器控制器200可以使用检测信息(例如，ovs检测情况c3)在ovst中生成对应的读取电平偏移(+20mv)。例如，字线阈值电压的变化信息可以存储在变化表中，并且可以不被输出到存储器控制器。因此，生成的读取电平偏移(+20mv)可对应于除字线阈值电压的变化信息之外的多条劣化信息。在这种情况下，存储器控制器200可通过使用ovst对与ovs检测情况相对应的读取电平偏移执行第二转换操作。因此，存储器控制器200
可最终将根据ovs读出操作的偏移更新到hrt。
101.图10a至图10c是示出根据示例实施例的非易失性存储器装置中的根据字线阈值电压的劣化程度的ovs操作的示图。
102.图10a至图10c是示出根据示例实施例的非易失性存储器装置100中的ovs读出操作的结果和ovs检测情况之间的关系的示图。作为示例，可以使用通过ovs读出操作获得的第一单元计数值和第二单元计数值来导出检测情况。此外，可以知道字线阈值电压的劣化程度。另一方面，图10a至图10c可以示出多个字线的读取偏斜。例如，随着字线阈值电压的劣化水平增加，读取偏斜的变化可能增加。基于字线阈值电压的变化信息确定的字线阈值电压的劣化趋势可以与基于其它多条劣化信息确定的字线阈值电压的劣化趋势类似，但是配置不限于此。尽管在图10a至图10c中示出了五种ovs检测情况，但是这仅是示例。
103.参照图10a，通过ovs读出操作导出的检测情况可以是第三检测情况。例如，第三检测情况可以是字线阈值电压的劣化几乎不发展的情况。
104.参照图10b，通过ovs读出操作导出的检测情况可以是第二检测情况。例如，第二检测情况或第四检测情况可以是阈值电压已经劣化到一定程度的情况。因此，可能需要改变用于读取操作的读取电平。
105.参照图10c，通过ovs读出操作导出的检测情况可以是第一检测情况。例如，第一检测情况和第五检测情况可以是边缘情况，其可以是字线阈值电压处于可检测到的最大劣化状态的情况。另一方面，可以根据最大劣化状态来生成包括字线阈值电压的变化信息的变化表。然而，该配置仅是示例。
106.图11和图12是示出根据示例实施例的使用存储在非易失性存储器装置中的变化表的ovs操作的示图。
107.作为示例，图11可以是示出当阈值电压分布的劣化大时根据状态和字线的读取电平偏移的变化表vt，并且图12可以是示出当阈值电压分布的劣化小时根据状态和字线的读取电平偏移的变化表vt。作为示例，尽管在图11和图12中基于127条字线示出变化表，但这仅为示例。例如，字线的数量可以更多或更少，并且可以通过将读取电平偏移划分成更窄的字线段来设置读取电平偏移。
108.根据示例实施例的非易失性存储器装置100可以包括至少一个变化表。另一方面，非易失性存储器装置100可以基于ovs读出操作的结果从一个或多个变化表中选择要被应用于设置读取电压的变化表。例如，可以由包括在非易失性存储器装置100中的选择逻辑190(参照图1)来选择包括要被反映的变化信息的变化表。例如，当字线阈值电压的劣化程度像如图10c所示的ovs读出操作的结果一样显著时，选择逻辑190可以选择图11所示的变化表。另一方面，当字线阈值电压的劣化程度如图10b所示不严重时，可以选择图12所示的变化表。然而，这仅是示例，并且配置不限于此。例如，非易失性存储器装置100可以仅包括一个变化表。
109.另一方面，非易失性存储器装置100可以通过反映根据基于ovs读出操作的检测情况选择的变化表中包括的变化信息来设置用于执行读取操作的最佳读取电平。变化信息可以以各种方式反映在读取电平中。
110.例如，如上所述，根据检测情况包括不同条变化信息的变化表可以被选择并且被反映在读取电平中。另一方面，可以根据基于ovs读出操作的检测情况来确定反映变化表中
包括的变化信息的权重。作为示例，在字线阈值电压的劣化程度像如图10c所示的ovs读出操作的结果一样相对显著的情况下，当设置最佳读取电平时，可以反映图11所示的变化表中包括的变化信息的100％。另一方面，在字线阈值电压的劣化程度如图10b所示不严重的情况下，可以反映图11所示的变化表中包括的变化信息的50％。详细地，当检测情况是边缘情况时，反映变化信息的权重可以高于当检测情况不是边缘情况时的权重。然而，这仅是示例实施例，并且应用于每个检测情况的权重不受限制并且可以不同地改变。
111.图13是示出根据示例实施例的存储装置的读取方法的流程图。
112.一起参照图1至图12，根据示例实施例的存储装置10的读取操作可以如图13中所示进行。首先，可以从存储装置10外部的主机接收读取请求。存储装置10可以确定这样的读取请求的历史。历史缓冲器可以确定当前接收到的读取请求先前是否已经存在(s110)。例如，当在存储在历史缓冲器中的先前读取请求中存在当前读取请求时，可以执行历史读取操作(s111)。在这种情况下，在历史读取操作中，可以利用历史读取电平表hrt中包括的最佳读取电平来执行读取操作。另一方面，在存储在历史缓冲器中的先前读取请求中不存在当前读取请求的情况下，可以执行正常读取操作(s112)。在这种情况下，在正常读取操作中，可以以默认读取电平执行读取操作。
113.作为历史读取操作或正常读取操作的结果，可以确定是否发生uecc(s113)。在这种情况下，uecc可指示读取的数据无法由错误校正电路230(参照图1)恢复。在uecc没有发生的情况下，读取操作可以立即终止。
114.另一方面，当uecc发生时，可以输入ovs防御代码。ovs模式基本上被激活，并且非易失性存储器装置100(参照图1)可以根据被激活的ovs模式执行读取重试操作。在这种情况下，读取重试操作可以包括ovs读出操作和主读出操作。在这种情况下，ovs读出操作可以包括通过施加ovs读出电平来检测单元计数值的处理(s115)。例如，ovs读出电平可以是默认读取电平。另一方面，通过ovs读出操作，可以提取单元计数值、所选存储器单元的阈值电压变化信息、以及包括所选存储器单元的存储器块的劣化信息。因此，即使在执行主读出操作之前，也可以确定根据劣化的ovs检测情况(s116)。
115.此后，可以基于ovs读出操作的结果来确定执行主读出操作的主读出电平。例如，可以通过将非易失性存储器装置100中包括的变化表vt的变化信息、以及关于存储器控制器200中包括的多个表(例如，ovst)的信息反映在用于执行ovs读出操作的ovs读出电平中，来确定主读出电平。根据所确定的主读出电平，可以对所选存储器单元执行主读出操作(s119)。详细地，用于执行主读出操作的主读出电平可以是具有与用于执行ovs读出操作的ovs读出电平的值不同的值的读取电平。
116.此后，可以确定主读出操作是否是通过(s120)。作为该确定的结果，当主读出操作是通过时，可以更新历史读取电平表hrt(s121)，其中，在历史读取电平表hrt中已经使用ovst反映了与检测情况相对应的偏移信息。然而，这仅是示例。例如，hrt的更新条件可以不同。
117.另一方面，当主读出操作失败时，可以执行片外谷搜索操作以用于数据恢复(s122)。在这种情况下，片外谷搜索可以意味着通过在增加或减小预定电压的同时顺序地扫描预定电压段来找到分布谷。
118.可以根据根据片外谷搜索操作的分布谷来执行读取操作，并且可以确定读取操作
的结果是否已经失败(s123)。例如，当没有失败时，可以完成读取操作。当读取操作的结果没有失败时，可以更新历史读取电平表hrt(s121)。另一方面，当读取操作失败时，可以最终生成用于来自主机的读取请求的uecc。生成的uecc可被输出到主机。然而，这仅是示例。例如，在包括根据示例实施例的存储装置10的特征(其中，利用施加到存储装置10的不同电平分别执行ovs读出操作和主读出操作)的情况下，也可以以不同于图13中所示的方式的方式执行操作。作为示例，用于执行ovs读出操作等的条件可以变化。
119.图14是示出根据示例实施例的存储装置的读取方法的流程图。
120.图14是示出根据示例实施例的图13中所示的存储装置的读取方法的修改实施例的示图。例如，操作s110至s113、s115、s116、以及s119至s123可以对应于图13中所示的操作。另一方面，参照图14，根据示例实施例的存储装置10提取作为ovs读出操作的结果的字线阈值电压的变化信息，并且可以通过使用所提取的变化信息来确定是否更新变化表vt(s117)。因此，在基于ovs读出操作的结果选择性地更新非易失性存储器装置100中包括的变化表vt(s118)之后，可以执行主读出操作。另一方面，更新变化表vt的方法并不限于任何一种，并且可以以各种方法更新变化表vt。
121.图15a至图15c是示出根据示例实施例的存储装置的读取方法的示图。
122.图15a至图15c可以是示出在第一状态r1中用于第一检测情况至第五检测情况的读取电平偏移的示图。作为示例，图15a可以是包括用于存储器块的块读取电平偏移的ovst，并且图15b和图15c可以是根据字线阈值电压的劣化程度的变化表vt。作为示例，图15b和图15c可以分别对应于图12和图11的部分。
123.图16a至图16c是示出根据示例实施例的存储装置的读取方法的示图。
124.图16a至图16c可以是示出当ovs读出操作结果对应于第二检测情况时根据示例实施例的存储装置10的读取方法的示图。
125.参照图16a和图16b，可以以2v的默认读取电平执行对第一字线wl1的正常读取操作。此时，由于ovs处于去激活状态，所以ovst和vt所致的读取电平的变化可以是0。另一方面，当在正常读取操作中发生uecc时，可以激活ovs并且可以执行ovs读出操作，由此可以基于通过ovs读出操作获得的单元计数值来导出该对应于第二检测情况的情况。一起参照图15a和图15b，在第二检测情况下，ovst的劣化信息值可以是-20mv，并且vt的变化信息值可以是-30mv。因此，在执行ovs读出操作之后计算出的最佳读取电平可以是1.95v。此后，可以以最佳读取电平执行对第一字线wl1的主读出操作。
126.参照图16c，在完成对第一字线wl1的读取重试操作之后，可以连续地执行对第二字线wl2的读取操作。然而，可以通过执行历史读取而不再次执行ovs读出操作来读取第二字线wl2。然而，由于变化表vt被包括在非易失性存储器装置100中并且无法被反映在hrt中，所以在仅利用hrt执行历史读取的情况下，仅可以以1.98v执行读取操作。
127.根据示例实施例的存储装置10可以被配置为与输入到非易失性存储器装置100的第二读取命令一起输入变化标志，以对第二字线wl2执行读取操作。例如，可以通过使用变化标志解决变化表vt没有被反映在hrt中的问题，并且可以以1.95v执行对第二字线wl2的读取操作。将在后面描述对变化标志的描述。
128.图17a至图17c是示出根据示例实施例的存储装置的读取方法的示图。
129.图17a至图17c可以是示出当ovs读出操作结果对应于第一检测情况时根据示例实
施例的存储装置10的读取方法的示图。作为示例，一起参照图15a和图15c，在第一检测情况下，ovst的劣化信息值可以是-40mv，vt的变化信息值可以是-50mv。其它配置可对应于图16a至图16c的描述。
130.因此，用于对第一字线wl1和第二字线wl2执行读取操作的最佳读取电平可以是1.91v。然而，由于vt变化信息值无法被存储在存储器控制器200的hrt中，因此当仅反映hrt时，可以以1.96v执行对第二字线wl2的读取操作。
131.如上所述，在根据示例实施例的存储装置10中，可以与输入到非易失性存储器装置100的第二读取命令一起输入变化标志，以通过反映vt的变化信息值来对第二字线wl2执行读取操作。
132.图18是示出根据示例实施例的存储装置的读取方法的流程图。
133.一起参照图1至图17，可以如图18中所示进行根据示例实施例的存储装置10的读取操作。作为示例，图18可以是示出在对第一字线的第一读取操作之后对第二字线的第二读取操作的示图。
134.例如，响应于从存储器控制器200(见图1)发送的第二读取命令，非易失性存储器装置100(图1)可以使用第二读取电平执行第二读取操作(s210)。另一方面，存储器控制器200可确定是否生成uecc作为第二读取操作的结果(s220)。例如，在还没有发生uecc的情况下，可以完成读取操作。
135.另一方面，当uecc已经发生时，响应于从存储器控制器200发送的ovs命令，可以通过ovs读出操作来设置另一最佳读取电平，并且可以使用所设置的该另一最佳读取电平来执行第二读取操作(s230)。在这种情况下，与读取电平相对应的信息可包括存储在变化表中的变化信息以及历史读取电平表(hrt)中的偏移信息。另一方面，可从存储器控制器200与第一读取命令一起发送hrt中的偏移信息。
136.图19是示出根据示例实施例的存储装置的读取方法的梯形图。
137.一起参照图1至图18，可以如图19中所示进行根据示例实施例的存储装置10的ovs防御代码进程。
138.存储器控制器cntl可以根据ovs防御代码的输入向非易失性存储器装置nvm发送第一读取命令(s10)。非易失性存储器装置nvm可以响应于第一读取命令执行第一读取操作。例如，第一读取操作可以是ovs操作，并且第一读取操作可以包括第一ovs读出操作和第一主读出操作。非易失性存储器装置nvm可以以默认读取电平执行第一ovs读出操作(s11)。非易失性存储器装置nvm可以通过第一ovs读出操作获得检测信息。
139.在根据示例实施例的存储装置10中，非易失性存储器装置nvm可以使用获得的检测信息和变化表vt将默认读取电平改变为用于执行第一主读出操作的读取电平(s12)。然而，实施例不限于此，并且非易失性存储器装置nvm可以通过一起使用ovst来改变读取电平。例如，可以以第一主读出电平执行第一主读出操作(s13)，并且可以将在第一主读出操作中读取的数据输出到存储器控制器cntl(s14)。
140.此后，存储器控制器cntl将特定命令发送到非易失性存储器装置nvm(s15)，并且非易失性存储器装置nvm可以响应于特定命令将与作为第一ovs读出操作的结果的检测情况相对应的检测信息输出到存储器控制器cntl(s16)。
141.另一方面，存储器控制器cntl可以确定是否无法使用错误校正电路来对读取的数
据进行错误校正(s17)。例如，当在第一读取操作中读取的数据是可错误校正的时，可使用检测到的信息和ovst来更新hrt(s18)。然而，这仅是示例。例如，由于变化表vt存储在非易失性存储器装置nvm中，因此hrt可以不包括变化表vt的信息。
142.在根据示例实施例的存储装置10中，第一读取操作可以是对连接到第一字线的第一存储器区域的操作。另一方面，在完成第一读取操作之后，可以对连接到第二字线的第二存储器区域执行第二读取操作。
143.基于存储在存储器控制器cntl中的hrt，用于对第二存储器区域执行第二读取操作的第二读取命令可被输入到非易失性存储器装置nvm。另一方面，可与第二读取命令一起输入用于设置最佳第二读取电平的变化标志(s19)。
144.例如，变化标志可以包括通过反映第二字线阈值电压的变化信息来使非易失性存储器装置nvm执行第二读取操作的信号。在本文中，该信号也可以被称为值。因此，通过使用变化标志反映变化表vt，可以将基于未反映第二字线阈值电压的变化信息的hrt的读取电平改变为最佳第二读取电平，并且可以以最佳第二读取电平执行第二读取操作(s20)。此后，可以将在第二读取操作中读取的第二读取数据和检测信息发送到存储器控制器cntl(s21)。
145.图20是示出根据示例实施例的存储装置的读取方法的梯形图。
146.一起参照图1至图19，可以如图20中所示进行根据示例实施例的存储装置10的读取操作。
147.例如，主机可以将读取请求与地址add一起发送到存储装置10(s30)。存储装置10的存储器控制器200可以接收读取请求、搜索历史缓冲器、确定执行历史读取操作还是正常读取操作、并将与所确定的操作相对应的正常/历史读取命令发送到非易失性存储器装置100(s31)。非易失性存储器装置100可以响应于正常/历史读取命令执行读取操作，并将相应获得的读取的数据发送到存储器控制器200(s32)。
148.此后，存储器控制器200可以对由错误校正电路230读取的数据执行错误校正操作(s33)。在没有错误或错误可校正的情况下，可将读取的数据或校正后的数据发送到主机(s34-1)。
149.另一方面，在错误校正是不可能的情况下，存储器控制器200可以向非易失性存储器装置100发送读取重试命令(s34-2)。非易失性存储器装置100可以响应于读取重试命令使用ovs读出操作来执行读取操作，并且可以将读取的数据发送到存储器控制器200(s35)。例如，可以如以上参照图1至图19所述的那样来描述使用ovs读出操作执行读取操作的一系列处理s34-2和s35。
150.此后，存储器控制器200可以再次对由错误校正电路230读取的数据执行错误校正操作(s36)。例如，当没有错误或者错误可校正时，可将读取的数据或校正后的数据发送到主机(s37)。当如操作s34-2至s35中使用ovs读出操作执行读取重试操作时，存储器控制器200可将特定命令发送至非易失性存储器装置100以获得具有读取电平信息的读取重试信息(s38)。非易失性存储器装置100可以响应于特定命令输出重试读取信息(s39)。然而，这仅是示例。例如，当根据片外谷搜索操作执行读取重试操作时，可以省略操作s38和s39。
151.另一方面，存储器控制器200可通过使用读取重试信息来最终更新历史读取电平表hrt(s40)。此后，当从主机接收到对被施加了相同历史读取电平的存储器区域的地址add
的读取请求时(s41)，存储器控制器200可以向非易失性存储器装置100发送使用在历史读取电平表hrt中反映的最佳读取电平的历史读取命令(s42)。
152.图21是简单地示出根据示例实施例的存储装置的框图。
153.参照图21，与图1中所示的存储装置相比，根据示例实施例的存储装置20可以包括控制ovs防御代码的人工智能处理器212。人工智能处理器212可以使用基于机器学习的计算算法来管理非易失性存储器装置100a的可靠性。例如，人工智能处理器212可以用于通过非易失性存储器装置100a中包括的ovs电路155来确定阈值电压的劣化程度。
154.然而，人工智能处理器212的位置不必限于图21所示的位置。此外，人工智能处理器212也可以用在存储器控制器200a中，以使用历史读取电平表hrt中的偏移信息来确定阈值电压的劣化程度。
155.图22是示出根据示例实施例的包括存储装置的存储器系统的框图。
156.参照图22，存储器系统30可以包括存储器装置100b和存储器控制器200b。存储器系统30可支持多个通道ch1到chm，并且存储器装置100b和存储器控制器200b可通过多个通道ch1到chm连接。例如，存储器系统30可以被实施为诸如固态驱动器(ssd)的存储装置。存储器系统30可以被实施为继续进行如图1至图21中所述的ovs防御代码。
157.存储器装置100b可以包括多个非易失性存储器装置nvm11至nvmmn。非易失性存储器装置nvm11至nvmmn中的每一个可以通过相应的方式连接到多个通道ch1至chm中的一个。例如，非易失性存储器装置nvm11至nvm1n可以通过线路w11至w1n连接到第一通道ch1，并且非易失性存储器装置nvm21至nvm2n可以通过线路w21至w2n连接到第二通道ch2。在示例实施例中，非易失性存储器装置nvm11至nvmmn中的每一个可以被实施为能够根据来自存储器控制器200b的单独命令而操作的任意存储器单元。例如，非易失性存储器装置nvm11至nvmmn中的每一个可以被实施为芯片或裸芯，但是实施例不限于此。
158.存储器控制器200b可以通过多个通道ch1至chm向存储器装置100b发送信号/从存储器装置100b接收信号。例如，存储器控制器200b可以通过通道ch1至chm将命令cmda至cmdm、地址addra至addrm、和数据dataa至datam发送到存储器装置100b，或者可以通过通道ch1至chm从存储器装置100b接收数据dataa至datam。
159.存储器控制器200b可以通过每个通道选择连接到相应通道的非易失性存储器装置中的一个，并且可以向所选非易失性存储器装置发送信号/从所选非易失性存储器装置接收信号。例如，存储器控制器200b可以从连接到第一通道ch1的非易失性存储器装置nvm11至nvm1n之中选择非易失性存储器装置nvm11。存储器控制器200b可以通过第一通道ch1将命令cmda、地址addra和数据dataa发送到所选非易失性存储器装置nvm11，或者可以从所选非易失性存储器装置nvm11接收数据dataa。
160.存储器控制器200b可以通过不同的通道并行地向存储器装置100b发送信号/从存储器装置100b接收信号。例如，存储器控制器200b可以在通过第一通道ch1将命令cmda发送到存储器装置100b的同时通过第二通道ch2将命令cmdb发送到存储器装置100b。例如，存储器控制器200b可在通过第一通道ch1从存储器装置100b接收数据dataa的同时通过第二通道ch2从存储器装置100b接收数据datab。
161.存储器控制器200b可以控制存储器装置100b的整体操作。存储器控制器200b可以将信号发送到通道ch1至chm，以控制连接到通道ch1至chm的非易失性存储器装置nvm11至
nvmmn中的每一个。例如，存储器控制器200b可以将命令cmda和地址addra发送到第一通道ch1，以控制非易失性存储器装置nvm11至nvm1n中的所选择的一个。
162.非易失性存储器装置nvm11至nvmmn中的每一个可以在存储器控制器200b的控制下操作。例如，非易失性存储器装置nvm11可以根据提供到第一通道ch1的命令cmda、地址addra和数据dataa来对数据dataa编程。例如，非易失性存储器装置nvm21可以根据提供到第二通道ch2的命令cmdb和地址addrb来读取数据datab，并且可以将读取的数据datab发送到存储器控制器200b。
163.图22示出了存储器装置100b通过m个通道与存储器控制器200b通信，并且存储器装置100b包括分别与每个通道相对应的n个非易失性存储器装置。然而，通道的数量和连接到一个通道的非易失性存储器装置的数量可以不同地改变。
164.图23是示出根据示例实施例的包括存储装置的电子装置的示图。
165.图23的电子装置1000可以基本上是移动系统，诸如便携式通信终端(例如，移动电话)、智能电话、平板个人计算机(pc)、可穿戴装置、医疗装置或物联网(iot)装置。然而，图23的电子装置1000不必限于移动系统，并且可以是个人计算机(pc)、膝上型计算机、服务器、媒体播放器、诸如导航装置的汽车装置等。
166.参照图23，电子装置1000可以包括主处理器1100、存储器(例如，1200a和1200b)和存储装置(例如，1300a和1300b)。另外，电子装置1000可以包括图像捕获装置(光学输入装置)1410、用户输入装置1420、传感器1430、通信装置1440、显示器1450、扬声器1460、供电装置1470和连接接口1480中的至少一个。
167.主处理器1100可以控制电子装置1000的所有操作，更详细地，控制电子装置1000中包括的其它组件的操作。主处理器1100可以被实施为通用处理器、专用处理器或应用处理器。
168.主处理器1100可以包括至少一个cpu核心1110，并且还包括被配置为控制存储器1200a和1200b和/或存储装置1300a和1300b的控制器1120。在一些实施例中，主处理器1100还可以包括加速器块1130，加速器块1130是用于高速数据操作(例如，人工智能(ai)数据操作)的专用电路。加速器块1130可以包括图形处理单元(gpu)、神经处理单元(npu)和/或数据处理单元(dpu)，并且可以被实施为与主处理器1100的其它组件物理分离的芯片。
169.存储器1200a和1200b可以用作电子装置1000的主存储器装置。尽管存储器1200a和1200b中的每一个可包括易失性存储器，诸如静态随机存取存储器(sram)和/或动态ram(dram)，但是存储器1200a和1200b中的每一个也可包括非易失性存储器，诸如闪速存储器、相变ram(pram)和/或电阻式ram(rram)。可以在与主处理器1100相同的封装件中实施存储器1200a和1200b。
170.存储装置1300a和1300b可以用作被配置为不管是否向其供电都存储数据的非易失性存储器装置，并且具有比存储器1200a和1200b更大的存储容量。存储装置1300a和1300b可以分别包括存储存储器控制器1310a和1310b，以及在存储存储器控制器1310a和1310b的控制下存储数据的非易失性存储器(nvm)1320a和1320b。尽管nvm 1320a和1320b可以包括具有二维(2d)结构或三维(3d)结构的v-nand闪速存储器，但是nvm 1320a和1320b可以包括其它类型的nvm，诸如pram和/或rram。
171.存储装置1300a和1300b可以与主处理器1100物理分离并且被包括在电子装置
1000中或者在与主处理器1100相同的封装件中实施存储装置1300a和1300b。另外，存储装置1300a和1300b可以具有固态装置(ssd)或存储卡的类型，并且通过诸如将在下面描述的连接接口1480的接口与电子装置1000的其它组件可移除地组合。存储装置1300a和1300b可以是应用了标准协议(诸如通用闪存(ufs)、嵌入式多媒体卡(emmc)、或非易失性存储器快速(nvme))的装置，但不限于此。
172.图像捕获装置1410可以捕获静止图像或运动图像。图像捕获装置1410可以包括相机、摄像机和/或网络摄像机。
173.用户输入装置1420可以接收由电子装置1000的用户输入的各种类型的数据，并且包括触摸板、小键盘、键盘、鼠标和/或麦克风。
174.传感器1430可以检测可以从电子装置1000的外部获得的各种类型的物理量，并且将检测到的物理量转换成电信号。传感器1430可以包括温度传感器、压力传感器、照度传感器、位置传感器、加速度传感器、生物传感器和/或陀螺仪传感器。
175.通信装置1440可以根据各种通信协议在电子装置1000外部的其它装置之间发送和接收信号。通信装置1440可以被实施为包括天线、收发器和/或调制解调器。
176.显示器1450和扬声器1460可以用作被配置为分别向电子装置1000的用户输出视觉信息和听觉信息的输出装置。
177.供电装置1470可以适当地转换从嵌入在电子装置1000中的电池和/或外部电源供应的电力，并将转换后的电力供应到电子装置1000的每个组件。
178.连接接口1480可以提供电子装置1000和外部装置之间的连接，该外部装置连接到电子装置1000并且能够向电子装置1000发送数据和从电子装置1000接收数据。可以使用各种接口方案(诸如高级技术附件(ata)、串行ata(sata)、外部sata(e-sata)、小型计算机小型接口(scsi)、串行附接scsi(sas)、外围组件互连(pci)、pci快速(pcie)、nvme、ieee 1394、通用串行总线(usb)接口、安全数字(sd)卡接口、多媒体卡(mmc)接口、emmc接口、ufs接口、嵌入式ufs(eufs)接口、和紧凑闪存(cf)卡接口)来实施连接接口1480。
179.如上所述，根据示例实施例的非易失性存储器装置可以包括变化表，该变化表包括根据字线阈值电压的劣化的变化信息。另一方面，非易失性存储器装置可以根据片上谷搜索(ovs)操作基于x/y单元计数在内部设置变化信息。因此，可以提高对字线阈值电压的劣化的校正精度，并且可以减少存储器控制器的存储器使用。
180.尽管上面已经示出和描述了示例实施例，但是对于本领域技术人员来说显而易见的是，可以在不脱离由所附权利要求限定的本公开的范围的情况下进行修改和变化。