一种芯片读写检测方法、装置、控制器及介质与流程

1.本发明涉及半导体芯片测试技术领域，尤其涉及一种芯片读写检测方法、装置、控制器及介质。


背景技术：

2.随着半导体工艺的不断升级，整体流程的不断优化和迭代，使得芯片的故障类型越来越难被检测出来。存储器的故障可能发生在地址解码电路、读写电路和存储单元中，嵌入式存储器可能存在的故障类型越来越多,使得测试时间和测试成本都急剧增长。存储在中的数据必须不断进行刷新以保持数据的完整性,否则数据将会丢失，现有的大部分主流算法都是先对存储器进行寻址，然后进行读写，最后进行比对判断存储器内部电路是否有故障，因此在此过程中，诞生了各种各样的测试算法，如使用最多的march算法，棋盘checkerboard算法等，都是为了能更快，覆盖率更高的对存储器进行判断，而忽略了如何不断进行刷新以保持数据的完整性的测试。


技术实现要素：

3.本发明提供了一种芯片读写检测方法、装置、控制器及介质，以解决传统芯片测试方法未关心电势变化以及电容刷新场景的检测问题。
4.第一方面，本发明提供了一种芯片读写检测方法，应用于半导体芯片，所述半导体芯片包括读写电路以及多个存储单元，所述方法包括：
5.获得互转数据，所述互转数据包括第一数据以及第二数据；
6.往所述半导体芯片的所有所述存储单元写入所述互转数据；
7.翻转所述半导体芯片的所述读写电路，以使所述存储单元的所述互转数据进行相互转换，所述相互转换包括：若互转数据为第一数据，则将互转数据转换为第二数据；若互转数据为第二数据，则将互转数据转换为第一数据；
8.随机选取未标记的存储单元作为待测存储单元；
9.判断所述待测存储单元的数据是否转换成功；
10.若所述待测存储单元的数据转换成功，则标记所述待测存储单元；
11.判断所述半导体芯片是否存在未标记的存储单元；
12.若所述半导体芯片存在未标记的存储单元，转到所述随机选取未标记的存储单元作为待测存储单元的步骤；
13.若所述半导体芯片的存储单元均已标记，判断所述翻转所述半导体芯片的所述读写电路的步骤的执行次数是否达到预设的次数阈值；
14.若所述翻转所述半导体芯片的所述读写电路的步骤的执行次数未达到预设的次数阈值，转到所述翻转所述半导体芯片的所述读写电路的步骤；
15.若所述翻转所述半导体芯片的所述读写电路的步骤的执行次数达到预设的次数阈值，判定所述半导体芯片为合格芯片。
16.第二方面，提供了一种检测装置，包括用于执行如第一方面任一项实施例所述方法的单元。
17.第三方面，提供了一种控制器，包括处理器、通信接口、存储器和通信总线，其中，处理器，通信接口，存储器通过通信总线完成相互间的通信；
18.存储器，用于存放计算机程序；
19.处理器，用于执行存储器上所存放的程序时，实现第一方面任一项实施例所述方法的步骤。
20.第四方面，提供了一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现如第一方面任一项实施例所述方法的步骤。
21.本发明实施例提供的上述技术方案与现有技术相比具有如下优点：
22.本发明实施例提供的该方法，防止电容电势堆积，以不断进行刷新的方式进行寻址，测试更贴合实际使用场景，检测更加全面。
附图说明
23.此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
24.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
25.图1为本发明实施例提供的一种芯片读写检测方法的流程示意图；
26.图2为本发明实施例提供的一种芯片读写检测方法的子流程示意图；
27.图3为本发明实施例提供的一种芯片读写检测方法的子流程示意图；
28.图4为本发明实施例提供的一种芯片读写检测装置的结构示意图；
29.图5为本发明实施例提供的偶寻址示意图；
30.图6为本发明实施例提供的奇寻址示意图；
31.图7为本发明实施例提供的前后对应位置寻址示意图；
32.图8为本发明实施例提供的随机选取未标记的存储单元示意图；
33.图9为本发明实施例提供的一种电子设备的结构示意图。
具体实施方式
34.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
35.实施例1
36.图1为本发明实施例提供的一种芯片读写检测方法的流程示意图。本发明实施例提出了一种芯片读写检测方法，具体地，参见图1，该芯片读写检测方法包括如下步骤s101-s111。
37.s101，获得互转数据，所述互转数据包括第一数据以及第二数据。
38.具体实施中，进行定义互转数据的数据值，优先采用二进制的数值，在一实施例中，第一数据以及第二数据分别指数据0以及数据1，获得互转数据即先定义互转数据为0，或先定义互转数据为1，例如，在此实施例中定义互转数据为0。
39.s102，往所述半导体芯片的所有所述存储单元写入所述互转数据。
40.具体实施中，半导体芯片上具有多个cell，cell即为存储单元，可以保存1bit的数据，bank由很多的cell组成，由行列来确定一个cell。rank指的是连接到同一个cs(chip select，片选)的所有内存颗粒chips，内存控制器能够对同一个rank的所有chips同时进行读写操作，而在同一个rank的chip也分享同样的控制信号。往所述半导体芯片的所有所述存储单元写入所述互转数据，即往存储单元写入步骤s101中定义的互转数据，例如，在此实施例中往所述半导体芯片的所有所述存储单元写入数据0。
41.在一实施例中，以上步骤s102具体包括：以预设间隔跳跃式往所述半导体芯片的所有所述存储单元写入所述互转数据。
42.考虑到电势的走向和dram的随机动态存储的特性,常规的固定方向写入数据容易堆积电势，因此可以一种跳跃式写入数据的方法以避免电势的堆积，同时每一次执行跳跃式写入以及寻址都会对数据进行刷新，能够更好地模拟高刷新的使用场景，可以进行不断进行刷新场景下半导体芯片的存储单元是否可保持数据的半导体芯片健壮性测试。
43.具体实施中，参见图5-8，所有存储单元看作排列中的小格子，每个存储单元对应的小格子均有行地址以及列地址，预设间隔跳跃式是包括偶寻址(小格子的行地址以及列地址均为偶数的对应的存储单元)、奇寻址(小格子的行地址以及列地址均为奇数的对应的存储单元)、前后对应位置寻址(第一个地址对应最后一个地址，第二个对应倒数第二个地址)等，例如，在此实施例中，先通过偶寻址即行地址以及列地址均为偶数的所述存储单元写入数据0，再通过奇寻址即行地址以及列地址均为奇数的所述存储单元写入数据0，最后将未写入数据0的存储单元以前后对应位置寻址的方式写入数据0。
44.在一实施例中，以上步骤s102具体还可包括：将所述互转数据的第一数据以及所述互转数据的第二数据交替写入。
45.具体实施中，还可以采用棋盘算法中的0101010方式穿插往所述半导体芯片的所有所述存储单元写入数据，即第一次往所述存储单元写入0，第二次往所述存储单元写入1，第三次往所述存储单元写入0的方式写入数据。通过棋盘算法的方式写入，可校验耦合故障，即对某地址进行读写操作时，某些故障芯片或体质较弱的芯片就会把旁边地址的数据改变的故障。
46.具体实施例中，还可以结合预设间隔跳跃式以及所述互转数据交替写入，例如偶寻址写入0，奇寻址写入1，前后对应位置寻址的第一个地址写入0且第一个地址对应的最后一个地址写入1的方式写入数据。
47.s103，翻转所述半导体芯片的所述读写电路，以使所述存储单元的所述互转数据进行相互转换，所述相互转换包括：若互转数据为第一数据，则将互转数据转换为第二数据；若互转数据为第二数据，则将互转数据转换为第一数据。
48.具体实施中，当翻转所述半导体芯片的所述读写电路时，所述存储单元的所述互转数据会进行相互转换，即若互转数据为第一数据，则将互转数据转换为第二数据；若互转数据为第二数据，则将互转数据转换为第一数据。例如步骤s102写入的数据0的存储单元，
翻转读写电路则所述存储单元的数据0应转换为数据1。
49.将数据进行翻转再进行校验，可以有效地检查出存储单元是否存在固定故障的情况，固定故障即为该cell永远固定在某个电势，高电势1或者低电势0，不论你往里面写入任何数据，它也不会改变，通常是故障中最常见的一种。
50.s104，随机选取未标记的存储单元作为待测存储单元。
51.具体实施中，获得未标记的存储单元，通过随机的方式选取一个或多个存储单元作为待测存储单元，例如，参见图8，随机选取所有存储单元中的任意一个作为待测存储单元。
52.在一实施例中，参见图2，图2为本发明实施例提供的一种芯片读写检测方法的子流程示意图。以上步骤s104包括步骤s201-s202：
53.s201，获取所有未标记的存储单元作为待测存储单元组。
54.具体实施中，获取未标记的所有存储单元作为待测存储单元组，当所述存储单元被标记时，同时将所述存储单元从所述待测存储单元组中移除。
55.s202，随机选取所述待测存储单元组中预设数量的存储单元作为所述待测存储单元。
56.具体实施中，通过随机算法从所述待测存储单元组中选取一个或多个存储单元作为待测存储单元，例如，选取奇寻址对应的所有存储单元作为待测存储单元。
57.s105，判断所述待测存储单元的数据是否转换成功。
58.具体实施中，通过判断待测存储单元的数据是否符合预设的数据值，得出待测存储单元的数据是否转换成功，例如，于步骤s102中往偶寻址对应的存储单元写入0，经过步骤s103的翻转，偶寻址对应的存储单元的数据应转换为1，即将1作为预设的数据值，通过判断偶寻址对应的存储单元的数据是否为1，即可判断所述待测存储单元的数据是否转换成功，若所述待测存储单元的数据为1，则所述待测存储单元的数据转换成功。
59.在一实施例中，参见图3，图3为本发明实施例提供的一种芯片读写检测方法的子流程示意图。以上步骤s105包括步骤s301-s304：
60.s301，获取所述待测存储单元的数据为地址数据。
61.具体实施中，每个存储单元均存在对应的地址，地址包括数据，当存储单元不存在对应的地址、存在两个以上地址、多个存储单元共用一个地址以上3种情况的任意一种即认定所述存储单元存在寻址故障。
62.s302，判断所述地址数据是否符合预期数据。
63.具体实施中，获取所述待测存储单元的数据为地址数据成功后，需要进一步判断数据是否符合预期数据，例如，于步骤s102中往所述地址数据写入0，经过步骤s103的翻转，所述地址数据应转换为1，即将1作为预设的数据值，通过判断所述地址数据是否为1，即可判断所述地址数据是否符合预期数据，若所述地址数据为1，则所述地址数据符合预期数据。
64.s303，若所述地址数据符合预期数据，则所述待测存储单元的数据转换成功。
65.具体实施中，若所述地址数据符合预期数据，则认为所述待测存储单元的数据转换成功，所述待测存储单元未发现寻址故障。
66.s304，若所述地址数据不符合预期数据，则所述待测存储单元的数据转换失败。
67.具体实施中，若所述地址数据不符合预期数据，或未能正确获取地址数据，则认为所述待测存储单元的数据转换失败，所述待测存储单元发现存在寻址故障。
68.s106，若所述待测存储单元的数据转换失败，则停止检测。
69.具体实施中，若步骤s105中通过判断待测存储单元的数据不符合预设的数据值，则得到所述待测存储单元的数据转换失败，并且停止进行检测，认为所述待测存储单元存在写入读取缺陷，即内部逻辑电路有缺陷，则整个半导体芯片已经丧失正常的读写功能。相比传统需要读取所有存储单元，本方法可以及早发现缺陷的效果。
70.s107，若所述待测存储单元的数据转换成功，则标记所述待测存储单元。
71.具体实施中，认为所述待测存储单元的数据转换成功，所述待测存储单元未发现寻址故障的待测存储单元可进行标记。
72.s108，判断所述半导体芯片是否存在未标记的存储单元。
73.具体实施中，判断所述半导体芯片是否存在未标记的存储单元。
74.若所述半导体芯片存在未标记的存储单元，转到步骤s104。
75.具体实施中，当所述半导体芯片存在未标记的存储单元，则转到步骤s104，循环执行步骤s104-s108，直到所述半导体芯片的存储单元均已标记完成，则执行步骤s109。
76.s109，若所述半导体芯片的存储单元均已标记，判断所述翻转所述半导体芯片的所述读写电路的步骤的执行次数是否达到预设的次数阈值。
77.具体实施中，若所述半导体芯片的存储单元均已标记，则可进行下一步判断，具体为判断所述翻转所述半导体芯片的所述读写电路的步骤的执行次数是否达到预设的次数阈值。其中，所述预设的次数阈值最小值为1。通常地，将预设的次数阈值为2，该芯片读写检测共执行循环步骤s103-s109两次，可以补齐防止存储单元有固定故障的情况，更全面准确的覆盖测试。
78.若所述翻转所述半导体芯片的所述读写电路的步骤的执行次数未达到预设的次数阈值，转到步骤s103。
79.具体实施中，若所述翻转所述半导体芯片的所述读写电路的步骤的执行次数未达到预设的次数阈值，则转到步骤s103，重复执行步骤s103-s109。例如，当预设的次数阈值为3时，该芯片读写检测共执行循环步骤s103-s109三次。
80.s110，若所述翻转所述半导体芯片的所述读写电路的步骤的执行次数达到预设的次数阈值，判定所述半导体芯片为合格芯片。
81.具体实施中，若所述翻转所述半导体芯片的所述读写电路的步骤的执行次数达到预设的次数阈值，判定所述半导体芯片为合格芯片，例如，当预设的次数阈值为2时，步骤s109第一次判断执行次数未达到预设的次数阈值2，则转到步骤s103，执行循环步骤s103-s109，然后步骤s109第二次判断执行次数已达到预设的次数阈值2，则判定所述半导体芯片为合格芯片，该芯片读写检测共执行循环步骤s103-s109两次。
82.实施例2
83.参见图4本发明实施例还提供了一种芯片读写检测装置400，该芯片读写检测装置包括获得单元401、写入单元402、翻转单元403、选取单元404、第一判断单元405、停止单元406、标记单元407、第二判断单元408、第三判断单元409以及判定单元410。
84.获得单元401,用于获得互转数据，所述互转数据包括第一数据以及第二数据。
85.写入单元402,用于往所述半导体芯片的所有所述存储单元写入所述互转数据。
86.在一实施例中，以上单元402具体包括：
87.以预设间隔跳跃式往所述半导体芯片的所有所述存储单元写入所述互转数据,将所述互转数据的第一数据以及所述互转数据的第二数据交替写入。
88.翻转单元403,用于翻转所述半导体芯片的所述读写电路，以使所述存储单元的所述互转数据进行相互转换，所述相互转换包括：若互转数据为第一数据，则将互转数据转换为第二数据；若互转数据为第二数据，则将互转数据转换为第一数据。
89.选取单元404,用于随机选取未标记的存储单元作为待测存储单元。
90.在一实施例中，以上选取单元404具体包括：
91.获取所有未标记的存储单元作为待测存储单元组；
92.随机选取所述待测存储单元组中预设数量的存储单元作为所述待测存储单元；
93.第一判断单元405,用于判断所述待测存储单元的数据是否转换成功。
94.在一实施例中，以上第一判断单元405具体包括：
95.获取所述待测存储单元的数据为地址数据；
96.判断所述地址数据是否符合预期数据；
97.若所述地址数据符合预期数据，则所述待测存储单元的数据转换成功；
98.若所述地址数据不符合预期数据，则所述待测存储单元的数据转换失败。
99.停止单元406，用于若所述待测存储单元的数据转换失败，则停止检测。
100.标记单元407,用于若所述待测存储单元的数据转换成功，则标记所述待测存储单元。
101.第二判断单元408,用于判断所述半导体芯片是否存在未标记的存储单元。
102.在一实施例中，以上第二判断单元408具体包括：若所述半导体芯片存在未标记的存储单元，转到所述随机选取未标记的存储单元作为待测存储单元的步骤。
103.第三判断单元409,用于若所述半导体芯片的存储单元均已标记，判断所述翻转所述半导体芯片的所述读写电路的步骤的执行次数是否达到预设的次数阈值。
104.在一实施例中，以上第三判断单元409具体包括：若所述翻转所述半导体芯片的所述读写电路的步骤的执行次数未达到预设的次数阈值，转到所述翻转所述半导体芯片的所述读写电路的步骤。
105.判定单元410,用于若所述翻转所述半导体芯片的所述读写电路的步骤的执行次数达到预设的次数阈值，判定所述半导体芯片为合格芯片。
106.如图9所示，本发明实施例提供了一种控制器，包括处理器111、通信接口112、存储器113和通信总线114，其中，处理器111，通信接口112，存储器113通过通信总线114完成相互间的通信，
107.存储器113，用于存放计算机程序；
108.在本发明一个实施例中，处理器111，用于执行存储器113上所存放的程序时，实现前述任意一个方法实施例提供的芯片读写检测方法。
109.本发明实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现如前述任意一个方法实施例提供的芯片读写检测方法的步骤。
110.需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
111.以上所述仅是本发明的具体实施方式，使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。