1.本发明涉及一种存储装置和一种用于使被存储在所述存储装置的单元格区的行的存储单元格中的存储值移位的方法。
背景技术：
2.在计算机应用、像比如在机器学习领域内的神经网络或者应用中，执行速度可能受到可用的存储器带宽的限制。这能够通过以下方式来解决，即：使用具有高的存储器带宽的专用存储装置。也能够尝试减少要传输的数据量。这例如能够通过数据简化技术、像例如所谓的稀疏矩阵（sparse matrices）的使用来进行。也能够考虑，在计算中使用具有不太重要的数位的数值，这些数位具有相应较小的存储需求。
技术实现要素：
3.按照本发明，提出具有独立权利要求的特征的一种存储装置和一种用于使存储值移位的方法。有利的设计方案是从属权利要求以及以下说明的主题。
4.本发明允许在相同的行之内使存储单元格的存储值移位。因此，尤其能够将由存储值表示的二进制数乘以2的幂或者除以2的幂。因此，能够直接在存储器中实施计算，而不对存储器接口、即存储器带宽施加负荷。仅仅相应的指令必须通过存储器的指令总线来传输。由此，通过存储器带宽来解决限制的问题，其中与具有高带宽的存储装置或数据简化方法的使用相比产生更低的成本、实现与存储器相连接的处理器的更高的精度和/或更小的负荷。
5.所述存储装置、特别是dram存储装置包括：一个拥有多个存储单元格的单元格区；数量n的位线，所述位线分别与所述单元格区的存储单元格的至少其中之一相连接，其中n是大于1的整数，并且其中根据位线顺序为每条位线能够分配（分配了）处于1到n的范围内的位线编号；以及数量n的读出放大器，其中根据读出放大器顺序为每个读出放大器能够分配（或者分配了）处于1到n的范围内的读出放大器编号。大体上所述存储装置相应于已知的存储器。
6.所述按本发明的存储装置包括一条拥有数量s的开关元件串的位移动线路，其中s是大于一并且小于或等于数量n的整数，并且其中根据开关元件串的顺序为每个开关元件串能够分配（分配了）处于从零到s-1的范围内的串编号。每个开关元件串分别具有至少一个半导体开关元件，其中每个半导体开关元件与位线之一和读出放大器之一相连接，从而在所述半导体开关元件的导通状态中在所述位线与所述读出放大器之间存在导电连接，并且在所述半导体开关元件的非导通的状态中所述位线与所述读出放大器绝缘（也就是说，所述位线与所述读出放大器之间的连接被分开）。每个开关元件串的半导体开关元件将所有位线（所述位线的位线编号小于或等于数量n减去相应的开关元件串的串编号）与读出放大器连接起来，使得所述相应的读出放大器编号等于相应的位线编号加上相应的开关元件串的串编号。
7.通过位移动线路，能够将所述位线——以及由此所述与位线相连接的存储单元格——与读出放大器如此连接起来，使得所述串系列的编号相对彼此移动。在这里从0开始的串编号表示，当相应的开关元件的半导体开关元件处于导通状态中时，所述位线与所述读出放大器之间的连接相对于原始的、即第0个（串编号0）被移动了多少个编号或者数位。这可以说表明了，在读出或写入时所述单元内容移动了多少个位。
8.所述半导体开关元件尤其是晶体管、例如金属氧化物半导体场效应晶体管（mosfet；英语：metal-oxide-semiconductor-field-effect transistor）。这些半导体开关元件能够借助于已知的制造技术被集成到本身已知的dram存储器（dram：dynamic random access memory，用德语比如是“dynamischer direktzugriffsspeicher”（动态直接存取存储器））中。通过简单的实施方式，可能的是，将所述半导体开关元件或者位移动线路在尺寸方面制造得如此之小，从而能够遵守dram存储器的位线的、例如能够低于10 nm的线间距。同样，在芯片结构中不需要附加的层。
9.在具有特定的串编号的开关元件串中，尤其设置了n减去半导体开关元件的串编号。为每个开关元件串的半导体开关元件能够分配（或者分配了）一个开关元件编号、即从1到n减去相应的串编号。一方面，每个半导体开关元件与位线相连接，该位线的位线编号等于相应的半导体开关元件的开关元件编号。另一方面，每个半导体开关元件与读出放大器相连接，该读出放大器的读出放大器编号等于由所述相应的半导体开关元件的开关元件编号与所述相应的半导体开关元件所在的开关元件串的编号所构成的和。
10.为了简化起见，在本技术的范围内将“初级的读出放大器”称为“读出放大器”。因此，如果没有另外说明，“读出放大器”总是指初级的读出放大器。表述“连接的”、“连接”等等在本技术的范围内应该在导电连接的意义上来理解，因此与“导电地连接”、“导电的连接”等同义。相应地在不存在导电连接的意义上来理解“绝缘”或“分开”。
11.优选地为每个开关元件串设置了一条串控制线，该串控制线与相应的开关元件串的半导体开关元件的控制接头相连接。这允许共同操控每个开关元件串的半导体开关元件。优选在每个开关元件串中半导体开关元件的数量等于相应的开关元件串的串编号。
12.优选所述存储装置包括与位移动线路相连接的控制机构，其中该控制机构被设立用于将每个开关元件串彼此独立地置于导通的或非导通的串状态之中，其中在所述开关元件串之一的导通的串状态中该开关元件串的所有半导体开关元件被切换到导通的状态中，并且在该开关元件串的非导通的串状态中该开关元件串的所有半导体开关元件被切换到非导通的状态中。优选所述控制机构与串控制线或串控制线-驱动器相连接并且被设立用于在串控制线上产生将所述半导体开关元件置于导通的或非导通的状态之中的控制电压。
13.所述控制机构优选作为硬件、尤其是作为状态机来实现。所述控制机构能够被设置为存储装置中的单独的线路，但是优选与存储装置控制机构集成在一起，所述存储装置控制机构操控存储装置、也就是实施与其他设备的数据交换以及对于存储装置的元件的操控。适宜的是，开关元件串的所有半导体开关元件共同地被置于导通的或非导通的状态之中，从而通过开关元件串的所有半导体开关元件引起相同的移位。
14.优选所述控制机构被设立用于将位移动线路置于s个不同的线路状态中；其中在所述s个线路状态的第k个线路状态下，所述具有串编号k的开关元件串处于导通的串状态中，并且与具有串编号k的开关元件串不同的开关元件串处于非导通的串状态中，其中k是
处于从0到s-1的范围内的整数。优选所述控制机构此外被设立用于将位移动线路置于非导通的线路状态中，在所述非导通的线路状态中所有开关元件串处于非导通的串状态中。通过这种方式来定义或者产生所述位移动线路的所定义的线路状态，其引起位线编号相对于读出放大器编号移动特定的数字k的结果。
15.优选所述存储装置包括分别与多个存储单元格相连接的字线，其中通过将字线电压加载到字线上这种方式能够经由位线来访问与所述字线相连接的存储单元格。进一步优选的是，所述存储单元格包括能量或电荷存储器、像比如电容器以及存取晶体管，其中相应的存取晶体管的控制接头与存储单元格所连接的字线相连接，并且所述存取晶体管被设立用于：当所述字线电压加载到字线时，将电荷存储器与存储单元格所连接的位线传导地连接起来。这实现了存储有所述存储值的存储元件（电荷存储器）与位线的连接。
16.优选的是，对于处于从0到s-1的范围内的数字p和q 来说（其中q不同于p），所述控制机构被设立用于：促使将所述字线电压加载到字线之一上、将所述位移动线路置于第p个线路状态中、接着将所述位移动线路置于第q个线路状态中并且进一步优选结束所述字线电压的加载。这实现了将一行的存储内容在一行之内移动p-q个数位的结果。
17.优选的是，对于处于从1到s-1的范围内的数字u和/或v来说，所述控制机构被设立用于：实施左移，其中所述控制机构被设立用于促使将所述字线电压加载到字线之一上、将所述位移动线路置于第0个线路状态中、接着将所述位移动线路置于第u个线路状态中并且优选结束所述字线电压的加载；并且/或者实施右移，其中所述控制机构被设立用于促使将所述字线电压加载到字线之一上、将所述位移动线路置于第v个线路状态中、接着将所述位移动线路置于第0个线路状态中并且优选结束所述字线电压的加载。
18.这种实施方式具有的优点是，“丢失”的数位更少。“左”/“右”在这里没有绝对的意义，而是仅仅用于区分一行存储单元格之内的两个方向。同样，能够使用“朝第一方向的移位”（在一行存储单元格之内）和“朝与第一方向相反的第二方向的移位）。所述方向说明（右/左）与图中所示的方向一致。如果在所述存储单元格中存储了二进制数，其位通过所述存储单元格的存储内容来表示，则根据更高值的位布置在哪个方向上而使得右移对应于与2的幂（2u）的相乘并且左移对应于除以2的幂（2v），或者反之亦然。
19.优选的是，所述控制机构被设立用于接收用于数字p和q或者u和/或v的数值并且优选接收与字线相对应的行地址。位在单元格区之内的移动的执行能够容易地通过以下方式来进行，即：将相应的说明（数字、p、q、u或v、行地址）传输给所述控制机构，该控制机构能够将这些相应的说明存储在相应的寄存器中。然后，通过所述控制机构根据这些说明来操控所述位移动线路。另外，在发送和接收该说明之前，能够将控制指令（移位指令）通过指令总线传输给所述控制机构，在所述控制指令中尤其能够说明要实施何种移位。
20.一种按本发明的方法用于使被存储在按本发明的存储装置的有待移位的行的存储单元格中的存储值移位，所述方法包括以下步骤：将所述字线电压加载到与有待移位的行的存储单元格相连接的字线上；如果要左移u个数位，则将所述位移动线路置于第0个线路状态中并且随后将所述位移动线路置于第u个线路状态中，其中u是处于从1到s-1范围内的数字；或者如果要右移v个数位，则将所述位移动线路置于第v个线路状态中并且随后将所述位移动线路置于第0个线路状态中，其中v是处于从1到s-1范围内的数字；并且优选结束所述字线电压的加载。
21.一种按本发明的方法用于使被存储在按本发明的存储装置的有待移位的行的存储单元格中的存储值移位，所述方法包括以下步骤：如果要左移u个数位，其中u是处于从1到s-1的范围内的数字，则将所述数字u和所述有待移位的行的行地址传输给所述存储装置的控制机构，并且促使所述控制机构基于所述数字u和所述行地址实施所述左移；或者，如果要右移v个数位，其中v是处于从1到s-1的范围内的数字，则将所述数字v和所述有待移位的行的行地址传输给所述存储装置的控制机构并且促使所述控制机构基于所述数字v和行地址来实施所述右移。
22.本发明的其它优点和设计方案由说明书和附图来得出。
附图说明
23.本发明借助于实施例在附图中示意性地示出并且在下面参照附图来进行描述。其中：图1示出了一种已知的存储装置，在所述存储装置中存储单元格布置在单元格区中，其中能够通过位线借助于读出放大器来访问所述存储单元格；图2示出了根据本发明能够在存储装置中实现的位移动架构的概况；图3示出了按照本发明的示范性的位移动线路；图4a和4b示出了在使用位移动线路的情况下进行的示范性的移位操作；图5示出了在使用位移动线路的情况下进行的移位操作的控制及状态流。
具体实施方式
24.图1示出了一种已知的存储装置，在该存储装置中存储单元格以阵列来布置，其中能够通过位线借助于初级的读出放大器来访问所述存储单元格。示出了dram存储器的一部分的典型的分层结构。
25.所述存储单元格2在单元格区4、6中分别以行和列来布置（仅仅一些存储单元格代表性地在单元格区中作为小的矩形来绘出）。通常，dram存储器包括多个这样的单元格区4、6，所述单元格区也被称为子阵列或分阵列。这样的子阵列中的多个子阵列被合并为在所谓的存储库42中所包括的存储阵列40。每个存储库包括行解码器46和列解码器48、主字线驱动器（master word line driver）和次级读出放大器（secondary sense amplifier）50（未详细示出）。所述子阵列（单元格区）以行和列来布置，其中一行子阵列（单元格区4、6）被称为存储块44或者块。
26.为了访问存储单元格2，对特定行的存储单元格发布激活命令（act），该激活命令激活存储库的所配属的主字线驱动器并且由此经由局部的字线驱动器9来激活子阵列（单元格区）的局部的字线。由此在存储单元格和与其连接的局部的位线之间建立电荷共享关系。在局部的位线上由此产生的电压差借助于初级的读出放大器来检测，该初级的读出放大器与子阵列集成在一起。在此，块中的所有子阵列的一行存储单元格的数据同时通过所述初级的读出放大器来检测（被称为页开口或者page-开口），这能够被视为大的行缓冲器或者对于大页（英语：page）的检测。页大小52因此在整个存储库的范围内延伸（例如页大小能够是1 kb）。在行激活之后，能够向该逻辑上的行缓冲器的特定的列发布读指令（rd）或写指令（wr），以便经由主数据线54 （示范性地仅仅绘出一条）和次级的读出放大器来访问数
据。
27.所述存储单元格2与字线8和位线10、11导电地连接（分别仅仅代表性地示出一些），其中所述字线8沿着行延伸并且所述位线10、11沿着列延伸。通过位线10能够访问所述存储单元格2，也就是说，能够通过位线10、11将存储内容写入存储单元格2中并且将其读取。所述位线交替地向下（位线10）和向上（位线11）从单元格区4、6（也就是子阵列）中引出。
28.在该图的右上方的一个截取部分中示出了dram存储单元格2的示范性的结构。电容器12用作存储元件，在该电容器中能够存储与存储值相对应的电荷。设置了被称为存取晶体管的晶体管14，其允许位线10与电容器12之间的连接在导通的与非导通的状态之间来回切换。为此，所述存取晶体管14的控制接头（栅极）与字线108相连接，漏极接头与位线10相连接，并且源极接头与电容器12的一个接头或一侧（图中的上侧）、即电容器板相连接。由于这种简单的结构，所述存储单元格仅仅需要非常小的芯片面积。存储单元格的由设计引起的尺寸经常被规定为最小能制作的结构长度f的平方面积f2的倍数。这样的dram存储单元格典型地需要6 f2或8f2。所述结构长度f能够小于10nm。
29.如果借助于局部的字线驱动器9在字线8上加载足够的字线电压，则将所述电容器12与位线10导电地连接起来。所述电容器12的第二下侧面（下面的接头）与节点16相连接，该节点被保持在预先给定的电压v
pi
上。为此，所述节点16与对所有存储单元格来说共同的电压源相连接。这个电压典型地等于供给电压v
dd
或者位线电压v
bl
的一半（v
pi
＝v
bl
/2）。所述电容器的上侧面上的电压相应于存储状态，其中在这里存在着与一个位的两个可能的数值相对应的、要么大约0 v要么大约v
bl
的电压。由于泄漏电流，电荷从所述电容器中流出，使得电容器电压下降并且在特定的时间间隔中必须实施所谓的刷新，方法是：将一行的存储单元格与读出放大器连接起来并且与其再次分开。所述存取晶体管14在以下存储单元格2中处于导通状态中，所述存储单元格2被称为被激活或者处于被激活的状态中。以下行的存储单元格被激活，所述行也被称为被激活或者处于被激活的状态中。
30.由于所述存储单元格2的电容器12的电容非常小、特别是与所述位线10的电容相比很小，所以所述电容器与位线的连接仅仅导致所述位线的小的电压差（例如在100 mv的范围内）。这些小的电压差用读出放大器18来放大。
31.在图1中示出了初级的读出放大器18，借助于所述初级的读出放大器18能够从存储单元格中读出存储内容（所存储的电荷），并且所述初级的读出放大器同时用于将存储内容写入存储单元格中。为了简化起见，“初级的读出放大器”被称为“读出放大器”。因此，如果没有另外说明，“读出放大器”总是指初级的读出放大器。每个读出放大器18与两条位线10、11相连接、也就是分别与来自两个单元格区4、6中的每个单元格区的一条位线相连接。如果通过位线10读出上部单元格区4中的存储单元格（通过所述上部单元格区中的一行的激活），则下部单元格区6的与读出放大器18相连接的位线11用作参考位线，其中在所述下部单元格区中没有行被激活。在激活行之前，所述位线10、11被预充电到预先给定的电压（更精确地讲预充电到一半的位线电压v
bl
/2）并且两条与读出放大器相连接的位线之间的电压得到补偿。字线电压在字线上的加载（行的激活）引起与应该加以存取的存储单元格相连接的位线与参考位线之间的小的电压差。字线电压在字线上的加载也被称为字线的激活。
32.在一个截取部分中示出了读出放大器18的典型结构。其主要包括两个反耦合的反
相器20，所述反相器与两条位线10、11相连接。所述反相器的供电接头一方面用位线电压v
bl
（节点/接头21）来供给并且另一方面用参考电压（0v，节点/接头22）来供给。所述位线10、11之间的小的电压差由读出放大器18来放大，从而在一条位线上加载位线电压v
bl
并且在另一条位线上加载参考电压（0v）。这些电压然后能够通过次级的读出放大器来读出并且进一步放大。所述反相器能够被构建为由两个晶体管（pmos、即p信道道金属氧化物半导体场效应晶体管和nmos、即n信道金属氧化物半导体场效应晶体管）组成的cmos反相器（cmos：complementary metal-oxide-semiconductor）。在最简单的情况下，读出放大器相应地由四个晶体管来构建。
33.在写入过程中，原则上在所述读出放大器18上产生电压差（相应于有待存储的位）并且因此在被激活的行的存储单元格2的电容器12上产生相应的电压或者电荷。通过而后将所述存取晶体管14置于非导通的状态中（其中例如将相应的字线上的电压置于0）这种方式，相应的电荷在所述电容器12中得到保持。因此，每个读出过程也同时与写入过程相关联，在所述写入过程中所存储的数值被更新（refresh）。
34.由于这种结构而总是同时访问每个行、也就是一行的所有存储单元格。一行也被称为“页”（英语：“page”）。因为借助于所述读出放大器不仅进行读出过程而且进行写入过程，所以所述读出放大器也被称为“读写放大器”。
35.此外，在所述截取部分中简化地示出了补偿线路24，其用于对两条与读出放大器18相连接的位线10、11之间的电压进行补偿。所述补偿线路24能够被认为是读出放大器18的一部分。如在这里所示，所述补偿线路能够借助于一个或多个开关元件26、27 （特别是半导体开关元件或者晶体管）来实现。能够设置接头28，通过该接头28 （在与相应的供电线路连接时）能够进行所述位线10、11的预充电（预充电到一半的位线电压v
bl
/2）。
36.单元格区典型地不仅包括从单元格区向上引出的位线而且包括从单元格区向下引出的位线（如在图中所勾画的一样）。图1中所示的、存储单元格在两个在空间上分开的单元格区中的布置及其经由位线与读出放大器的所示出的连接通常在英语中被称为“open bit line architecture”。也已知一种布置，其中所述存储单元格连同与读出放大器相连接的位线布置在单元格区中，其中所述位线以锯齿路径的式样穿过单元格区来伸展；这两个单元格区可以说是放到或者折叠到彼此当中。这种布置在英语概念“folded bit line architecture”下面得到公开。本发明原则上能够用所述两种布置来实现或者也能够用其他布置来实现，其中下面借助于示出“open bit line architecture”的附图来进行描述。
37.图2示出了根据本发明能够在存储装置中实现的位移动-架构的概况。示出了具有存储单元格102u、102g的单元格区104，其位线110、111与位移动线路120相连接，所述位移动线路又与读出放大器118相连接。所述单元格区104、存储单元格102和读出放大器118如结合图1所描述的那样来构建并且相应地发挥功能。此外，示出了相邻单元格区的与所述读出放大器相连接的位线112，这些位线用作参考位线，也就是说，在所述参考位线与单元格区104的位线之间存在的电压差在访问存储单元格102u、102g时由所述读出放大器118放大或者产生（参见图1的描述）。
38.所述位移动线路120 （bit-shift线路）因此被连接在位线或者单元格区104与读出放大器118之间。所述位移动线路120在与读出放大器118的共同作用下能够使在行中被存储在存储单元格中的位在行内移位（英语：shift）。所述移位如此进行，使得具有与沿着
该行的存储单元格的编号相对应的偶数编号的存储单元格102g的存储内容移位到具有偶数编号的其他存储单元格102g中。同样使具有奇数编号的存储单元格102u移位到具有奇数编号的其他存储单元格102u中。优选设置了例如呈状态机的形式的控制机构122，其通过串控制线124来操控所述位移动线路的开关元件。所述控制机构122在这里示范性地被绘出在单元格区的旁边，然而通常能够与该单元格区间隔开地布置，其中所述控制机构122操控串控制线-驱动器，所述串控制线-驱动器在串控制线上产生控制电压。所述控制机构优选被集成到存储装置控制机构中。
39.图3示出了按照本发明的示范性的位移动线路102。所述位移动线路102一方面与位线110_1、110_2、110_3、110_4相连接并且另一方面与读出放大器118_1、118_2、118_3、118_4相连接（与读出放大器相连接的参考位线在这里未示出）。所述位移动线路102包括多个被称为开关元件串126_0、126_1、126_2、126_3的串，其分别具有至少一个保持导体开关元件128。在附图标记中的下划线之后的编号在这里应该分别表示位线编号、读出放大器编号或串编号。每个半导体开关元件128与位线并且与读出放大器相连接，使得所述半导体开关元件能够按所述半导体开关元件是处于导通状态中还是处于非导通状态中来建立位线与读出放大器之间的导通连接并且分开所述连接。作为半导体开关元件，设置了晶体管、尤其是场效应晶体管，优选金属氧化物半导体场效应晶体管。在此，通过漏极-源极路径实现位线与读出放大器之间的连接，所述漏极-源极路径能够根据加载在控制接头（栅极）上的控制电压而在导通状态与非导通状态之间切换。所述控制电压例如从控制机构122或从通过该控制机构操控的驱动器经由串控制线126_0、126_1、126_2、126_3来输送。
40.通过所示出的结构能够满足边界条件，所述边界条件由dram芯片的芯片结构、例如预先给定的数量的层所引起。尤其所述位线和所述与读出放大器相连接的导线130 （图中的垂直的导线）处于一个金属层中，从所述半导体开关元件到所述与读出放大器相连接的导线的连接线132处于第二金属层中，并且所述串控制线126_0、126_1、126_2、126_3处于多晶硅层中。
41.在图3中，所述开关元件串的数量示范性地等于位线或者读出放大器的数量、即等于四个。一般而言，位线或者读出放大器的数量也能够不等于四个并且/或者开关元件串的数量能够不等于四个，其中开关元件串的数量必须小于或等于位线或者读出放大器的数量。例如，能够仅仅存在三个开关元件串，而后在图3中不存在具有串编号3的开关元件串124_3。
42.根据位线顺序，为每条位线分配了处于1到n的范围内的位线编号bln，其中n表示位线的数量并且同样表示读出放大器的数量（其中存在一样多的数量）。同样，根据读出放大器的顺序，为每个读出放大器分配了处于1到n的范围内的读出放大器编号lvn。此外，根据开关元件串-顺序，为每个开关元件串分配了处于0到s-1的范围内的串编号rn，其中s表示开关元件串的数量，其中适用的是：1《s≤n。
43.所述半导体开关元件将位线和读出放大器如此连接起来，从而满足了条件bln + rn＝lvn，其中rn是相应的半导体开关元件所在的那些开关元件串的串编号。因此，所述串编号表明，通过相应的半导体开关元件所建立的连接相对于位线和读出放大器的编号移动了多少位。
44.图4a和4b示出了在使用与读出放大器共同作用的位移动线路的情况下进行的示
范性的移位操作，其中在图4a中示出了右移了1位的情况并且在图4b中示出了左移了2位的情况。如果所存储的位代表着二进制数，那么这（根据在哪个方向（左/右）存储更高值的位）就对应于用相应的2的幂进行的相乘或者相除。所示的元件（位移动线路、读出放大器）已经在图3中作了解释，因此在这里在很大程度上省略了附图标记。
45.在两张图中，以所述存储单元格的相同的初始状态（相应于所存储的位）为出发点。在这里仅仅示出了在与同一条字线相连接的存储单元格中所存储的四个位。初始值140相应地是位序列“0101”。
46.在图4a中，首先激活具有串编号1的开关元件串126_1，也就是通过将控制电压加载到相应的串控制线124_1上这种方式将这个开关元件串的半导体开关元件切换到导通状态中。其它开关元件串被去除激活，也就是说其半导体开关元件处于非导通的状态中。所述位移动线路的这种状态被称为第1个线路状态。更一般地而言，所述位移动线路的以下状态被称为第k个线路状态，在所述状态中具有串编号k的开关元件串的半导体开关元件处于导通的状态中并且其它开关元件串的半导体开关元件处于非导通的状态中。
47.随后，通过读出放大器118_1、118_2、118_3、118_4来采集所述存储单元格的存储内容（通过所述单元格区的相应的行的激活，方法是：将所述字线电压加载到相应的字线上；对此参见图1的描述）。这种状态（第1个线路状态，所采集的存储内容）在图4a的左边子图中示出。在该图中，所采集到的数值被记录到读出放大器的符号中。如可以看到的那样，所述读出放大器中的数值相对于初始值140的数位右移了一个数位。
48.接下来将所述位移动线路置于第0个线路状态中（现在，具有串编号0的开关元件串126_0的半导体开关元件因此被导通（durchsteuern），其中在所述串控制线124_0上加载相应的控制电压，而其他开关元件串的半导体开关元件则被关断）。
49.将在所述读出放大器中所包含的数值传输到所述存储单元格中，也就是说，通过所述读出放大器在所述存储单元格上产生/在所述存储单元格中加入相应的电压或者电荷（参见图1的描述）。在所述存储单元格中产生终值140a，即“0010
ꢀ”
，其数位相对于初始值140右移了一个数位。这种状态在图4a的右边子图中示出。
50.最后，又将存储单元格的行或者所述字线去除激活并且将所述位移动线路置于非导通的线路状态中（不再被示出）。
51.在图4b中，首先将所述位移动线路置于第0个线路状态中，也就是说，借助于所述相应的串控制线124_0上的控制电压来激活具有串编号0的开关元件串126_0。
52.随后，通过所述读出放大器118_1、118_2、118_3、118_4来采集所述存储单元格的存储内容 （通过所述单元格区的相应的行的激活，方法是：将所述字线电压加载到相应的字线上）。这种状态（第0个线路状态，所采集的存储内容）在图4b的左边子图中示出。所采集到的数值在该图中又被记录到所述读出放大器的符号中。如可以看到的那样，所述读出放大器中的数值相对于初始值140的数位没有移位。
53.接下来将所述位移动线路置于第2个线路状态中（现在，具有串编号2的开关元件串126_2的半导体开关元件因此被接通，其中在所述串控制线124_2上加载相应的控制电压，而其他开关元件串的半导体开关元件则被关断）。
54.将在所述读出放大器中包含的数值传输到所述存储单元格中。在所述存储单元格中产生所述终值140b，即“0100”，其数位相对于初始值140左移了两个数位。这种状态在图
4b的右边子图中示出。
55.最后，又将存储单元格的行或者所述字线去除激活并且将所述位移动线路置于非导通的线路状态中（不再被示出）。
56.在右边分图的比较中可以看出，在右移时（图4a）所述读出放大器的状态与所述存储单元格中的存储状态在位线和读出放大器的编号方面相一致。与此不同，它们在左移时（图4b）不一致。这应该加以注意，如果被移位的存储值要被传输给次级的读出放大器的话。
57.在左移和右移中，处于存储单元格的行的右边缘和左边缘处的存储单元格能够用特定值（也就是位0或1，在这里为0）来补满。为此，能够设置另外的半导体开关元件（未示出），其实现这些具有相应的电压（0v或v
bl
）的位线的连接。
58.图5一般而言示出了在使用位移动线路的情况下进行的移位操作的控制及状态流。在此，关于时间t绘出了指令或者相应的控制电压和由所述存储装置的组件所占据的状态。
59.在行150中示出了指令信号，其中在这里仅仅为字线作出激活指示或者激活指令act。在行156中示出了通过字线电压的加载实现字线的所属的激活的情况。
60.在行152中示出了计算信号，该计算信号表明计算的开始、即位的移动的开始。在行154中示出了信号，所述信号相应于将位移动线路置于特定的线路状态z = p或者z = q中的情况或者或者促成这种情况。在时间流程中，所述位移动线路因此首先占据第p个线路状态并且接着占据第q个线路状态，其中q应当不等于p。通过不同的线路状态的这样的先后相随来引起位的移动，如结合图4a、4b所解释的那样。图4a的流程对应于p＝1并且q＝0。图4b的流程对应于p = 0并且q = 2。根据p是大于还是小于q，进行向右或者向左的移位。
61.此外，在行158中示出了读出放大器-激活信号。行160示出了所述读出放大器状态，其中尤其示出了由所述读出放大器采集存储单元格的内容的状态162以及将所述读出放大器的内容写回到存储单元格中的状态164。