执行数据训练的存储器控制器及其操作方法、片上系统与流程

执行数据训练的存储器控制器及其操作方法、片上系统
1.相关申请的交叉引用
2.本技术基于并要求2021年6月8日提交于韩国知识产权局的韩国专利申请no.10-2021-0074295的优先权，其公开内容以引用方式整体并入本文。
技术领域
3.本发明构思涉及存储器控制器，更具体地，涉及一种执行数据训练的存储器控制器、包括该存储器控制器的片上系统(soc)和该存储器控制器的操作方法。


背景技术：

4.存储器控制器或包括存储器控制器的soc可通过高速接口与存储器装置执行通信。作为示例，soc是集成有电子系统的多个组件或知识产权(ip)的集成电路，并且可在与存储器装置通信之前对存储器装置执行训练。作为示例，soc可对存储器装置执行zq校准、参考电压训练、读训练、写训练、时钟信号训练等。
5.另外，soc可通过多条数据线与存储器装置交换数据。在这种情况下，由于数据线的物理特性可能彼此不同，所以通过每条数据线传输的数据的信号特性可能变化。作为示例，数据线之间的摆动电平的偏差可能由于信号完整性(si)特性等而增加，并且存在难以校正摆动电平的偏差或难以减少高速通信中的占空比误差的问题。


技术实现要素：

6.本发明构思提供了一种能够补偿数据线之间的摆动电平的偏差并减少占空比误差的存储器控制器、包括该存储器控制器的片上系统(soc)和该存储器控制器的操作方法。
7.根据本发明构思的一方面，提供了一种与存储器装置通信的存储器控制器，该存储器控制器包括：第一接收器，其被配置为比较读参考电压与通过第一数据线接收的数据，并且被配置为输出第一数据；第一占空比调节器，其连接到第一接收器的输出，并且被配置为调节第一数据的占空比；第二接收器，其被配置为比较读参考电压与通过第二数据线接收的数据，并且被配置为输出第二数据；第二占空比调节器，其连接到第二接收器的输出，并且被配置为调节第二数据的占空比；以及训练电路，其被配置为对通过多条数据线接收的多条数据执行训练操作，获得针对所述多条数据中的每条数据的目标读参考电压，并且基于针对所述多条数据中的每条数据的目标读参考电压的电平来校正所述多条数据中的每条数据的占空比，其中，基于训练操作的结果，基于针对第一数据获得的第一目标读参考电压的电平不同于针对第二数据获得的第二目标读参考电压的电平而不同地调节第一数据的占空比和第二数据的占空比。
8.根据本发明构思的另一方面，提供了一种与存储器装置通信的片上系统(soc)，该soc包括：存储器控制单元，其被配置为控制存储器装置的操作；以及双倍数据速率物理层(ddr phy)，其被配置为与存储器装置交换命令和/或地址以及数据，其中，ddr phy包括：输入/输出电路，其包括：第一接收器至第n接收器，其被配置为并行接收从存储器装置读取的
数据；以及第一占空比调节器至第n占空比调节器，其分别与第一接收器至第n接收器对应布置并且被配置为分别调节对应数据的占空比(其中，n是大于或等于2的整数)；以及训练电路，其被配置为对多条数据执行训练操作，获得针对所述多条数据中的每条数据的目标读参考电压，并且基于针对所述多条数据中的每条数据的目标读参考电压的电平来校正所述多条数据中的每条数据的占空比，其中，相同电平的读参考电压被提供给第一接收器至第n接收器，并且其中，在正常读操作中，第一占空比调节器至第n占空比调节器被配置为基于训练操作的结果来不同地调节多条数据的占空比。
9.根据本发明构思的另一方面，提供了一种对来自存储器装置的数据执行训练的存储器控制器的操作方法，该操作方法包括步骤：针对通过多个接收器接收的多条数据，通过在改变共同提供给多个接收器的读参考电压的电平时搜索所述多条数据的有效窗口裕量来获得针对所述多条数据中的每条数据的目标读参考电压电平和针对所述多条数据的公共读参考电压电平；基于针对所述多条数据中的至少一条数据获得的目标读参考电压电平与公共读参考电压电平之间的第一差来校正所述多条数据中的至少一条数据的占空比；在所述多条数据中的所述至少一条数据的占空比被校正的状态下重复获得和校正的步骤；以及基于重复的结果，获得针对所述多条数据中的每条数据的占空比校正值。
附图说明
10.将从以下结合附图进行的详细描述更清楚地理解本发明构思的示例实施例，在附图中：
11.图1是根据本发明构思的示例实施例的包括存储器控制器的存储器系统的框图；
12.图2是示出在图1的双倍数据速率物理层(ddr phy)中与每条数据线(dq线)对应布置的接收器和占空比调节器的框图；
13.图3是示出与多条dq线对应布置的多个接收器和多个占空比调节器的框图；
14.图4是根据本发明构思的示例实施例的包括片上系统(soc)的存储器系统的框图；
15.图5是根据本发明构思的示例实施例的存储器装置的框图；
16.图6是示出根据本发明构思的示例实施例的存储器控制器的操作方法的流程图；
17.图7是示出根据本发明构思的示例实施例的详细训练操作的示例的流程图；
18.图8a至图8c是示出根据本发明构思的示例实施例的计算最佳读参考电压和公共读参考电压的示例的示图；
19.图9、图10a和图10b是示出根据本发明构思的示例实施例的调节数据的占空比的操作的示图；
20.图11和图12是示出根据本发明构思的示例实施例的存储器系统的实现示例的框图；
21.图13和图14是示出根据本发明构思的示例实施例的在训练处理期间计算公共读参考电压的电平的示例的示图；
22.图15是示出根据本发明构思的示例实施例的存储在训练处理期间生成的信息的示例的框图；以及
23.图16是根据本发明构思的示例实施例的调节写数据的占空比的存储器控制器的框图。
具体实施方式
24.以下，将参照附图详细描述本发明构思的实施例。
25.图1是根据本发明构思的示例实施例的包括存储器控制器的存储器系统的框图。
26.存储器系统10可包括存储器控制器100和存储器装置200。存储器系统10可指集成电路、电子装置或系统、智能电话、平板个人计算机(pc)、计算机、服务器、工作站、便携式通信终端、个人数字助理(pda)、便携式多媒体播放器(pmp)、诸如其它合适计算机的计算装置、虚拟机或其虚拟计算装置等。可替代地，存储器系统10可包括诸如图形卡的计算系统中的一些组件。
27.存储器装置200可以是诸如双倍数据速率同步动态随机存取存储器(ddr sdram)、低功率双倍数据速率(lpddr)sdram、图形双倍数据速率(gddr)sdram或rambus动态随机存取存储器(rdram)的动态随机存取存储器(dram)。然而，本发明构思的实施例不限于此。作为示例，存储器装置200可包括诸如闪存、磁性ram(mram)、铁电ram(feram)、相变ram(pram)或电阻ram(reram)的非易失性存储器。
28.存储器控制器100可包括控制与存储器操作有关的操作的处理器140以及存储器接口。根据示例实施例，存储器接口可包括双倍数据速率物理层(ddr phy)110。ddr phy 110可支持联合电子装置工程委员会(jedec)标准的ddr和/或lpddr协议的特征。存储器控制器100可通过ddr phy 110来控制存储器装置200，并且ddr phy 110可根据ddr phy接口(dfi)方法与存储器装置200通信。作为示例，存储器控制器100可通过ddr phy 110向存储器装置200提供时钟信号clk和命令/地址ca，并且可向/从存储器装置200发送/接收数据选通信号dqs和数据dq。
29.根据实施例，存储器装置200可包括具有多个独立通道的高带宽存储器(hbm)，并且当存储器装置200包括hbm时，设置在存储器控制器100中的存储器接口可以是hbm phy。
30.数据选通信号dqs可用于对数据dq进行采样，并且存储器控制器100可通过多条数据线(dq线)并行接收包括多个数据比特的数据dq或者将数据dq并行提供给存储器装置200。也就是说，存储器控制器100可与存储器装置200双向交换数据dq。数据选通信号dqs可包括写dqs和读dqs，并且数据dq可包括写数据和读数据。
31.存储器控制器100可响应于来自主机的请求而访问存储器装置200，并且可通过使用各种协议与主机通信。例如，存储器控制器100可通过使用诸如外围组件互连-快速(pci-e)、高级技术附件(ata)、串行ata(sata)、并行ata(pata)或串行附接scsi(sas)的接口协议来与主机通信。另外，诸如通用串行总线(usb)、多媒体卡(mmc)、增强小型磁盘接口(esdi)或集成驱动电子设备(ide)的各种其它接口协议可应用于主机和存储器控制器100之间的协议。
32.存储器装置200可包括单元阵列210、接口(i/f)电路220和控制逻辑230。单元阵列210可包括多个存储器单元，并且接口电路220可提供与存储器控制器100的接口。作为示例，接口电路220可包括ddr phy。另外，控制逻辑230可控制存储器装置200的操作。例如，控制逻辑230可基于从存储器控制器100提供的命令/地址ca来执行诸如读取数据和写入数据的存储器操作。存储器控制器100可与时钟信号clk同步地向存储器装置200提供命令/地址ca。
33.在下文中描述根据本发明构思的实施例的训练操作。为了例示性目的，假设数据
dq是从存储器装置200读取并提供给存储器控制器100的读数据。
34.存储器控制器100和存储器装置200中的每一个可具有各种操作特性。因此，当存储器系统10初始被驱动时，存储器控制器100可对存储器装置200执行训练。训练电路120可控制与训练有关的各种操作，并且可执行例如用于确保数据的有效窗口裕量(vwm)的训练。具体地，训练操作可包括读dqs和读数据的训练(或读dqs和读数据之间的偏斜训练)、用于辨别读数据的读参考电压的训练、时钟信号clk的占空比的训练、写dqs和写数据的训练(或写dqs和写数据之间的偏斜训练)、用于辨别写数据的写参考电压的训练等。在本发明构思的实施例中用于数据占空比校正的训练将被称为数据训练(或数据占空比训练)。根据本发明构思的实施例的数据训练可包括上述各种训练处理中所包括的各种操作中的至少一个。可替代地，在本发明构思的实施例中与占空比校正有关的数据训练可被定义为包括在读数据的训练处理中的操作或可被定义为包括读数据的训练处理。另外，在本发明构思的示例实施例中，在读参考电压的电平相对于数据的占空比校正改变的同时，可搜索数据的vwm，因此，根据本发明构思的实施例的训练操作可被定义为包括读参考电压训练处理或可被定义为被包括在读参考电压训练处理中。
35.另外，在根据本发明构思的实施例的训练处理中，可计算与针对每条数据的最佳vwm(或最大vwm)对应的读参考电压电平，并且所计算的读参考电压电平将被称为针对每条数据的最佳读参考电压电平(也称为“目标读参考电压电平”)。另外，可通过搜索多条数据的vwm来计算多条数据共同的读参考电压，并且多条数据共同的读参考电压将被称为公共读参考电压。通过如上所述的训练，可设定在正常数据读操作中向多个接收器共同提供的读参考电压的电平。在一些实施例中，公共读参考电压和设定的读参考电压可具有相同的电平，因此，公共读参考电压和设定的读参考电压的术语可互换使用。
36.根据本发明构思的示例实施例，可设定用于通过训练操作来校正通过多条dq线传输的数据的占空比的校正值(或占空比校正值)。在高速通信中，由于信号完整性(si)/功率完整性(pi)特性，在多条dq线之间，摆动电平偏差可增加，因此，当为多条dq线设定相同的读参考电压电平时，从存储器控制器100接收的读数据的占空比中的偏差可增加。在本发明构思的示例实施例中，不同地调节从ddr phy 110的多个接收器(例如，数据接收器)中的每一个输出的数据的占空比，并且作为示例，可通过在与每条dq线对应布置的接收器的输出端子处布置用于调节占空比的电路(例如，占空比调节器(未示出))并针对每条数据不同地控制占空比调节器来减小读数据的占空比偏差。
37.训练电路120可执行用于设定在正常读操作中共同提供给多个接收器的读参考电压的电平的训练操作。例如，训练电路120可在改变提供给多个接收器的读参考电压的电平的同时搜索数据的vwm，并且可基于vwm来针对每条数据dq计算最佳读参考电压和公共读参考电压。另外，在校正最佳读参考电压的电平和公共读参考电压的电平彼此不同的数据dq的占空比之后，可在数据dq的占空比被校正的状态下在改变读参考电压的电平的同时再次执行搜索vwm的操作。另外，随着在校正数据dq的占空比的同时训练处理重复，针对每条数据dq计算的最佳读参考电压的电平可改变，并且随着上述处理重复，针对每条数据dq计算的最佳读参考电压和公共读参考电压之间的电平差可逐渐减小。通过上述处理，即使当具有特定电平的读参考电压被共同提供给多个接收器时，也可计算能够确保大vwm的针对每条数据dq的校正值。
38.根据示例实施例，训练电路120可从针对每条数据dq计算的最佳读参考电压计算多条数据的公共读参考电压的电平。可根据各种方法来设定读参考电压的电平，并且作为示例，可计算多个最佳读参考电压的近似平均电平并可将近似平均电平设定为读参考电压的电平。可替代地，多个最佳读参考电压当中具有近似中间电平的最佳读参考电压可被设定为读参考电压的电平。
39.训练电路120可向占空比控制器130提供与基于训练结果计算的校正值有关的信息，并且占空比控制器130可基于校正值来输出用于调节每条数据dq的占空比的占空比控制信号。训练电路120可根据各种方法来提供用于占空比校正的信息。作为示例，训练电路120可在训练处理期间提供指示占空比校正的量和/或方向(例如，增加逻辑高时段或增加逻辑低时段的方向)的信息作为上述校正值。
40.可替代地，根据各种示例实施例，训练电路120可提供与针对每条数据dq计算的最佳读参考电压的电平和针对多条数据dq设定的公共读参考电压的电平之间的差有关的信息作为校正值。例如，可基于针对每条数据dq计算的电平差来确定是否增加针对每条数据dq的逻辑高时段或逻辑低时段，并且可确定增加逻辑高时段或逻辑低时段的量。
41.在参照图1公开的实施例中，训练电路120和占空比控制器130被示出为布置在ddr phy 110之外。然而，本发明构思的实施例不限于此，训练电路120和占空比控制器130可布置在ddr phy 110内。另外，在本发明构思的实施例中，训练电路120可被描述为使用硬件执行训练操作，或者当处理器140通过执行存储在存储器控制器100中的操作存储器(未示出)中的指令来控制训练电路120时，训练操作可被描述为使用软件来执行。
42.将参照图2描述根据本发明构思的示例实施例的占空比调节操作。图2是示出在图1的ddr phy 110中与每条dq线对应布置的接收器(rcv)111和占空比调节器(da)112的框图。图2示出在正常读操作中数据接收操作的示例。
43.占空比调节器112可通过调节所接收的数据的摆率来调节占空比，并且可被称为摆率控制电路。另外，调节占空比可被描述为调节从存储器控制器100接收的数据dq的占空比，并且从接收器111和占空比调节器112中的每一个输出的信号也可被称为数据dq。为了描述方便，由存储器控制器100接收并且占空比被调节的数据将被称为占空比经调节数据dq_d。
44.参照图1和图2，接收器111可接收数据dq和读参考电压vref，并且可根据数据dq与读参考电压vref的比较结果来输出具有逻辑状态的数据dq。读参考电压vref可具有通过在上述实施例中描述的训练操作而为多个接收器共同设定的电平。由于dq线的摆动电平特性可彼此不同，所以在训练处理中针对与接收器111对应的数据dq计算的最佳读参考电压的电平可不同于提供给接收器111的读参考电压vref的电平。因此，从接收器111输出的数据dq可具有较差的占空比特性，例如，可能不具有与理想占空比对应的50％的占空比。根据本发明构思的示例实施例，占空比调节器112可基于占空比控制信号ctrl_d来调节数据dq的占空比以输出占空比经调节数据dq_d。作为示例，占空比调节器112可控制数据dq的上升摆率和下降摆率中的至少一个。
45.占空比控制器130可基于上述实施例中描述的训练电路120的训练结果来生成占空比控制信号ctrl_d。例如，占空比控制信号ctrl_d可包括用于增加数据dq的逻辑高时段或逻辑低时段的控制信息，并且控制信息可以是包括一个或多个比特的控制代码。响应于
占空比控制信号ctrl_d，占空比调节器112可执行占空比调节操作，使得占空比经调节数据dq_d的占空比具有约50％的值。
46.根据如上所述的本发明构思的示例实施例，即使向具有不同摆动电平的多条dq线共同施加一个读参考电压时，也可基于多条dq线的训练结果不同地调节数据的占空比，并且因此，可校正dq线的数据的占空比偏差，从而确保最佳vwm。
47.图3是示出与多条dq线对应布置的多个接收器和多个占空比调节器的框图。图3示出多条dq线被分组为两个或更多个组并且针对每组不同地设定读参考电压的示例。作为示例，当用于并行传输16比特数据的16条dq线被布置在存储器控制器和存储器装置之间时，8条dq线可构成第一组，剩余8条dq线可构成第二组。
48.图3示出ddr phy 300包括分别与第一组和第二组对应的第一接收电路310和第二接收电路320的示例。然而，本发明构思的实施例不限于此。例如，ddr phy 300可包括数量更多的接收器并且数量更多的dq线可被分组为三个或更多个组。
49.如图3所示，第一接收电路310可包括用于接收通过n条dq线传输的数据dq11至dq1n的n个接收器311_1至311_n以及分别与n个接收器311_1至311_n对应布置的n个占空比调节器312_1至312_n。n个占空比调节器312_1至312_n可输出占空比经调节数据dq_d(11)至dq_d(1n)。另外，第二接收电路320可包括用于接收通过m条dq线传输的数据dq21至dq2m的m个接收器321_1至321_m以及分别与m个接收器321_1至321_m对应布置的m个占空比调节器322_1至322_m。m个占空比调节器322_1至322_m可输出占空比经调节内部数据dq_d(21)至dq_d(2m)。在实施例中，第一组的数量n和第二组的数量m可彼此不同或彼此相等(即，第一组和第二组包括相同数量的dq线)。
50.在本发明构思的示例实施例中，训练电路(例如，图1的训练电路120)可对n个数据dq11至dq1n和m个数据dq21至dq2m执行训练操作。另外，作为示例，训练电路可通过训练操作来设定用于第一接收电路310的第一读参考电压vref1和用于第二接收电路320的第二读参考电压vref2。例如，训练电路可通过对与第一组相关的数据dq11至dq1n的训练来计算各条数据dq11至dq1n的最佳读参考电压，并且可基于所计算的最佳读参考电压来设定第一读参考电压vref1。类似地，训练电路可通过对与第二组相关的数据dq21至dq2m的训练来计算各条数据dq21至dq2m的最佳读参考电压，并且可基于所计算的最佳读参考电压来设定第二读参考电压vref2。
51.根据示例实施例，可在训练处理期间基于针对每条数据计算的最佳读参考电压和通过搜索数据的vwm针对多条数据共同计算的公共读参考电压来校正数据的占空比。例如，可基于针对第一组的每条数据dq11至dq1n计算的最佳读参考电压的电平与针对第一组的数据dq11至dq1n设定的公共读参考电压(或第一读参考电压vref1)的电平之间的差来计算针对每条数据的校正值，并且可基于所计算的校正值来生成第一占空比控制信号ctrl_d1[1:n]，并将第一占空比控制信号ctrl_d1[1:n]提供给n个占空比调节器312_1至312_n。由于第一组的多条dq线可具有不同的摆动电平特性，所以n个占空比调节器312_1至312_n可不同地调节对应数据的占空比。
[0052]
类似地，可基于针对第二组的每条数据dq21至dq2m计算的最佳读参考电压的电平与针对第二组的数据dq21至dq2m设定的公共读参考电压(或第二读参考电压vref2)的电平之间的差来计算针对每条数据的校正值，并且可基于所计算的校正值来生成第二占空比控
制信号ctrl_d2[1:m]，并将第二占空比控制信号ctrl_d2[1:m]提供给m个占空比调节器322_1至322_m。由于第二组的多条dq线可具有不同的摆动电平特性，所以m个占空比调节器322_1至322_m可不同地调节对应数据的数据占空比。
[0053]
根据图3所示的示例实施例，在通过多条dq线发送和接收数据的存储器系统中，一些dq线的读参考电压不同于一些其它dq线的读参考电压，并且使用不同的读参考电压来读取数据。因此，与使用一个读参考电压的情况相比，可改进数据接收特性。例如，通过将物理上彼此相邻和/或具有相似摆动电平特性的dq线分组并为每组设定读参考电压的电平，每条dq线的最佳读参考电压与针对每组设定的读参考电压之间的电平差可相对减小，并且因此，同一组内的数据的占空比偏差可减小。另外，可针对每组执行训练，并且可通过根据示例实施例的占空比校正操作来减小同一组中的多条dq线之间的摆动电平偏差。
[0054]
图4是根据本发明构思的示例实施例的包括片上系统(soc)的存储器系统400的框图。如图4所示，存储器系统400可包括应用处理器410和存储器装置420，并且应用处理器410可被实现为soc。存储器装置420可包括单元阵列421、接口电路422和控制逻辑423，并且接口电路422可包括ddr phy。
[0055]
应用处理器410可包括各种知识产权(ip)。作为示例，应用处理器410可包括控制存储器系统400的操作(例如，存储器操作)的处理器411以及存储可由处理器411执行的指令的存储器412。根据本发明构思的示例实施例，用于控制训练操作的各种指令可作为训练模块存储在存储器412中，并且处理器411可通过执行训练模块来控制根据示例实施例的训练操作。例如，处理器411可基于训练模块的执行结果来控制训练电路414_2。
[0056]
应用处理器410还可包括基于处理器411的控制来控制存储器装置420的存储器操作的存储器控制模块(mcu)413以及提供存储器接口的ddr phy 414。ddr phy 414可包括输入/输出电路414_1、训练电路414_2和占空比控制器414_3。根据实施例，mcu 413和存储器装置420可被称为构成存储器系统，并且应用处理器410和存储器装置420可被称为构成数据处理系统。
[0057]
各种类型的系统总线标准可应用于应用处理器410。例如，高级risc机器(arm)有限公司的高级微控制器总线架构(amba)协议可应用于应用处理器410。amba协议的总线类型可包括高级高性能总线(ahb)、高级外围总线(apb)、高级可扩展接口(axi)、axi4和axi一致性扩展(ace)。另外，可应用诸如索尼公司的unetwork、ibm的coreconnect和ocp-ip的开放式核心(open core)协议的其它类型的协议。
[0058]
如上所述，ddr phy 414可向存储器装置420提供时钟信号clk和命令/地址ca并且向/从存储器装置420发送/接收数据选通信号dqs和数据dq。另外，输入/输出电路414_1可包括根据示例实施例的接收器和占空比调节器，并且作为示例，可通过多条dq线并行接收或输出数据dq的多个比特。另外，根据示例实施例，训练电路414_2可对数据dq执行训练以校正数据dq的占空比。另外，占空比控制器414_3可基于训练电路414_2的训练结果来输出用于控制输入/输出电路414_1的占空比调节器的占空比控制信号。
[0059]
另外，根据示例实施例，由于相同的读参考电压被提供给输入/输出电路414_1的多个接收器并且基于训练结果具有不同值的占空比控制信号被提供给占空比调节器，所以从多个接收器输出的数据dq的占空比可由对应占空比调节器不同地调节。
[0060]
图5是根据本发明构思的示例实施例的存储器装置500的框图。
[0061]
参照图5，存储器装置500可包括单元阵列510、行解码器521、字线驱动器522、列解码器530、输入/输出门控电路541、输入缓冲器542、输出缓冲器543、控制逻辑电路550、地址缓冲器560、模式寄存器集合(mrs)570和参考电压生成器580。
[0062]
单元阵列510包括以行和列布置的多个存储器单元。单元阵列510包括连接到存储器单元的多条字线wl和多条位线bl。多条字线wl可连接到存储器单元的行，多条位线bl可连接到存储器单元的列。
[0063]
行解码器521可通过对从地址缓冲器560接收的行地址row_addr进行解码来选择与行地址row_addr对应的字线wl，并且可连接到激活所选字线wl的字线驱动器522。列解码器530可对从地址缓冲器560接收的列地址col_addr进行解码并生成列选择信号，并且可将通过列选择信号选择的位线bl连接到输入/输出门控电路541。提供给输入/输出门控电路541的读数据dq可通过输出缓冲器543被提供给存储器控制器，来自存储器控制器的写数据dq可通过输入缓冲器542被提供给输入/输出门控电路541。
[0064]
控制逻辑电路550可从存储器控制器接收时钟信号clk和命令/地址ca并生成用于控制存储器装置500的各种内部操作的控制信号ctrl。mrs 570可包括寄存器，其存储包括与存储器操作有关的各种类型的控制参数的操作代码，以便设定存储器装置500的操作条件。操作代码可通过命令/地址(ca)总线被提供给存储器装置500并被存储在mrs 570中，并且控制逻辑电路550可通过执行存储在mrs 570中的操作代码来设定存储器装置500的各种操作条件。另外，参考电压生成器580可生成与存储器操作有关的各种参考电压，并且例如，可生成写参考电压vref_w作为在数据写操作期间确定数据的逻辑状态的参考。
[0065]
根据本发明构思的示例实施例，数据的占空比校正也可应用于存储器装置500。例如，存储器控制器可针对存储器装置500执行各种训练操作(例如，写数据训练)，并且可基于训练结果在mrs 570中设定与写参考电压vref_w的电平有关的操作代码。另外，存储器装置500的输入缓冲器542可包括用于通过多条dq线接收写数据dq的多个接收器以及连接到多个接收器的输出的多个占空比调节器。
[0066]
通过对存储器装置500执行训练，可搜索通过多条dq线传输到存储器装置500的写数据dq的vwm，并且可计算针对每个写数据dq的最佳写参考电压的电平。另外，可设定在数据写操作期间共同提供给输入缓冲器542的多个接收器的写参考电压vref_w的电平。存储器控制器可在mrs 570中设定指示通过训练处理计算的写参考电压vref_w的电平的操作代码op code(vref)。
[0067]
另外，根据示例实施例，可基于针对每个写数据dq的最佳写参考电压的电平与针对多条写数据dq的公共写参考电压的电平之间的差来校正写数据dq的占空比，并且通过在占空比被校正的状态下重复搜索vwm的训练处理，可计算针对每条写数据dq的校正值。另外，可基于所计算的校正值来生成用于补偿输入缓冲器542的多个接收器的输出的占空比偏差的操作代码op code(占空比)，并且操作代码op code(占空比)可被设定在mrs 570中。存储器装置500可在数据写处理中基于设定在mrs 570中的操作代码op code(占空比)来控制连接到多个接收器的输出的多个占空比调节器的占空比调节特性。
[0068]
图6是示出根据本发明构思的示例实施例的存储器控制器的操作方法的流程图。
[0069]
存储器控制器可通过多条dq线并行接收包括多个比特的数据，并且可基于并行接收的数据来执行训练操作。例如，通过在训练操作期间搜索从针对每条dq线布置的接收器
输出的数据的vwm，可针对每条数据计算最佳读参考电压的电平。例如，可计算与第一数据至第n数据对应的第一最佳读参考电压至第n最佳读参考电压(操作s11)。
[0070]
另外，可通过搜索针对多条数据的vwm来计算多条数据共同的公共读参考电压(操作s12)，并且可基于先前计算的多条数据的最佳读参考电压和多条数据共同的公共读参考电压来执行校正读数据的占空比偏差的操作。作为示例，通过基于第一最佳读参考电压至第n最佳读参考电压中的每一个与公共读参考电压之间的电平差校正第一数据至第n数据中的至少一些的占空比并在占空比被校正的状态下重复搜索vwm的处理，可设定针对第一数据至第n数据中的每一个的最佳占空比校正值(操作s13)。
[0071]
存储器控制器可将占空比校正值存储在内部存储器(例如，寄存器)中并基于所存储的占空比校正值来生成用于调节读数据的占空比的第一占空比控制信号至第n占空比控制信号。在训练操作完成之后的正常操作中，存储器控制器可根据数据读操作通过数据线接收第一数据至第n数据(操作s14)，并且可通过将基于设定的占空比校正值生成的第一占空比控制信号至第n占空比控制信号提供给与数据线对应布置的第一占空比调节器至第n占空比调节器来调节第一数据至第n数据的占空比(操作s15)。
[0072]
图7是示出根据本发明构思的示例实施例的详细训练操作的示例的流程图。在描述图7所示的配置时，关于任何数据(或者可称为比特、数据比特等)给出的描述可共同应用于其它数据的训练。在本发明构思的实施例中，可对多条数据并行执行训练操作。另外，在图7中，soc被举例说明为与存储器装置通信的存储器控制器。
[0073]
参照图7，可执行对数据比特的训练(或占空比训练)，并且占空比训练处理可包括针对读参考电压的训练操作。作为示例，soc中生成的读参考电压的电平可被设定为要在训练中使用的初始电平(操作s21)，并且具有初始电平的读参考电压可提供给ddr phy中的接收器。另外，通过基于初始电平对读数据read dq执行校准，可为针对每条数据搜索vwm(操作s22)。示例实施例中的训练电路可包括用于针对每条数据搜索vwm的计算逻辑，并且可存储与针对每条数据搜索的vwm有关的信息以及与应用于搜索vwm的读参考电压的电平有关的信息(操作s23)。
[0074]
在存储与基于初始电平获得的针对每条数据的vwm有关的信息之后，可重复在改变读参考电压的电平的同时搜索针对每条数据的vwm的处理。假设读参考电压的初始电平对应于最小电平并且在增加读参考电压的电平的同时搜索vwm，可确定当前的读参考电压的电压电平是不是最大电平(max)。当当前的读参考电压的电压电平不是最大电平时，读参考电压的电压电平可根据特定设定值而增加(操作s25)，并且可重复通过对读数据read dq执行校准来搜索针对每条数据的vwm的处理。
[0075]
当使用具有特定电平范围的读参考电压的训练操作完成时，可存储与对应于每个读参考电压的电平而搜索的vwm有关的信息，并且可执行基于所存储的信息计算针对每条数据的最佳读参考电压的处理(操作s26)。示例实施例中的训练电路可包括计算逻辑，其基于关于针对每条数据搜索和存储的vwm的信息来计算针对每条数据的最佳读参考电压并且计算多条数据共同的公共读参考电压。作为示例，可检查与针对每条数据的具有各种电平的读参考电压对应的vwm信息，并且与具有最佳特性的vwm对应的读参考电压可被确定为针对对应数据的最佳读参考电压vref_dq。另外，可通过搜索多条数据的vwm来确定对多条数据共同有效的窗口周期，并且可基于窗口周期来确定公共读参考电压vref_c(操作s27)。如
上所述的在改变读参考电压的电平的同时计算针对每条数据的最佳读参考电压电平和多条数据的公共读参考电压电平的处理可被称为计算操作。
[0076]
在如上所述计算针对每条数据的最佳读参考电压vref_dq和针对多条数据的公共读参考电压vref_c之后，可执行校正至少一些数据的占空比的操作。根据示例实施例的训练电路可包括用于通过确定最佳读参考电压vref_dq与公共读参考电压vref_c之间的电平差来校正数据的占空比的操作逻辑。根据各种实施例，当训练电路和占空比控制器分开实现时，训练电路可向占空比控制器提供与最佳读参考电压vref_dq的电平和公共读参考电压vref_c的电平有关的信息(或电平差信息)作为校正值，并且占空比控制器可基于所接收的校正值来生成占空比控制信号。
[0077]
根据示例实施例，针对每条数据的最佳读参考电压vref_dq和公共读参考电压vref_c之间的电平差可与阈值vref_th进行比较(操作s28)。当特定数据中的电平差小于阈值vref_th时，可指示最佳读参考电压vref_dq的电平和公共读参考电压vref_c的电平彼此相似，并且因此，可不校正对应数据(即，特定数据)的占空比。
[0078]
另一方面，当最佳读参考电压vref_dq和公共读参考电压vref_c之间的电平差大于阈值vref_th时，可指示用于改进对应数据的vwm的最佳读参考电压和实际施加到对应数据的读参考电压之间的电平差较大，并且因此，可校正对应数据的占空比。例如，当特定数据的最佳读参考电压vref_dq大于公共读参考电压vref_c时，可生成用于增加数据的负占空比(例如，逻辑低占空比)的占空比控制信号(操作s30)。另一方面，当数据的最佳读参考电压vref_dq小于公共读参考电压vref_c时，可生成用于增加数据的正占空比(例如，逻辑高占空比)的占空比控制信号(s31)。如上所述的基于最佳读参考电压电平和公共读参考电压电平之间的差校正数据的占空比的处理可被称为校正操作。
[0079]
可通过上述处理对至少一些数据校正占空比，并且可在至少一些数据的占空比被校正的状态下重复地执行计算操作和校正操作。由于基于图7所示的操作重复地执行计算操作和校正操作，所以随着至少一些数据的数据占空比被重复地校正，至少一些数据的最佳读参考电压vref_dq和公共读参考电压vref_c之间的电平差可逐渐减小。当通过上述处理确定所有数据的最佳读参考电压vref_dq和公共读参考电压vref_c之间的电平差小于阈值vref_th时，训练处理可终止。另外，随着在校正数据的占空比的同时执行训练，可确定满足针对每条数据的最佳读参考电压vref_dq和公共读参考电压vref_c之间的电平差小于阈值vref_th的条件的占空比校正值，并且占空比校正值或基于占空比校正值生成的占空比控制信号可被存储在soc中。
[0080]
图8a至图8c是示出根据本发明构思的示例实施例的计算最佳读参考电压和公共读参考电压的示例的示图。
[0081]
参照图8a，可搜索多条数据的vwm，并且在图8a中，举例说明多条数据当中具有最高摆动电平的数据dq_m的摆动电平。在训练处理期间，可在数据dq_m的读参考电压的电平在最小电平vref(min)和最大电平vref(max)之间改变的同时搜索数据dq_m的vwm，并且可计算与数据dq_m对应的最佳读参考电压vref_m的电平。
[0082]
另外，在图8b中，举例说明多条数据当中具有最低摆动电平的数据dq_n的摆动电平。在训练过处理间，可在数据dq_n的读参考电压的电平在最小电平vref(min)和最大电平vref(max)之间改变的同时搜索数据dq_n的vwm，并且可计算与数据dq_n对应的最佳读参考
电压vrefn的电平。另外，数据dq_n的最佳读参考电压vref_n的电平可小于数据dq_m的最佳读参考电压vref_m的电平。
[0083]
所有数据的摆动电平可具有在图8a和图8b所示的电平之间的值，并且当多条数据的摆动电平彼此重叠时，可如图8c所示搜索多条数据的有效窗口周期。另外，可基于图8c所示的波形来计算所有数据的公共读参考电压vref_c的电平，并且公共读参考电压vref_c的电平可具有介于最佳读参考电压vref_m的电平和最佳读参考电压vrefn的电平之间的值。
[0084]
图9、图10a和图10b是示出根据本发明构思的示例实施例的调节数据的占空比的操作的示图。作为示例，图9、图10a和图10b可对应于存储器系统的正常读操作。
[0085]
参照图9，存储器控制器600可包括多个接收器(数据接收器)和与之对应的占空比调节器。在图9中，举例说明与第一dq线对应布置的第一接收器611和第一占空比调节器612以及与第二dq线对应布置的第二接收器621和第二占空比调节器622。第一接收器611可通过第一dq线从存储器装置(未示出)接收第一数据dq0，第二接收器621可通过第二dq线从存储器装置(未示出)接收第二数据dq1，并且读参考电压vref可被共同提供给第一接收器611和第二接收器621。
[0086]
第一接收器611的输出可被提供给第一占空比调节器612，并且第一占空比调节器612可响应于第一占空比控制信号ctrl_d0(未示出)而调节第一接收器611的输出的占空比，从而输出占空比经调节的第一数据dq0_d。另外，第二接收器621的输出可被提供给第二占空比调节器622，并且第二占空比调节器622可响应于第二占空比控制信号ctrl_d1(未示出)而调节第二接收器621的输出的占空比，从而输出占空比经调节的第二数据dq1_d。另外，由于第一占空比控制信号ctrl_d0的值不同于第二占空比控制信号ctrl_d1的值，所以第一占空比调节器612和第二占空比调节器622可具有不同的占空比调节特性。
[0087]
数据被输入的节点被定义为a，第一接收器611和第二接收器621中的每一个的输出节点被定义为b，第一占空比调节器612和第二占空比调节器622中的每一个的输出节点被定义为c。另外，假设针对第一数据dq0计算的最佳读参考电压vref_dq0的电平等于共同提供给多个接收器的读参考电压vref的电平。
[0088]
参照图9和图10a，第一接收器611可比较通过第一dq线提供的第一数据dq0与读参考电压vref，并且当读参考电压vref的电平等于针对第一数据dq0计算的最佳读参考电压vref_dq0的电平时，从第一接收器611输出的信号的占空比可为大约50％，其可指示第一数据dq0的vwm具有良好的特性。因此，第一占空比调节器612可不对第一接收器611的输出信号执行占空比校正，或者第一占空比调节器612的校正量可相对小。
[0089]
另一方面，第二接收器621可比较通过第二dq线提供的第二数据dq1与读参考电压vref，并且当读参考电压vref的电平小于针对第二数据dq1计算的最佳读参考电压vref_dq1的电平时，从第二接收器621输出的信号的逻辑高电平周期可大于该信号的逻辑低电平周期。第二占空比调节器622可执行调节操作以减小第二接收器621的输出信号的逻辑高电平周期。作为示例，第二占空比调节器622可减小第二接收器621的输出信号的上升摆率，同时增加输出信号的下降摆率。
[0090]
在图10b中，举例说明执行用于增加逻辑高电平周期的校正的情况。
[0091]
参照图9和图10b，第一接收器611可比较通过第一dq线提供的第一数据dq0与读参考电压vref，并且当读参考电压vref的电平等于针对第一数据dq0计算的最佳读参考电压
vref_dq0的电平时，第一占空比调节器612可不对第一接收器611的输出信号执行占空比校正，或者第一占空比调节器612的校正量可相对小。
[0092]
另一方面，第二接收器621可比较通过第二dq线提供的第二数据dq1与读参考电压vref，并且当读参考电压vref的电平大于针对第二数据dq1计算的最佳读参考电压vref_dq1的电平时，从第二接收器621输出的信号的逻辑低电平周期可大于该信号的逻辑高电平周期。第二占空比调节器622可执行调节操作以增加第二接收器621的输出信号的逻辑高电平周期。作为示例，第二占空比调节器622可增加第二接收器621的输出信号的上升摆率，同时减小输出信号的下降摆率。
[0093]
图11和图12是示出根据本发明构思的示例实施例的存储器系统的实现示例的框图。
[0094]
参照图11，存储器系统700可包括存储器控制器710和存储器装置720，并且存储器控制器710可包括输入/输出电路711、训练电路712、参考电压控制器713、占空比控制器714和参考电压生成器715。另外，存储器装置720可包括与存储器控制器710通信的接口电路以及输出多条数据(例如，第一数据dq0至第八dq7)的多个驱动器。尽管图11中未示出，但存储器控制器710还可包括与存储器装置720的控制有关的各种其它组件(例如，处理器和操作存储器)。另外，图11所示的存储器控制器710的至少一些组件可包括在ddr phy中。
[0095]
输入/输出电路711可包括用于并行接收从存储器装置720的多个驱动器输出的第一数据dq0至第八dq7的多个接收器rcv。另外，根据本发明构思的实施例，多个占空比调节器da可与多个接收器rcv对应布置。在存储器系统700的训练处理中，训练电路712可控制针对用于存储器操作的各种信号的训练操作。作为示例，训练电路712可控制用于确保多条数据(即，第一数据dq0至第八dq7)的vwm的训练操作。作为示例，根据示例实施例，训练操作可包括基于针对每条数据计算的最佳读参考电压的电平来设定用于校正每条数据的占空比的校正值的操作。根据示例实施例，在示例实施例中校正值可对应于占空比控制信号，或者校正值可以是用于生成占空比控制信号的信息。
[0096]
训练电路712可包括用于对多条数据(即，第一dq0至第八dq7)并行执行训练操作的训练逻辑，并且可基于训练结果来控制参考电压控制器713和占空比控制器714。参考电压控制器713可基于训练电路712的控制来调节由参考电压生成器715生成的读参考电压vref的电平。另外，占空比控制器714可基于训练电路712的控制来控制从接收器输出的数据的占空比(或摆率)。
[0097]
参照图12，根据本发明构思的实施例的占空比控制器714可通过调节数据的上升摆率和下降摆率来调节数据的占空比。例如，占空比调节器717可包括上升延迟控制电路717_1和下降延迟控制电路717_2，占空比调节器717连接到接收器716的输出端子。可由上升延迟控制电路717_1通过控制数据从逻辑低改变为逻辑高的延迟来调节上升摆率，并且可由下降延迟控制电路717_2通过控制数据从逻辑高改变为逻辑低的延迟来调节下降摆率。尽管图12中未示出，但上升延迟控制电路717_1可包括并联布置并连接到电源电压的多个开关(例如，pmos晶体管)，并且下降延迟控制电路717_2可包括并联布置并连接到地电压的多个开关(例如，nmos晶体管)。
[0098]
占空比控制器714可输出根据示例实施例的占空比控制信号，并且占空比控制信号可包括提供给上升延迟控制电路717_1的第一占空比控制信号ctrl_du和提供给下降延
迟控制电路717_2的第二占空比控制信号ctrl_dp，并且因此，可分开控制上升摆率和下降摆率。作为示例，可根据第一占空比控制信号ctrl_du的值来改变根据上升延迟控制电路717_1的开关的接通状态的电阻值，并且可相应地调节数据的上升摆率。类似地，可根据控制下降延迟控制电路717_2的开关的接通状态的第二占空比控制信号ctrl_dp的值来调节数据的下降摆率。
[0099]
图13和图14是示出根据本发明构思的示例实施例的在训练处理期间计算公共读参考电压的电平的示例的示图。
[0100]
参照图13，可通过上述训练处理针对每条数据计算最佳读参考电压，并且作为示例，可计算第一最佳读参考电压至第n最佳读参考电压(操作s41)。另外，基于第一最佳读参考电压至第n最佳读参考电压的计算结果，可计算第一最佳读参考电压至第n最佳读参考电压的粗略平均值(操作s42)，并且可以将所计算的平均值设定为多条数据的公共读参考电压(操作s43)。另外，可在训练处理期间基于第一最佳读参考电压至第n最佳读参考电压中的每一个与公共读参考电压之间的电平差来针对每条数据计算占空比校正值(操作s44)。
[0101]
参照图14，可通过上述训练处理来计算第一最佳读参考电压至第n最佳读参考电压(操作s51)。另外，可基于计算结果来检查第一最佳读参考电压至第n最佳读参考电压的电平(操作s52)，并且可选择第一最佳读参考电压至第n最佳读参考电压当中具有大致中间电平的最佳读参考电压作为数据的公共读参考电压(操作s53)。另外，在训练处理中，可基于第一最佳读参考电压至第n最佳读参考电压中的每一个与公共读参考电压之间的电平差来针对每条数据计算占空比校正值(操作s54)。
[0102]
图15是示出根据本发明构思的示例实施例的存储在训练处理中生成的信息的示例的框图。
[0103]
参照图15，存储器控制器800可包括训练电路810、参考电压控制器820、占空比控制器830和寄存器840，并且训练电路810可包括用于对多条数据执行训练的训练逻辑811以及用于存储与训练有关的各种信息的存储器812。在图15所示的实施例中，存储器812被示出为设置在训练电路810中，但存储器812可设置在训练电路810之外。
[0104]
根据示例实施例，训练电路810可在改变读参考电压的电平的同时执行训练，因此可在存储器812中存储与读参考电压的电平有关的第一信息info_vref以及与对应于第一信息info_vref搜索到的vwm有关的第二信息info_vwm。另外，训练电路810可基于所存储的第一信息info_vref和第二信息info_vwm来计算针对每条数据的最佳读参考电压，并且可将与最佳读参考电压有关的第三信息info_vref_dq存储在存储器812中。另外，训练电路810可计算多条数据的公共读参考电压，并且可将与公共读参考电压有关的第四信息info_vref_c存储在存储器812中。另外，训练电路810可生成与根据示例实施例针对每条数据计算的占空比校正值有关的第五信息info_dc并将所生成的第五信息info_dc存储在存储器812中。
[0105]
训练电路810可基于训练结果来提供用于设定存储器操作的各种类型的信息。例如，训练电路810可向参考电压控制器820提供第四信息info_vref_c，并且可向占空比控制器830提供第五信息info_dc。参考电压控制器820可基于第四信息info_vref_c来生成参考电压控制信号并将所生成的参考电压控制信号提供给生成读参考电压的参考电压生成器。另外，占空比控制器830可基于第五信息info_dc来针对每条数据生成占空比控制信号
ctrl_d，并且所生成的占空比控制信号ctrl_d可被存储在寄存器840中。另外，当存储器控制器800执行正常存储器操作时，存储在寄存器840中的占空比控制信号ctrl_d可被提供给针对每条数据线布置的占空比调节器。
[0106]
图16是根据本发明构思的示例实施例的调节写数据的占空比的存储器控制器900的框图。在以下实施例中，在写数据被存储在存储器装置中之后，写数据可被再次读取并提供给存储器控制器900，并且因此，在写数据的训练处理期间从存储器装置读取并提供的数据可被称为写数据。
[0107]
参照图16，存储器控制器900可包括输入/输出电路910、训练电路920和占空比控制器930。另外，输入/输出电路910可包括用于并行接收多条数据dq0至dq7的多个接收器，并且根据本发明构思的实施例，多个占空比调节器可与多个接收器对应布置。另外，输入/输出电路910可包括用于并行输出多条数据dq0至dq7的多个驱动器，并且根据本发明构思的实施例，多个占空比调节器可与多个驱动器(dav)对应布置。例如，关于第一dq线，输入/输出电路910可包括接收第一数据(即，数据dq0)的接收器911、连接到接收器911的输出的第一占空比调节器912、用于调节要写到存储器装置的第一数据(即，数据dq0)的占空比的第二占空比调节器914以及用于输出占空比经调节的数据的驱动器913。另外，在图16所示的实施例中，多条数据dq0至dq7可以是读数据或写数据。另外，第二占空比调节器914可接收与数字信号对应的数据并调节数据的占空比，并且驱动器913可根据数据的逻辑状态来输出具有电压电平的第一数据(即，数据dq0)。
[0108]
训练电路920可控制根据示例实施例的训练操作，并且作为示例可对多条读数据和多条写数据执行训练。作为示例，关于多条读数据的训练，可根据示例实施例计算多条读数据dq0至dq7中的每一条的最佳读参考电压电平的电平，可计算多条读数据dq0至dq7的公共读参考电压的电平，并且可计算共同提供给多个接收器的读参考电压vrefr。另外，基于对多条读数据dq0至dq7执行的训练的结果，占空比控制器930可生成用于调节多条读数据dq0至dq7中的每一条的占空比的占空比控制信号(例如，读占空比控制信号ctrl_dr)。
[0109]
另外，训练电路920可通过对多条写数据dq0至dq7的训练来计算要设定在存储器装置中的写参考电压(例如，图5的写参考电压vref_w)的电平，并且可向存储器装置提供用于设定写参考电压的电平的设置信息。
[0110]
根据本发明构思的示例实施例，训练操作可包括用于在数据写操作中校正写数据dq0至dq7的占空比的操作。例如，存储器控制器900可将多条写数据dq0至dq7存储在存储器装置中并且读取并接收所存储的多条写数据dq0至dq7，训练电路920可通过搜索所接收的多条写数据dq0至dq7的vwm来计算用于校正所接收的多条写数据dq0至dq7的占空比的校正值。
[0111]
作为示例，类似于上述数据训练处理，训练电路920可通过在改变存储器装置中使用的写参考电压的电平的同时搜索从存储器装置读取的多条写数据dq0至dq7的vwm来计算针对每条数据的最佳写参考电压。另外，可基于针对多条写数据dq0至dq7中的每一条计算的最佳写参考电压来计算多条写数据dq0至dq7的公共写参考电压的电平，并且可基于针对每条数据计算的最佳写参考电压与公共写参考电压之间的电平差来计算针对每条数据的校正值。
[0112]
占空比控制器930可基于对多条写数据dq0至dq7的训练的结果来生成用于调节多
条写数据dq0至dq7中的每一条的占空比的占空比控制信号(例如，写占空比控制信号ctrl_dw)。另外，所生成的写占空比控制信号ctrl_dw可被提供给输入/输出电路910的第二占空比调节器。另外，通过将占空比经控制的写数据dq0至dq7输出至存储器装置，从存储器装置读取并接收的写数据dq0至dq7的vwm可改进。
[0113]
根据示例实施例，附图中由方框表示的组件、元件、模块或单元(在本段中统称为“组件”)中的至少一个可被实现为执行上述相应功能的各种数量的硬件、软件和/或固件结构。根据示例实施例，这些组件中的至少一个可使用诸如存储器、处理器、逻辑电路、查找表等的直接电路结构，其可通过一个或多个微处理器或其它控制设备的控制来执行相应功能。另外，这些组件中的至少一个可具体地由模块、程序或部分代码具体实现，模块、程序或部分代码包含用于执行指定的逻辑功能的一个或多个可执行指令，并且由一个或更多个微处理器或其它控制设备执行。此外，这些组件中的至少一个可包括诸如执行相应功能的中央处理单元(cpu)、微处理器等的处理器或者可由诸如执行相应功能的中央处理单元(cpu)、微处理器等的处理器实现。这些组件中的两个或更多个可被组合成单个组件，其执行组合的两个或更多个组件的所有操作或功能。另外，这些组件中的至少一个的至少部分功能可由这些组件中的另一个执行。上述示例性实施例的功能方面可在一个或多个处理器上执行的算法中实现。此外，由方框或处理步骤表示的组件可采用用于电子配置、信号处理和/或控制、数据处理等的任何数量的相关技术。
[0114]
尽管参考本发明构思的示例实施例具体地示出和描述了本发明构思，但是将理解，在不脱离所附权利要求及其等同物的精神和范围的情况下，可对本发明构思进行各种形式和细节上的改变。