技术特征：
1.基于源隔离与极性加固技术的rhbd-12t抗辐照sram存储单元，其特征在于，其包括：pmos晶体管p1；pmos晶体管p2，p2的源极与p1的源极电连接；pmos晶体管p3，p3的源极与p1的漏极电连接；pmos晶体管p4，p4的源极与p2的漏极电连接，p4的漏极与p3的栅极电连接，p4的栅极与p3的漏极电连接；nmos晶体管n1，n1的漏极与p3的漏极、p4的栅极电连接，n1的栅极与p3的栅极、p4的漏极电连接；nmos晶体管n2，n2的源极与n1的源极电连接，n2的漏极与p4的漏极、p3的栅极、n1的栅极电连接，n2的栅极与p4的栅极、p3的漏极、n1的漏极电连接；nmos晶体管n3，n3的源极与p2的栅极电连接，n3的漏极与p1的漏极电连接，n3的栅极与p2的源极、p1的源极电连接；nmos晶体管n4，n4的源极与p1的栅极电连接，n4的漏极与p2的漏极电连接，n4的栅极与n3的栅极、p2的源极、p1的源极电连接；nmos晶体管n5，n5的源极与n2的源极、n1的源极电连接，n5的漏极与n3的源极、p2的栅极电连接，n5的栅极与p4的漏极、n2的漏极、p3的栅极、n1的栅极电连接；nmos晶体管n6，n6的源极与n5的源极、n2的源极、n1的源极电连接，n6的漏极与n4的源极、p1的栅极电连接，n6的栅极与p3的漏极、n2的栅极、p4的栅极、p3的漏极、n1的漏极电连接；nmos晶体管n7，n7的漏极与n1的漏极、p3的漏极电连接，n7的源极与位线bl电连接，n7的栅极与字线wl电连接；nmos晶体管n8，n8的漏极与n2的漏极、p4的漏极电连接，n8的源极与位线blb电连接，n8的栅极与字线wl电连接；晶体管p1、p2的源极共接vdd，晶体管n1、n2、n5、n6的源极共接地，晶体管p1～p4和n3、n4作为上拉管，晶体管n1、n2、n5、n6作为下拉管；晶体管n1和p3构成一个反相器，晶体管n2和p4构成另一个反相器，两个反相器交叉耦合；两个主存储节点q与qb通过n7与n8分别与位线bl和位线blb相连，晶体管n7、n8由字线wl控制。2.根据权利要求1所述的基于源隔离与极性加固技术的rhbd-12t抗辐照sram存储单元，其特征在于，所有晶体管的栅长均为65nm，其中，晶体管p1～p4的栅宽为80nm，晶体管n3、n4栅宽为80nm，晶体管n1、n2、n5、n6的栅宽为280nm，晶体管n7、n8的栅宽为140nm。3.根据权利要求1所述的基于源隔离与极性加固技术的rhbd-12t抗辐照sram存储单元，其特征在于，所述存储单元处于保持阶段时，位线bl和位线blb预充到高电平，字线wl为低电平，所述存储单元内部保持初始的状态且不工作。4.根据权利要求1所述的基于源隔离与极性加固技术的rhbd-12t抗辐照sram存储单元，其特征在于，所述存储单元处于读数据阶段时，位线bl和位线blb预充到高电平，字线wl为高电平，晶体管n7、n8打开。5.根据权利要求4所述的基于源隔离与极性加固技术的rhbd-12t抗辐照sram存储单元，其特征在于，若所述存储单元存储的数据为
‘0’
，则“q＝s0＝0、qb＝s1＝1”；位线bl通过晶体管n7、n1向地放电，令位线bl和位线blb产生电压差，通过灵敏放大器读出数据。
6.根据权利要求4所述的基于源隔离与极性加固技术的rhbd-12t抗辐照sram存储单元，其特征在于，若所述存储单元存储的数据为
‘1’
，则“q＝s0＝1、qb＝s1＝0”；位线blb通过晶体管n8、n2向地放电，令位线bl和位线blb产生电压差，通过灵敏放大器读出数据。7.根据权利要求1所述的基于源隔离与极性加固技术的rhbd-12t抗辐照sram存储单元，其特征在于，所述存储单元处于写入数据阶段，字线wl为高电平，若位线bl为高电平，位线blb为低电平，则通过晶体管n7向存储节点q与s0写
‘1’
。8.根据权利要求1所述的基于源隔离与极性加固技术的rhbd-12t抗辐照sram存储单元，其特征在于，所述存储单元处于写入数据阶段，字线wl为高电平，若位线bl为低电平，位线blb为高电平，则通过晶体管n8向存储节点qb与s1写
‘0’
。9.基于源隔离与极性加固技术的rhbd-12t抗辐照sram存储芯片，其特征在于，其采用如权利要求1-8中任意一项所述的基于源隔离与极性加固技术的rhbd-12t抗辐照sram存储单元的电路封装而成，所述存储芯片的引脚包括：第一引脚，其通过字线wl与晶体管n7、n8的栅极电连接；第二引脚，其通过位线bl与晶体管n7的源极电连接；第三引脚，其通过位线blb与晶体管n8的源极电连接。10.基于源隔离与极性加固技术的rhbd-12t抗辐照sram存储模块，其采用如权利要求1-8中任意一项所述的基于源隔离与极性加固技术的rhbd-12t抗辐照sram存储单元的电路，所述存储模块包括：晶体管n7、n8的栅极电连接字线wl，由此引出第一连接端；晶体管n7的源极电连接位线bl，由此引出第二连接端；晶体管n8的源极电连接位线blb，由此引出第三连接端。
技术总结
本发明涉及RHBD-12T抗辐照SRAM存储单元、芯片、模块。基于源隔离与极性加固技术的RHBD-12T抗辐照SRAM存储单元包括NMOS晶体管N1～N8和PMOS晶体管P1～P4，晶体管P1～P4和N3、N4作为上拉管，晶体管N1、N2、N5、N6作为下拉管，晶体管N1和P3构成一个反相器，晶体管N2和P4构成另一个反相器，两个反相器交叉耦合；两个主存储节点Q与QB通过N7与N8分别与位线BL和位线BLB相连，晶体管N7、N8由字线WL控制。本发明通过只设置两个敏感存储节点，大大减小了电路的敏感节点数量与敏感区域的面积，从而提高了电路的抗辐射性能。抗辐射性能。抗辐射性能。
技术研发人员：赵强 程伟 彭春雨 卢文娟 吴秀龙 蔺智挺 陈军宁
受保护的技术使用者：安徽大学
技术研发日：2022.07.12
技术公布日：2022/10/11