存储单元的故障检测方法及设备与流程

1.本公开实施例涉及半导体技术领域，尤其涉及一种存储单元的故障检测方法及设备。


背景技术：

2.dram(dynamic random access memory，动态随机存储器)是一种内部存储器，包括至少一个存储阵列，每个存储阵列包括m行n列存储单元，而每个存储单元可以存储一个比特的数据“1”或“0”，这样，一个存储阵列可以存储m
×
n个比特的数据。可以看出，dram的容量与存储单元的数量相关。存储单元存储对数据的存储就是通过存储电容对电荷的存储，电荷的数量与存储的数据相关。
3.然而，存储电容出现漏电会导致数据丢失，也就是说存储单元存在数据保留故障。如何检测存储单元的数据保留故障是亟待解决的技术问题。


技术实现要素：

4.本公开实施例提供一种存储单元的故障检测方法及设备，以检测存储单元的数据保留故障。
5.第一方面，本公开实施例提供一种存储单元的故障检测方法，所述方法包括：
6.按照存储阵列中各存储单元的地址顺序，逐个对所述存储阵列中的各存储单元写入第一数据；
7.将数据读写过程执行m次，所述数据读写过程包括：在等待预设时长之后，按照各所述存储单元的地址顺序，逐个对所述存储阵列中的每个存储单元进行读取以获取第二数据，并对所述存储单元反写第三数据，部分或全部所述数据读写过程的所述预设时长大于0，所述m为大于或等于2的整数；
8.根据所述第一数据、所述第二数据和所述第三数据，确定所述存储单元是否存在数据保留故障。
9.在一些实施方式中，不同所述存储单元对应的所述第一数据相同或不同，在一次所述数据读写过程中，不同所述存储单元对应的所述第三数据相同或不同。
10.在一些实施方式中，所述第一数据和第一次反写的所述第三数据不同，相邻两次反写的所述第三数据不同。
11.在一些实施方式中，每次所述数据读写过程包括：多次读取第二数据和/或多次反写第三数据。
12.在一些实施方式中，还包括：
13.在进行第一次所述数据读写过程之前，根据所述第一数据确定第一次所述数据读写过程的所述预设时长，不同的所述第一数据对应不同的所述预设时长；
14.在进行第n次所述数据读写过程之前，根据第n-1次所述数据读写过程的所述第三数据，确定第n次所述数据读写过程的所述预设时长，不同的所述第三数据对应不同的所述
预设时长，所述n大于或等于2且小于或等于所述m。
15.在一些实施方式中，所述预设时长大于0的数据读写过程包括：向所述存储单元写入数据“1”之后执行的第一数据读写过程，以及，向所述存储单元写入数据“0”之后执行的第二数据读写过程。
16.在一些实施方式中，在所述等待预设时长之前，所述方法还包括：
17.根据所述数据读写过程之前最后一次向所述存储单元写入的数据确定目标电压，当所述数据为“1”时，所述目标电压为低电平电压，当所述数据为“0”时，所述目标电压为高电平电压；
18.对所述存储单元的存储电容的目标极板施加所述目标电压，所述目标电压是所述数据保留故障的必要条件，所述目标极板是所述存储电容中与所述存储单元的晶体管未连接的极板。
19.在一些实施方式中，所述对所述存储单元反写第三数据，包括：
20.在所述反写的次数小于所述m次时，对所述存储单元反写第三数据。
21.在一些实施方式中，所述根据所述第一数据、所述第二数据和所述第三数据，确定所述存储单元是否存在数据保留故障，包括：
22.根据第一次读取的第二数据和所述第一数据，确定所述存储单元是否存在数据保留故障；和/或，
23.根据第n次读取的所述第二数据和第n-1次反写的第三数据，确定所述存储单元是否存在数据保留故障，n是大于或等于2且小于或等于所述m的整数。
24.在一些实施方式中，所述根据第一次读取的第二数据和所述第一数据，确定所述存储单元是否存在数据保留故障，包括：
25.若第一次读取的所述第二数据和所述第一数据不一致，则确定对应的所述存储单元存在数据保留故障；
26.若第一次读取的所述第二数据和所述第一数据一致，则确定对应的所述存储单元不存在数据保留故障。
27.在一些实施方式中，所述根据第n次读取的所述第二数据和第n-1次反写的第三数据，确定所述存储单元是否存在数据保留故障，包括：
28.若第n次读取的所述第二数据和所述第n-1次反写的第三数据不一致，则确定对应的所述存储单元存在数据保留故障；
29.若第n次读取的所述第二数据和所述第n-1次反写的第三数据一致，则确定对应的所述存储单元不存在数据保留故障。
30.第二方面，本公开实施例提供一种存储单元的故障检测装置，包括：
31.第一数据写入模块，用于按照存储阵列中各存储单元的地址顺序，逐个对所述存储阵列中的各存储单元写入第一数据；
32.读写执行模块，用于将数据读写过程执行m次，所述数据读写过程包括：在等待预设时长之后，按照各所述存储单元的地址顺序，逐个对所述存储阵列中的每个存储单元进行读取以获取第二数据，并对所述存储单元反写第三数据，部分或全部所述数据读写过程的所述预设时长大于0，所述m为大于或等于2的整数；
33.故障检测模块，用于根据所述第一数据、所述第二数据和所述第三数据，确定所述
存储单元是否存在数据保留故障。
34.在一些实施方式中，不同所述存储单元对应的所述第一数据相同或不同，在一次所述数据读写过程中，不同所述存储单元对应的所述第三数据相同或不同。
35.在一些实施方式中，所述第一数据和第一次反写的所述第三数据不同，相邻两次反写的所述第三数据不同。
36.在一些实施方式中，每次所述数据读写过程包括：多次读取第二数据和/或多次反写第三数据。
37.在一些实施方式中，还包括：
38.第一预设时长确定模块，用于在进行第一次所述数据读写过程之前，根据所述第一数据确定第一次所述数据读写过程的所述预设时长，不同的所述第一数据对应不同的所述预设时长；
39.第二预设时长确定模块，用于在进行第n次所述数据读写过程之前，根据第n-1次所述数据读写过程的所述第三数据，确定第n次所述数据读写过程的所述预设时长，不同的所述第三数据对应不同的所述预设时长，所述n大于或等于2且小于或等于所述m。
40.在一些实施方式中，所述预设时长大于0的数据读写过程包括：向所述存储单元写入数据“1”之后执行的第一数据读写过程，以及，向所述存储单元写入数据“0”之后执行的第二数据读写过程。
41.在一些实施方式中，所述装置还包括：
42.目标电压确定模块，用于根据所述数据读写过程之前最后一次向所述存储单元写入的数据确定目标电压，当所述数据为“1”时，所述目标电压为低电平电压，当所述数据为“0”时，所述目标电压为高电平电压；
43.目标电压施加模块，用于对所述存储单元的存储电容的目标极板施加所述目标电压，所述目标电压是所述数据保留故障的必要条件，所述目标极板是所述存储电容中与所述存储单元的晶体管未连接的极板。
44.在一些实施方式中，所述读写执行模块还用于：
45.在对所述存储单元反写第三数据的过程中，在所述反写的次数小于所述m次时，对所述存储单元反写第三数据。
46.在一些实施方式中，所述故障检测模块还用于：
47.根据第一次读取的第二数据和所述第一数据，确定所述存储单元是否存在数据保留故障；和/或，
48.根据第n次读取的所述第二数据和第n-1次反写的第三数据，确定所述存储单元是否存在数据保留故障，n是大于或等于2且小于或等于所述m的整数。
49.在一些实施方式中，所述故障检测模块还用于：
50.在根据第一次读取的第二数据和所述第一数据，确定所述存储单元是否存在数据保留故障的过程中，若第一次读取的所述第二数据和所述第一数据不一致，则确定对应的所述存储单元存在数据保留故障；
51.若第一次读取的所述第二数据和所述第一数据一致，则确定对应的所述存储单元不存在数据保留故障。
52.在一些实施方式中，所述故障检测模块还用于：
53.在根据第n次读取的所述第二数据和第n-1次反写的第三数据，确定所述存储单元是否存在数据保留故障的过程中，若第n次读取的所述第二数据和所述第n-1次反写的第三数据不一致，则确定对应的所述存储单元存在数据保留故障；
54.若第n次读取的所述第二数据和所述第n-1次反写的第三数据一致，则确定对应的所述存储单元不存在数据保留故障。
55.第三方面，本公开实施例还提供一种电子设备，包括：至少一个处理器和存储器；
56.所述存储器存储计算机执行指令；
57.所述至少一个处理器执行所述存储器存储的计算机执行指令，使得所述电子设备实现第一方面所述的方法。
58.第四方面，本公开实施例还提供一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机执行指令，当计算设备执行所述计算机执行指令时，使计算设备实现如第一方面所述的方法。
59.第五方面，本公开实施例还提供一种计算机程序产品，所述计算机程序产品用于执行第一方面所述的方法。
60.本公开实施例提供的存储单元的故障检测方法及设备，在march算法的至少一个数据写入过程之后，先等待预设时长再进行数据读取过程。该等待的预设时长是存储单元出现数据保留故障的必要条件，也就是说，在该等待的预设时长内，存储单元可能出现漏电，导致存储单元出现数据保留故障。如此，可以尽可能的检测出所有存储单元的数据保留故障，有助于提高对数据保留故障的测试覆盖率和准确度。
附图说明
61.此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开实施例的实施例，并与说明书一起用于解释本公开实施例的原理。
62.图1是本公开实施例提供的一个march过程的写入顺序示意图；
63.图2是本公开实施例提供的一种存储单元的故障检测方法的步骤流程图；
64.图3是本公开实施例提供的一种存储单元的故障检测示意图；
65.图4是本公开实施例提供的一种存储单元的故障检测装置的结构示意图；
66.图5是本公开实施例提供的一种电子设备的结构框图。
67.通过上述附图，已示出本公开实施例明确的实施例，后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本公开实施例构思的范围，而是通过参考特定实施例为本领域技术人员说明本公开实施例的概念。
具体实施方式
68.这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本公开实施例相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开实施例的一些方面相一致的装置和方法的例子。
69.在半导体技术领域中，可以通过写入和读取测试存储单元是否存在故障。对于同一个存储单元，如果写入该存储单元的数据和从该存储单元读取的数据一致，那么可以确
定该存储单元不存在故障。如果写入该存储单元的数据和从该存储单元读取的数据不一致，那么可以确定存储单元存在故障。
70.对于存在多个上述存储单元的一个存储阵列，本公开实施例可以通过march算法对存储阵列进行测试。march算法是通过多个march过程实现的，在每个march过程中，先向存储阵列的所有存储单元顺序写入数据，再从各存储单元顺序读取数据。
71.图1是本公开实施例提供的一个march过程的写入顺序示意图。参照图1所示，u1至u25是一个存储阵列中的25个存储单元，u1至u25的地址从低到高。从而，在一个march过程中，可以按照u1至u25的顺序向存储阵列的各存储单元u1至u25中写入数据，或，按照u1至u25的顺序从存储阵列的各存储单元u1至u25中读取数据。
72.可以理解的是，上述u1至u25的顺序是按照地址升序顺序。在一些实施方式中，还可以按照地址降序顺序向u25至u1中写入数据，或按照地址降序顺序从u25至u1读取数据。
73.从图1中可以看出，u1至u25的顺序每次都将一条位线上的所有存储单元写入或读取完，之后读取下一条位线上的存储单元。在一些实施方式中，还可以每次都将一条字线上的所有存储单元写入或读取完，之后读取下一条字线上的存储单元。
74.可以看出，对于同一个存储单元，上述多个march过程可以得到多对写入的数据和读取的数据，从而对于通过这多对写入的数据和读取的数据，可以确定该存储单元是否存在故障。如果至少一对写入的数据和读取的数据不一致，那么可以确定该存储单元存在故障。如果所有对写入的数据和读取的数据均一致，那么可以确定该存储单元不存在故障。
75.上述march算法不仅可以保证所有存储单元均被测试到，有助于提高测试覆盖率。并且多个march过程实现了对同一个存储单元的多次测试，有助于提高测试准确度。
76.为了测试数据保留故障，本公开实施例在上述march算法的至少一个数据写入过程之后，先等待预设时长再进行数据读取过程。该等待的预设时长是存储单元出现数据保留故障的必要条件，也就是说，在该等待的预设时长内，存储单元可能出现漏电，导致存储单元出现数据保留故障。如此，可以尽可能的检测出所有存储单元的数据保留故障，有助于提高对数据保留故障的测试覆盖率和准确度。
77.图2是本公开实施例提供的一种存储单元的故障检测方法的步骤流程图。本公开实施例的存储单元的故障检测方法被执行一次可以对一个存储阵列进行检测，如果需要对dram的多个存储阵列进行检测，那么需要对每个存储阵列均执行至少一次本公开实施例的存储单元的故障检测方法。请参照图2，上述存储单元的故障检测方法包括：
78.s101：按照存储阵列中各存储单元的地址顺序，逐个对存储阵列中的各存储单元写入第一数据。
79.其中，这里的地址顺序可以为地址递增的顺序或地址递减的顺序，本公开实施例对该顺序的具体设置不加以限制。在一些实施方式中，还可以按照地址递增的顺序执行至少一次存储单元的故障检测方式，再按照地址递减的顺序执行至少一次存储单元的故障检测方式，以更好的检测出来存储单元的故障。
80.在本公开实施例中，同一存储阵列的存储单元可以对应相同。当存储阵列的存储单元对应相同的第一数据时，不同存储单元的写入逻辑、读取逻辑和一致性判断逻辑均相同，有助于降低测试复杂度。
81.需要说明的是，在需要测试存储单元的耦合导致的数据保留故障时，相邻两个存
储单元可以写入不同的第一数据。而在测试与耦合性无关的数据保留故障时，所有存储单元可以写入相同的第一数据。对其中一个存储单元进行写入第一数据时，首先，打开该存储单元的字线(word line)，以通过字线接收激活信号，该激活信号用于导通存储单元的晶体管；然后，通过位线(bit line)接收第一数据的信号，以使感测放大电路将该存储单元的位线的电压进行拉高；最后，通过位线对存储单元的第一极板进行充电，以实现写入第一数据。写入位线之后，可以使控制存储单元的晶体管截止，以避免对存储单元的误写入或误读取。
82.s102：将数据读写过程执行m次，数据读写过程包括：在等待预设时长之后，按照各存储单元的地址顺序，逐个对存储阵列中的每个存储单元进行读取以获取第二数据，并对存储单元反写第三数据，部分或全部数据读写过程的预设时长大于0，m为大于或等于2的整数。
83.当m大于或等于2时，数据读写过程执行至少两次，也就是执行至少两次读取，以及至少两次反写。第一次读取的第二数据与s101的第一数据对应，也就是说可以根据该第二数据和对应的第一数据是否一致确定存储单元是否存在数据保留故障。第n次读取的数据与第n-1次数据读写过程中反写的第三数据对应，也就是说可以根据第二数据和对应的第三数据是否一致确定存储单元是否存在数据保留故障。最后一次反写的第三数据之后没有读取，从而最后一次反写的第三数据在判断是否存在数据故障时不使用。
84.在一些实施方式中，在一次数据读写过程中，不同存储单元对应的第三数据可以相同或不同。当不同存储单元对应的第三数据相同时，不同存储单元的反写逻辑、读取逻辑和一致性判断逻辑均相同，有助于降低测试复杂度。
85.在需要测试存储单元的耦合导致的数据保留故障时，相邻两个存储单元可以写入不同的第三数据。而在测试与耦合性无关的数据保留故障时，所有存储单元可以写入相同的第三数据。
86.在一些实施方式中，第一数据和第一次反写的第三数据不同，相邻两次反写的第三数据不同。也就是说，对于同一个存储单元，可以不断的切换写入数据以更好的测试存储单元对数据的存储性能。
87.在一些实施方式中，每次数据读写过程包括：多次读取第二数据和/或多次反写第三数据。多次读取的第二数据可以相同，多次反写的第三数据也可以相同，如此，可以测试同一个存储单元在多次反复读写同一个数据下的性能，有助于提高测试准确度。
88.在对上述每个存储单元写入第三数据的传统过程可以包括：先对该存储单元的位线和互补位线预充电，以使位线和互补位线的电压达到vcc/2，vcc是数据“1”的逻辑电压；然后，通过该存储单元的字线将该存储单元的晶体管导通，这样，与存储单元的晶体管分别连接的位线和存储电容之间形成通路，以使存储电容的电荷可以共享给位线，位线的电压发生变化，电压的变化量也就是位线和互补位线之间的电压差；最后，对位线和互补位线的电压差进行放大感测之后，可以从位线上的电压读取到存储电容的数据。
89.而本公开实施例在执行上述反写第三数据的过程中，由于读取第二数据时已经导通晶体管，从而反写第三数据时不需要再次导通晶体管，可以节约导通晶体管的时长，进而节约测试时间，提高测试效率。
90.在一些实施方式中，在每次执行上述数据读写过程中，均对存储单元反写第三数
据。在另一些实施方式中，在最后一次执行上述数据读写过程中，可以不对存储单元反写第三数据。由于最后一次的数据读写过程中反写的第三数据之后没有对应的读取过程，从而可以节约测试时间，提高测试效率。
91.具体地，在每次执行本公开实施例的存储单元的故障检测方法之前，先将反写的次数初始化为0，并且在每次反写一次就将反写的次数加1。当反写的次数小于m次时，确定数据读写过程不是最后一次，从而可以对存储单元反写第三数据，并继续进行下一次数据读写过程。当反写的次数大于或等于m次时，确定数据读写过程是最后一次，从而可以对存储单元不反写第三数据，并且不再执行下一次数据读写过程，数据读写过程的循环结束。
92.在一些实施方式中，写入不同数据之后可以对应不同的等待时长，相当于为不同的数据提供不同的漏电条件，有助于使漏电所需要的预设时长与数据在存储电容中的电荷匹配，可以在保证漏电的情况下，尽可能的选取较小的预设时长，有助于在保证测试准确度的情况下，尽可能的节约测试时间。
93.在写入第一数据之后，进行第一次数据读写过程之前，可以根据第一数据确定第一次数据读写过程的预设时长，不同的第一数据对应不同的预设时长。也就是说，写入的第一数据为“0”时第一次数据读写过程中等待的预设时长t1，与写入第一数据“1”时，第一次数据读写过程中等待的预设时长t2不同。
94.在第n-1次数据读写过程之后，且第n次数据读写过程之前，根据第n-1次数据读写过程的第三数据，确定第n次数据读写过程的预设时长，不同的第三数据对应不同的预设时长，n是大于或等于2且小于或等于m的整数。也就是说，第n-1次写入的第三数据为“0”时第n次数据读写过程中等待的预设时长t3，与第n-1次写入第三数据“1”时，第n次数据读写过程中等待的预设时长t4不同。
95.从s102中可以看出，本公开实施例的部分或全部数据读写过程的预设时长大于0。也就是说，在一些实施方式中，仅有部分数据读写过程是真实等待的。这样，不仅可以测试到存储单元是否存在数据保留故障，还可以尽可能的缩短测试时间，提高测试效率。
96.上述预设时长大于0的数据读写过程可以包括：向存储单元写入数据“1”之后执行的第一数据读写过程，以及，向存储单元写入数据“0”之后执行的第二数据读写过程。
97.例如，在写入的第一数据为“1”时，那么，执行第一次数据读写过程之前存储单元中的数据为“1”，从而可以将第一次数据读写过程确定为第一数据读写过程。并且，在第n-1次写入的第一数据为“0”时，那么，执行第n次数据读写过程时，存储单元中的数据为“0”，从而可以将第n次数据读写过程确定为第二数据读写过程。
98.又例如，在写入的第一数据为“0”时，那么，执行第一次数据读写过程之前存储单元中的数据为“0”，从而可以将第一次数据读写过程确定为第二数据读写过程。并且，在第n-1次写入的第一数据为“1”时，那么，执行第n次数据读写过程时，存储单元中的数据为“1”，从而可以将第n次数据读写过程确定为第一数据读写过程。
99.在一些实施方式中，为了尽可能的检测出来存储单元的数据保留故障，还可以为存储单元的存储电容提供电压上的漏电条件。例如，在每个数据读写过程中的等待预设时长之前，可以根据数据读写过程之前最后一次向存储单元写入的数据确定目标电压，当数据为“1”时，目标电压为低电平电压，当数据为“0”时，目标电压为高电平电压；对存储单元的存储电容的目标极板施加目标电压，目标电压是数据保留故障的必要条件，目标极板是
存储电容中与存储单元的晶体管未连接的极板。
100.可以理解的是，存储电容具有两个极板，其中一个极板p1通过晶体管与位线连接，用于存储数据，该极板p1的电压大小与存储的数据相关，另一个极板p2(也就是上面的目标极板)与晶体管未连接。
101.当存储单元中的数据为“1”时，p1上的电压为“1”的逻辑电压，也就是高电平电压。此时，对p2施加低电平电压，可以在p1和p2之间形成电压差。该电压差可能尽可能的使p1漏电，以使存储单元出现数据保留故障，可以尽可能的检测出来存储单元对数据“1”的数据保留故障。
102.当存储单元中的数据为“0”时，p1上的电压为“0”的逻辑电压，也就是低电平电压。此时，对p2施加低电平电压，可以在p2和p1之间形成电压差。该电压差可能尽可能的使p2漏电，以使存储单元出现数据保留故障，可以尽可能的检测出来对存储单元数据“0”的数据保留故障。
103.s103：根据第一数据、第二数据和第三数据，确定存储单元是否存在数据保留故障。
104.从s102中可以看出，当m大于或等于2时，本公开实施例进行了两次以上写入和至少两次读取。从而，对于任一次读取，确定一个存储单元是否存在数据保留故障时，需要将该读取的数据与该读取之前存储单元中的数据进行对比，也就是说与该读取之前的最后一次写入的数据进行对比。
105.对于第一次读取，确定根据第一次读取的第二数据和第一数据，确定存储单元是否存在数据保留故障；和/或，对于第二次及之后的读取，根据第n次读取的第二数据和第n-1次反写的第三数据，确定存储单元是否存在数据保留故障，n是大于或等于2且小于或等于m的整数。
106.可以理解的是，对于第一次读取，若第一次读取的第二数据和第一数据不一致，则确定对应的存储单元存在数据保留故障；若第一次读取的第二数据和第一数据一致，则确定对应的存储单元不存在数据保留故障。
107.相应地，对于第二次及之后的读取，若第n次读取的第二数据和第n-1次反写的第三数据不一致，则确定对应的存储单元存在数据保留故障；若第n次读取的第二数据和第n-1次反写的第三数据一致，则确定对应的存储单元不存在数据保留故障。
108.当然，对于一个存储单元，当至少一次读取之后确定存储单元存在数据保留故障，则可以确定该存储单元存在数据保留故障。当所有次读取之后均确定存储单元不存在数据保留故障，则可以确定该存储单元不存在数据保留故障。
109.在一些实施方式中，如果第n次读取之后确定一个存储单元存在数据保留故障，那么可以不再根据第n+1至m次读取确定该存储单元是否存在数据保留故障，如此，可以节约测试时长，提高测试效率。
110.需要说明的是，可以在每次读取之后，即可根据读取的数据和上次写入的数据确定存储单元是否存在数据保留故障，还可以在所有读取之后，根据所有读取的数据和对应上一次写入的数据，确定存储单元是否存在数据保留故障。
111.图3是本公开实施例提供的一种存储单元的故障检测示意图。参照图3所示，通过6次march过程对存储阵列的存储单元进行故障检测。
112.在第一个march过程中，向u1至u25均写入第一数据“0”。
113.在等待预设时长之后，执行第二个march过程。在第二个march过程中，从u1至u25读取第二数据，并反写第三数据“1”。
114.在等待预设时长之后，执行第三个march过程。在第三个march过程中，从u1至u25读取第二数据，并反写第三数据“0”。
115.在第四个march过程中，从u1至u25读取第二数据，并反写第三数据“1”。
116.在第五个march过程中，从u1至u25读取第二数据，并反写第三数据“0”。
117.在第五个march过程中，从u1至u25读取第四数据。
118.可以看出，图3的存储单元的故障检测过程仅在第一个march过程和第二个march过程之后等待预设时长，有助于尽可能的节约测试时间，提高测试效率。此外，由于第二个march过程读取时上一次写入的数据为“0”，从而第二个march过程的读取之后可以检测出来对存储单元对数据“0”的数据保留故障。由于第三个march过程读取时上一次写入的数据为“1”，从而第三个march过程的读取之后可以检测出来对存储单元对数据“1”的数据保留故障。如此，可以通过两个march过程检测出来存储单元对所有数据的数据保留故障。
119.图3所示的第一个march过程对应s101的步骤。第二个march过程以及之前的等待预设时长构成s102的第一次执行的数据读写过程，第三个march过程以及之前的等待预设时长构成s102的第二次执行的数据读写过程，这两个数据过程也就是s102中提到的预设时长大于0的数据读写过程。第四个march过程至第六个march过程构成s102的一个数据读写过程，这三个数据读写过程也就是预设时长为0的数据读写过程。
120.从图3中可以看出，图3中march算法使用的测试向量为march c-。当然，在实际应用中，还可以使用其余march测试向量，本公开实施例对其不加以限制。
121.可以理解的是，上述等待的次数越多，则测试的覆盖率越高，但测试时长越大。从而为了在覆盖率较高的场景下，尽可能的减小测试时长，本公开实施例通过上述图3所示的两次等待以保证覆盖率，并且相较于每次march都等待，测试时长较小。
122.综上所述，本公开实施例提供的存储单元的故障检测方法，虽然相较于并不能检测出来数据保留故障的传统march算法具有更长的测试时长，但相较于传统march算法和数据保留故障的专项测试流程的叠加，具有更小的测试时长。图3所示的故障检测过程比传统的marchc-算法的时长大预设时长的2倍。
123.对应于上述方法实施例，图4是本公开实施例提供的一种存储单元的故障检测装置的结构示意图。请参照图4，上述存储单元的故障检测装置200，包括：
124.第一数据写入模块201，用于按照存储阵列中各存储单元的地址顺序，逐个对存储阵列中的各存储单元写入第一数据。
125.读写执行模块202，用于将数据读写过程执行m次，数据读写过程包括：在等待预设时长之后，按照存储阵列中各存储单元的地址顺序，逐个对存储阵列中的每个存储单元进行读取以获取第二数据，并对存储单元反写第三数据，部分或全部数据读写过程的预设时长大于0，m为大于或等于2的整数。
126.故障检测模块203，用于根据第一数据、第二数据和第三数据，确定存储单元是否存在数据保留故障。
127.在一些实施方式中，不同存储单元对应的第一数据相同，在一次数据读写过程中，
不同存储单元对应的第三数据相同。
128.在一些实施方式中，第一数据和第一次反写的第三数据不同，相邻两次反写的第三数据不同。
129.在一些实施方式中，每次数据读写过程包括：多次读取第二数据和/或多次反写第三数据。
130.在一些实施方式中，还包括：
131.第一预设时长确定模块，用于在进行第一次数据读写过程之前，根据第一数据确定第一次数据读写过程的预设时长，不同的第一数据对应不同的预设时长。
132.第二预设时长确定模块，用于在进行第n次数据读写过程之前，根据第n-1次数据读写过程的第三数据，确定第n次数据读写过程的预设时长，不同的第三数据对应不同的预设时长，n是大于或等于2且小于或等于m的整数。
133.在一些实施方式中，所述预设时长大于0的数据读写过程包括：向所述存储单元写入数据“1”之后执行的第一数据读写过程，以及，向所述存储单元写入数据“0”之后执行的第二数据读写过程。
134.在一些实施方式中，装置还包括：
135.目标电压确定模块，用于在等待预设时长之前，根据所述数据读写过程之前最后一次向所述存储单元写入的数据确定目标电压，当所述数据为“1”时，所述目标电压为低电平电压，当所述数据为“0”时，所述目标电压为高电平电压。
136.目标电压施加模块，用于对所述存储单元的存储电容的目标极板施加所述目标电压，所述目标电压是所述数据保留故障的必要条件，所述目标极板是所述存储电容中与所述存储单元的晶体管未连接的极板。
137.在一些实施方式中，读写执行模块还用于：
138.在对存储单元反写第三数据的过程中，在反写的次数小于m次时，对存储单元反写第三数据。
139.在一些实施方式中，故障检测模块还用于：
140.根据第一次读取的第二数据和第一数据，确定存储单元是否存在数据保留故障；和/或，
141.根据第n次读取的第二数据和第n-1次反写的第三数据，确定存储单元是否存在数据保留故障，n是大于或等于2且小于或等于m的整数。
142.在一些实施方式中，故障检测模块还用于：
143.在根据第一次读取的第二数据和第一数据，确定存储单元是否存在数据保留故障的过程中，若第一次读取的第二数据和第一数据不一致，则确定对应的存储单元存在数据保留故障。
144.若第一次读取的第二数据和第一数据一致，则确定对应的存储单元不存在数据保留故障。
145.在一些实施方式中，故障检测模块还用于：
146.在根据第n次读取的第二数据和第n-1次反写的第三数据，确定存储单元是否存在数据保留故障的过程中，若第n次读取的第二数据和第n-1次反写的第三数据不一致，则确定对应的存储单元存在数据保留故障。
147.若第n次读取的第二数据和第n-1次反写的第三数据一致，则确定对应的存储单元不存在数据保留故障。
148.上述装置实施例是与前述方法实施例对应的实施例，具有与方法实施例相同的技术效果。该装置实施例的详细说明可以参照前述方法实施例的详细说明，在此不再赘述。
149.图5是本公开实施例提供的一种电子设备的结构框图。该电子设备600包括存储器602和至少一个处理器601。
150.其中，存储器602存储计算机执行指令。
151.至少一个处理器601执行存储器602存储的计算机执行指令，使得电子设备601实现前述存储单元的故障检测方法。
152.此外，该电子设备还可以包括接收器603和发送器604，接收器603用于接收从其余装置或设备的信息，并转发给处理器601，发送器604用于将信息发送到其余装置或设备。
153.本公开实施例还提供一种计算机可读存储介质，计算机可读存储介质中存储有计算机执行指令，当计算设备执行计算机执行指令时，使计算设备实现存储单元的故障检测方法。
154.本公开实施例还提供一种计算机程序产品，计算机程序产品用于执行上述存储单元的故障检测方法。
155.需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
156.上述本公开实施例序号仅仅为了描述，不代表实施例的优劣。
157.以上仅为本公开实施例的优选实施例，并非因此限制本公开实施例的专利范围，凡是利用本公开实施例说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本公开实施例的专利保护范围内。