应用于存储器的写调平电路、及其控制方法、控制装置与流程

本公开涉及存储器，尤其涉及一种应用于存储器的写调平电路、及其控制方法、控制装置。

背景技术：

1、目前，存储器在各类电子设备中具有非常重要的作用。在存储器中写入数据时，通常会基于数据选通信号(data strobe signal，简称dqs)，确定在时钟信号的哪一个周期进行数据的写入。当电子设备中的动态随机存取存储器(dynamic random memory，简称dram)与存储器的控制器之间的走线采用fly-by的拓扑结构时，电子设备中的每一dram所接收到的时钟信号与数据选通信号之间会存在偏差，因此，需要对存储器的接收到的数据选通信号进行调整，以便数据可以正确的写入存储器。

2、如何设计一种写调平(write leveling)电路，以便于通过控制该写调平电路来对存储器接收到的数据选通信号进行调整是一种急需解决的问题。

技术实现思路

1、本公开提供一种应用于存储器的写调平电路、及其控制方法、控制装置，用以解决如何对存储器的进行写调平调整的问题。

2、第一方面，本公开提供一种应用于存储器的写调平电路，包括：

3、写信号生成单元，用于根据接收到的第一时钟信号对第一写信号进行延迟处理，输出第二写信号；

4、延时单元，用于对接收到的第一数据选通信号进行延迟处理，输出第二数据选通信号；

5、采样单元，分别与所述延时单元、所述写信号生成单元连接，用于接收所述延时单元输出的所述第二数据选通信号和所述写信号生成单元输出的第二写信号，并根据所述第二数据选通信号和所述第二写信号，输出第一采样信号；所述采样单元还用于接收所述第一数据选通信号和所述写信号生成单元输出的第二写信号，并根据所述第一数据选通信号和所述第二写信号，输出第二采样信号。

6、在一些实施例中，所述写信号生成单元，包括：

7、译码器，用于对接收到的写指令进行解码处理，输出所述第一写信号；

8、第一延时模块，与所述译码器连接，用于基于接收到的所述第一时钟信号，对所述第一写信号进行延迟处理，输出所述第二写信号。

9、在一些实施例中，所述第一延时模块，具体用于：

10、基于接收到的所述第一时钟信号、所述存储器的列写潜伏期以及第一指示信号，对所述第一写信号进行延迟处理，输出所述第二写信号，其中，所述第一指示信号用于指示存储器的列写潜伏周期的缩短时间。

11、在一些实施例中，所述写信号生成单元，还包括：信号转换模块；所述译码器通过所述信号转换模块与所述第一延时模块连接；

12、所述信号转换模块，用于对所述译码器输出的第一写信号，进行脉冲展宽处理，输出展宽后的写信号至所述第一延时模块。

13、在一些实施例中，所述采样单元，包括：第一触发器、第二触发器、数据选择器；

14、所述第一触发器的数据端与所述写信号生成单元连接，用于接收所述写信号生成单元输出的第二写信号；所述第一触发器的时钟端与所述延时单元的输出端连接，用于接收所述延时单元输出的第二数据选通信号；所述第一触发器用于基于所述第二写信号与所述第二数据选通信号，输出第一采样信号；

15、所述第二触发器的数据端与所述写信号生成单元连接，用于接收所述写信号生成单元输出的第二写信号；所述第二触发器的时钟端用于接收所述第一数据选通信号，所述第二触发器用于基于所述第二写信号与所述第一数据选通信号，输出第二采样信号；

16、所述第一触发器的输出端与所述数据选择器的第一端连接，所述第二触发器的输出端与所述数据选择器的第二端连接。

17、在一些实施例中，所述写调平电路还包括：

18、第一转换器，分别与所述延时单元和所述采样单元连接，用于对接收到的第三数据选通信号进行逻辑电平转换处理，得到所述第一数据选通信号；其中，所述第三数据选通信号的电平为电流模式逻辑电平；所述第一数据选通信号的电平为cmos电平。

19、在一些实施例中，所述写调平电路还包括：

20、第二转换器，与所述写信号生成单元连接，用于对接收到的第二时钟信号进行逻辑电平转换处理，得到所述第一时钟信号；其中，所述第二时钟信号的电平为电流模式逻辑电平；所述第一时钟信号的电平为cmos电平。

21、在一些实施例中，所述第一采样信号表征所述第一时钟信号的有效沿与所述第一数据选通信号的有效沿是否对齐。

22、在一些实施例中，所述第一采样信号具体用于在所述第一采样信号表征所述第一时钟信号的有效沿与所述第一数据选通信号的有效沿未对齐时，指示调整所述第一数据选通信号的时延。

23、在一些实施例中，所述第二采样信号表征所述第一数据选通信号的有效沿与所述第二写信号的有效沿是否对齐。

24、第二方面，本公开提供一种应用于存储器的写调平电路的控制方法，所述方法应用于如权利要求1所述的电路，所述方法包括：

25、重复以下步骤，直至基于所述采样单元输出的第一采样信号确定第一数据选通信号的有效沿与第一时钟信号的有效沿对齐：若确定所述第一采样信号表征所述第一时钟信号的有效沿与所述第一数据选通信号的有效沿未对齐，则调整所述第一数据选通信号的时延；

26、若确定所述第一采样信号表征所述第一时钟信号的有效沿与所述第一数据选通信号的有效沿对齐，则控制所述第一数据选通信号的时延减少第一预设时段，将减少后的信号作为所述采样单元当前接收到的第一数据选通信号；

27、重复以下步骤，直至基于所述采样单元输出的第二采样信号确定第一数据选通信号的有效沿与第二写信号的有效沿对齐：若确定所述第二采样信号表征第一数据选通信号的有效沿与第二写信号的有效沿未对齐，则调整第一数据选通信号的时延或者所述第一写信号的时延。

28、在一些实施例中，所述方法还包括：

29、当第一数据选通信号的有效沿与第二写信号的有效沿对齐时，将所述第一数据选通信号的时延延长第二预设时段，并将延长后的信号确定为所述存储器进行写操作时所接收到的数据选通信号。

30、在一些实施例中，基于所述采样单元输出的第一采样信号确定第一数据选通信号的有效沿与第一时钟信号的有效沿对齐，包括：

31、若所述采样单元输出的第一采样信号的电平值从第一电平值变化至第二电平值，则确定第一数据选通信号的有效沿与第一时钟信号的有效沿对齐。

32、在一些实施例中，基于所述采样单元输出的第二采样信号确定第一数据选通信号的有效沿与第二写信号的有效沿对齐，包括：

33、若所述采样单元输出的第二采样信号的电平值从所述第二电平值变化至所述第一电平值，则确定第一数据选通信号的有效沿与第二写信号的有效沿对齐。

34、在一些实施例中，所述写信号生成单元，包括：译码器，用于对接收到的写指令进行解码处理，输出所述第一写信号；第一延时模块，与所述译码器连接，用于基于接收到的所述第一时钟信号，对所述第一写信号进行延迟处理，输出所述第二写信号；所述第一延时模块，具体用于，基于接收到的所述第一时钟信号、所述存储器的列写潜伏期、第一指示信号，对所述第一写信号进行延迟处理，输出所述第二写信号，其中，所述第一指示信号用于指示存储器的列写潜伏周期的缩短时间；

35、所述重复以下步骤，直至基于所述采样单元输出的第二采样信号确定第一数据选通信号的有效沿与第二写信号的有效沿对齐：若确定所述第二采样信号表征第一数据选通信号的有效沿与第二写信号的有效沿未对齐，则调整第一数据选通信号的时延或者所述第一写信号的时延，包括：

36、重复以下步骤，直至所述采样单元输出的第二采样信号的电平值从所述第一电平值切换至所述第二电平值：若确定所述采样单元输出的第二采样信号的电平值为所述第一电平值，则调整所述第一延时模块接收到的第一指示信号，以增大所述第一指示信号所指示的存储器的列写潜伏期的缩短时间；向所述译码器下发写指令以及向所述第一延时模块下发调整后的第一指示信号；

37、重复以下步骤，直至所述采样单元输出的第二采样信号的电平值从所述第二电平值切换至所述第一电平值：减小所述采样单元接收到的第一数据选通信号的时延，并向所述译码器下发写指令，向所述第一延时模块下发延时信号，其中，所述延时信号为所述采样单元输出的第二采样信号从第一电平值切换至第二电平值时，所述第一延时模块接收到的第一指示信号。

38、在一些实施例中，所述采样单元，包括：第一触发器、第二触发器、数据选择器；所述第一触发器的数据端与所述写信号生成单元连接，用于接收所述写信号生成单元输出的第二写信号；所述第一触发器的时钟端与所述延时单元的输出端连接，用于接收所述延时单元输出的第二数据选通信号；所述第一触发器用于基于所述第二写信号与所述第二数据选通信号，输出第一采样信号；所述第二触发器的数据端与所述写信号生成单元连接，用于接收所述写信号生成单元输出的第二写信号；所述第二触发器的时钟端用于接收所述第一数据选通信号，所述第二触发器用于基于所述第二写信号与所述第一数据选通信号，输出第二采样信号；所述第一触发器的输出端与所述数据选择器的第一端连接，所述第二触发器的输出端与所述数据选择器的第二端连接；

39、若确定所述第一采样信号表征所述第一时钟信号的有效沿与所述第一数据选通信号的有效沿未对齐，则调整所述第一数据选通信号的时延之前，所述方法还包括：

40、向所述数据选择器发送第一控制信号，所述第一控制信号用于指示所述数据选择器输出第一采样信号；

41、基于所述采样单元输出的第一采样信号确定第一数据选通信号的有效沿与第一时钟信号的有效沿对齐之后，所述方法还包括：

42、向所述数据选择器发送第二控制信号，所述第二控制信号用于指示所述数据选择器输出第二采样信号。

43、第三方面，本公开提供一种应用于存储器的写调平电路的控制装置，所述装置应用于如第一方面所述的电路，所述装置包括：

44、第一调整单元，用于若确定所述第一采样信号表征所述第一时钟信号的有效沿与所述第一数据选通信号的有效沿未对齐，则调整所述第一数据选通信号的时延；重复执行所述第一调整单元，直至所述第一调整单元基于所述采样单元输出的第一采样信号确定第一数据选通信号的有效沿与第一时钟信号的有效沿对齐。

45、第一控制单元，用于若确定所述第一采样信号表征所述第一时钟信号与所述第一数据选通信号对齐，则控制所述第一数据选通信号的时延减少第一预设时段，将减少后的信号作为所述采样单元当前接收到的第一数据选通信号；

46、第二调整单元，用于若确定所述第二采样信号表征第一数据选通信号的有效沿与第二写信号的有效沿未对齐，则调整第一数据选通信号的时延或者所述第一写信号的时延，重复执行所述第二调整单元，直至所述第二调整单元基于所述采样单元输出的第二采样信号确定第一数据选通信号的有效沿与第二写信号的有效沿对齐。

47、在一些实施例中，所述装置还包括：

48、延长单元，用于确定当第一数据选通信号的有效沿与第二写信号的有效沿对齐时，将所述第一数据选通信号的时延延长第二预设时段，并将延长后的信号确定为所述存储器进行写操作时所接收到的数据选通信号。

49、在一些实施例中，所述第一调整单元基于所述采样单元输出的第一采样信号确定第一数据选通信号的有效沿与第一时钟信号的有效沿对齐时，具体用于若所述采样单元输出的第一采样信号的电平值从第一电平值变化至第二电平值，则确定第一数据选通信号的有效沿与第一时钟信号的有效沿对齐。

50、在一些实施例中，所述第二调整单元基于所述采样单元输出的第二采样信号确定第一数据选通信号的有效沿与第二写信号的有效沿对齐时，具体用于若所述采样单元输出的第二采样信号的电平值从所述第二电平值变化至所述第一电平值，则确定第一数据选通信号的有效沿与第二写信号的有效沿对齐。

51、在一些实施例中，所述写信号生成单元，包括：译码器，用于对接收到的写指令进行解码处理，输出所述第一写信号；第一延时模块，与所述译码器连接，用于基于接收到的所述第一时钟信号，对所述第一写信号进行延迟处理，输出所述第二写信号；所述第一延时模块，具体用于，基于接收到的所述第一时钟信号、所述存储器的列写潜伏期、第一指示信号，对所述第一写信号进行延迟处理，输出所述第二写信号，其中，所述第一指示信号用于指示存储器的列写潜伏周期的缩短时间；

52、所述第一调整单元包括：

53、第一调整模块，用于若确定所述采样单元输出的第二采样信号的电平值为所述第一电平值，则调整所述第一延时模块接收到的第一指示信号，以增大所述第一指示信号所指示的存储器的列写潜伏期的缩短时间；

54、第一发送模块，用于向所述译码器下发写指令以及向所述第一延时模块下发调整后的第一指示信号；

55、重复第一调整模块以及第一发送模块，直至所述采样单元输出的第二采样信号的电平值从所述第一电平值切换至所述第二电平值：

56、第二调整模块，用于减小所述采样单元接收到的第一数据选通信号的时延；

57、第二发送模块，用于向所述译码器下发写指令，以及向所述第一延时模块下发延时信号，其中，所述延时信号为所述采样单元输出的第二采样信号从第一电平值切换至第二电平值时，所述第一延时模块接收到的第一指示信号；

58、重复第二调整模块以及第二发送模块，直至所述采样单元输出的第二采样信号的电平值从所述第二电平值切换至所述第一电平值。

59、在一些实施例中，所述采样单元，包括：第一触发器、第二触发器、数据选择器；所述第一触发器的数据端与所述写信号生成单元连接，用于接收所述写信号生成单元输出的第二写信号；所述第一触发器的时钟端与所述延时单元的输出端连接，用于接收所述延时单元输出的第二数据选通信号；所述第一触发器用于基于所述第二写信号与所述第二数据选通信号，输出第一采样信号；所述第二触发器的数据端与所述写信号生成单元连接，用于接收所述写信号生成单元输出的第二写信号；所述第二触发器的时钟端用于接收所述第一数据选通信号，所述第二触发器用于基于所述第二写信号与所述第一数据选通信号，输出第二采样信号；所述第一触发器的输出端与所述数据选择器的第一端连接，所述第二触发器的输出端与所述数据选择器的第二端连接；

60、所述装置还包括：

61、第一发送单元，用于在所述第一调整单元确定所述第一采样信号表征所述第一时钟信号的有效沿与所述第一数据选通信号的有效沿未对齐，则调整所述第一数据选通信号的时延之前，向所述数据选择器发送第一控制信号，所述第一控制信号用于指示所述数据选择器输出第一采样信号；

62、第二发送单元，用于在所述第一调整单元基于所述采样单元输出的第一采样信号确定第一数据选通信号的有效沿与第一时钟信号的有效沿对齐之后，向所述数据选择器发送第二控制信号，所述第二控制信号用于指示所述数据选择器输出第二采样信号。

63、第四方面，本公开提供一种存储器，所述存储器包括第一方面中任一项所述的写调平电路。

64、第五方面，本公开提供一种电子设备，包括：处理器，以及与所述处理器通信连接的存储器；

65、所述存储器存储计算机执行指令；

66、所述处理器执行所述存储器存储的计算机执行指令，以实现如第二方面中任一项所述的方法。

67、第六方面，本公开提供一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机执行指令，所述计算机执行指令被处理器执行时用于实现如第二方面中任一项所述的方法。

68、第七方面，本公开提供一种计算机程序产品，包括计算机程序，该计算机程序被处理器执行时实现第二方面中任一项所述的方法。

69、本公开提供的应用于存储器的写调平电路、及其控制方法、控制装置，该写调平电路中包括：写信号生成单元，用于根据接收到的第一时钟信号对第一写信号进行延迟处理，输出第二写信号；延时单元，用于对接收到的第一数据选通信号进行延迟处理，输出第二数据选通信号；采样单元，分别与所述延时单元、所述写信号生成单元连接，用于接收所述延时单元输出的所述第二数据选通信号和所述写信号生成单元输出的第二写信号，并根据所述第二数据选通信号和所述第二写信号，输出第一采样信号；所述采样单元还用于接收所述第一数据选通信号和所述写信号生成单元输出的第二写信号，并根据所述第一数据选通信号和所述第二写信号，输出第二采样信号。进而，存储器外部所对应的控制器可以基于写调平电路中的采样单元输出的第一采样信号以及第二采样信号，对控制器发送至该存储器的信号进行调整，使得存储器所接收到的数据选通信号的有效沿以及时钟信号的有效沿之间的时间差值符合存储器的规格要求，进而使得存储器可以正确写入数据。