校准读取电压电平的集成命令的制作方法

1.本公开的实施例大体上涉及存储器子系统，且更确切地说涉及用以校准存储器子系统中的读取电压电平的集成命令的执行。


背景技术：

2.存储器子系统可包含存储数据的一或多个存储器装置。存储器装置可例如为非易失性存储器装置和易失性存储器装置。一般来说，主机系统可利用存储器子系统以在存储器装置处存储数据且从存储器装置检索数据。


技术实现要素：

3.本公开的一方面提供一种存储器装置，其包括：存储器阵列，其包括存储器胞元集合；和处理逻辑，其操作性地与存储器阵列耦合，以执行包括以下的操作：从存储器子系统控制器接收在对应于与存储器装置相关联的编程分布的多个读取电压电平下执行读取操作集合的命令；响应于命令而确定存储器位计数集合，其中每一存储器位计数对应于与读取操作集合的多个读取电压电平相关联的仓集合中的相应仓；响应于命令而识别具有存储器位计数集合中的最小存储器位计数的谷值中心仓；响应于命令而确定谷值中心仓的最小存储器位计数满足条件；及响应于命令，响应于满足条件而识别与谷值中心仓相关联的经调整读取电压电平。
4.本公开的另一方面提供一种存储器装置，其包括：存储器阵列，其包括存储器胞元集合；和处理逻辑，操作性地与存储器阵列耦合，以执行包括以下的操作：接收校准扫描命令；响应于校准扫描命令而致使在多个读取电压电平下对存储器装置执行读取操作集合；响应于校准扫描命令而识别位计数集合，其中位计数集合中的每一位计数对应于与多个读取电压电平相关联的仓集合中的相应仓；及基于对应于仓集合中的每一仓的位计数而识别具有最低位计数的仓。
5.本公开的另一方面提供一种方法，其包括：从存储器子系统控制器接收在对应于与存储器装置相关联的编程分布的多个读取电压电平下执行读取操作集合的命令；确定存储器位计数集合，其中每一存储器位计数对应于与读取操作集合的多个读取电压电平相关联的仓集合中的相应仓；识别具有存储器位计数集合中的最小存储器位计数的谷值中心仓；确定谷值中心仓的最小存储器位计数满足条件；及响应于满足条件而识别与谷值中心仓相关联的经调整读取电压电平。
附图说明
6.将从下文给出的实施方式和从本公开的各种实施例的附图更充分地理解本公开。
7.图1a说明根据本公开的一或多个实施例的包含存储器子系统的实例计算系统。
8.图1b为根据本公开的一或多个实施例的与存储器子系统的存储器子系统控制器通信的存储器装置的框图。
9.图2a到2c为根据本公开的一或多个实施例的如可用于参考图1b所描述的类型的存储器中的存储器胞元阵列的部分的示意图。
10.图3为根据本公开的一或多个实施例的如可用于参考图1b所描述的类型的存储器中的存储器胞元阵列的部分的示意框图。
11.图4说明根据本公开的实施例的待根据集成校准命令校准的实例编程分布。
12.图5说明根据本公开的实施例的待根据集成校准命令校准的实例编程分布。
13.图6为根据本公开的一或多个实施例的执行集成校准命令以确定对应于相对于默认读取电压电平的谷值部分的经调整读取电压电平的实例方法的流程图。
14.图7为其中可操作本公开的实施例的实例计算机系统的框图。
具体实施方式
15.本公开的各方面涉及用以校准存储器子系统中的读取电压电平的集成命令的执行。存储器子系统可为存储装置、存储器模块或存储装置与存储器模块的混合。下文结合图1描述存储装置和存储器模块的实例。一般来说，主机系统可利用包含例如存储数据的存储器装置的一或多个组件的存储器子系统。主机系统可提供待存储在存储器子系统处的数据，且可请求待从存储器子系统检索的数据。
16.存储器子系统可包含其中当没有电力供应到存储器装置时需要保持数据的高密度非易失性存储器装置。非易失性存储器装置的一个实例是与非(nand)存储器装置。下文结合图1描述非易失性存储器装置的其它实例。非易失性存储器装置为一或多个裸片的封装。每一裸片可由一或多个平面构成。对于一些类型的非易失性存储器装置(例如，nand装置)，每一平面由物理块集合组成。每一块由页集合组成。每一页由存储器胞元集合(“胞元”)组成。胞元为存储信息的电子电路。取决于胞元类型，胞元可存储二进制信息的一或多个位，且具有与正存储的位数相关的各种逻辑状态。逻辑状态可由例如“0”和“1”或这类值的组合的二进制值表示。
17.存储器装置可由按二维或三维网格布置的位组成。存储器胞元以列(下文也称为位线)和行(下文也称为字线)阵列的形式蚀刻到硅晶片上。字线可指存储器装置的存储器胞元的与一或多个位线一起使用以产生存储器胞元中的每一者的地址的一或多个行。位线与字线的相交点构成存储器胞元的地址。下文中，块是指存储器装置的用以存储数据的单元，且可包含存储器胞元群组、字线群组、字线或个别存储器胞元。
18.存储器装置包含多个存储器胞元，其中的每一者可取决于存储器胞元类型存储一或多个信息位。可通过将某一电压施加到存储器胞元来编程(写入到)存储器胞元，这使得存储器胞元保持电荷，因此允许调制由存储器胞元产生的电压分布。此外，精确地控制存储器胞元所存储的电荷的量允许建立对应于不同逻辑电平的多个阈值电压电平，从而有效地允许单个存储器胞元存储多个信息位：以2n个不同阈值电压电平操作的存储器胞元能够存储n个信息位。“阈值电压”在本文中将指代定义对应于两个逻辑电平的两个相邻电压分布之间的边界的电压电平。因此，可通过将存储器胞元所展现的所测量电压与一或多个参考电压电平进行比较以便区分用于单电平胞元的两个逻辑电平以及用于多电平胞元的多个逻辑电平来执行读取操作。
19.存储器子系统可包含可根据多个编程分布而存储来自主机系统的数据的多个存
储器组件。为了建立和维持与相应编程电平相关联的所要编程分布，执行数据完整性扫描。
20.在各种系统中，执行校准以确定对应于存储在存储器胞元中的位的编程分布和完整性或健康中的每一者的最优或所要读取阈值电压，如由与编程分布相关联的读取窗口预算(rwb)谷值容限所表示。校准技术可对编程分布(也称为读取阈值谷值或谷值)之间的容限进行取样以确定是否维持邻近编程分布之间的所要谷值容限或相对宽度。谷值容限可与rwb相关，其中用于谷值的rwb可指两个邻近编程分布之间以伏(例如，毫伏(mv))为单位的绝对测量。
21.为了监测系统的完整性，存储器子系统可执行数据完整性检查(在本文中也称为“扫描”)以验证存储在数据块处的数据保持在足够可靠性水平。在数据完整性检查期间，调用读取和/或写入操作的集合且针对存储在数据块处的数据确定一或多个可靠性统计数据。可靠性统计数据的一个实例是原始误码率(rber)。rber可定义为错误位的数目与数据块中存储的所有数据位的数目的比率。
22.在一些系统中，执行数据完整性扫描以确定与编程分布相关联的一或多个可靠性统计数据。举例来说，可执行初始扫描以测量系统的rber。如果初始扫描返回高于可接受错误阈值电平的rber，那么控制器可执行一系列操作以校准读取阈值电压电平以建立所要编程分布。在一些系统中，当执行读取操作时，使用来自高频数据完整性扫描的测量数据执行自动读取校准(arc)算法以使读取阈值位置的谷值居中。举例来说，执行arc读取操作以识别最优或理想读取电平在与编程或电压电平分布相关联的谷值内的位置。在这点上，发布离散命令，且执行arc处理的对应操作以识别对应于谷值中心的读取电压电平。
23.另外，在识别谷值内的理想或最优读取电平后，进一步命令和操作在后续阶段中使用以基于所识别读取电平而扫描或检查可靠性统计数据。这些进一步操作可识别用于与可接受谷值容限阈值进行比较的谷值容限阈值的宽度。在典型校准处理的这一进一步阶段中，通过发布读取命令序列以确定对应rwb来测量每一谷值的大小或容限。如果这些操作导致确定读取容限不可接受(例如，数据不可靠)，那么刷新数据。
24.每一扫描涉及上文所识别的一系列命令和存储器装置自身上的多个操作的执行，这消耗存储器装置的带宽和在通信接口和总线(例如，onfi接口)上的数据传送。因此，典型校准过程包含多个阶段的执行，所述多个阶段包含多个离散命令的发布和在存储器装置上的多个对应操作的执行，这导致在通信接口和沟道上的大量数据传送和带宽消耗。
25.因此，上述方法不利地需要在arc和rwb测量的执行期间执行多个读取操作。此外，具有多个命令的多阶段处理导致在arc处理阶段和rwb测量阶段期间读取操作的复制。另外，多阶段校准处理包含发布多个离散命令，所述多个离散命令增加命令开销且导致多个操作(包含重复操作)的执行。这些多个命令和操作在存储器装置上产生大量数据传送和额外压力，这消耗通信接口上的带宽。
26.本公开的各方面通过包含启用和执行读取电平校准处理的单个集成命令的过程解决以上和其它缺陷。根据此方法，可实施单个命令(在本文中也称为“集成校准命令”)以产生能够识别与存储器装置的一或多个编程分布相关联的最优或经调整读取电压电平的校准指示或提示。在这点上，消除与arc处理阶段和rber测量阶段相关联的先前使用的独立命令。根据实施例，本公开的集成校准命令致使在相应读取电压电平下的多个读取操作的执行。读取操作集合的读取电压电平包含电压范围内的默认读取电压电平(vread0)、相对
于默认读取电压电平的较低偏移处的一或多个读取电压电平(例如，vread-1
、vread-2
等)(本文称为“较低偏移电平集合”)及相对于默认读取电压电平的较高偏移电平处的一或多个读取电压电平(例如，vread1、vread2等)(本文称为“较高偏移电平”)集合。
27.根据实施例，在每一相应读取电压电平对之间识别仓集合。每一仓对应于两个邻近读取电压选通之间的电压范围。举例来说，第一仓对应于vread-2
与vread-1
之间的第一电压范围，第二仓对应于vread-1
与vread0之间的第二电压范围等等。针对相应仓中之每一者确定存储器位计数。存储器位计数表示编程到范围内的电压的胞元的数目。执行对应于仓的存储器位计数的比较以识别具有最小位计数的仓。在实施例中，最小位计数对应于与所有其他仓相比较编程到范围内的电压的胞元数目最少的仓。在实施例中，具有最小位计数的仓识别为谷值中心仓(例如，对应于对应于编程分布的所估计谷值中心的区域或部分)。在实施例中，产生存储器位计数的表示。举例来说，表示可包含数据结构，所述数据结构包含对应于每一仓的存储器位计数或表示每一仓中的存储器位计数的直方图。
28.在实施例中，将所识别谷值中心仓的存储器位计数与谷值容限阈值相比较以确定是否满足条件(也称为“谷值检查”操作)。在实施例中，当所识别谷值中心仓的存储器位计数小于谷值容限阈值时满足条件。在实施例中，谷值检查操作的执行和条件的满足指示所识别谷值中心具有足够谷值容限。在实施例中，如果所识别谷值中心未能通过谷值检查操作，那么确定数据不可靠且可执行刷新操作。
29.在另一实施例中，确定对应于所识别谷值中心仓和一或多个邻近仓的聚合存储器位计数。举例来说，可将与所识别谷值中心仓(例如，仓2)相关联的第一存储器位计数与谷值中心仓左边的第一额外仓(例如，仓1)相关联的第二存储器位计数和与谷值中心仓右边的第二额外仓(例如，仓3)相关联的第三存储器位计数相加。在实施例中，将聚合存储器位为计数与谷值容限阈值相比较以确定是否满足条件。在这一实施例中，当聚合存储器位计数小于谷值容限阈值时满足条件，由此指示谷值中心仓具有足够谷值容限。
30.在实施例中，由本地媒体控制器将通过谷值检查操作的所识别谷值中心的指示提供到存储器子系统控制器。在实施例中，使用具有可接受谷值容限的所识别谷值中心，存储器子系统控制器识别与谷值中心相关联的最优或经调整读取电压电平。在实施例中，存储器子系统控制器将经调整读取电压电平设置为新的或经更新读取电压电平以用于后续校准扫描。在另一实施例中，本地媒体控制器可确定对应于所识别谷值中心的经调整读取电压电平，且将识别经调整读取电压电平的信息提供到存储器子系统控制器。
31.有利地，可发布集成命令以实现谷值中心的识别且进一步确定与谷值中心相关联的谷值容限是否足够。所识别谷值中心的具有足够谷值容限的指示或提示(例如，通过谷值检查操作的谷值中心)用于确定用于建立存储器装置的所要编程分布的经调整读取电压电平。
32.图1a说明根据本公开的一些实施例的包含存储器子系统110的实例计算系统100。存储器子系统110可包含媒体，例如一或多个易失性存储器装置(例如，存储器装置140)、一或多个非易失性存储器装置(例如，存储器装置130)或这些的组合。
33.存储器子系统110可为存储装置、存储器模块，或存储装置与存储器模块的混合。存储装置的实例包含固态驱动器(ssd)、快闪驱动器、通用串行总线(usb)快闪驱动器、嵌入式多媒体控制器(emmc)驱动器、通用快闪存储装置(ufs)驱动器、安全数字(sd)卡和硬盘驱
动器(hdd)。存储器模块的实例包含双列直插式存储器模块(dimm)、小型dimm(so-dimm)和各种类型的非易失性双列直插式存储器模块(nvdimm)。
34.计算系统100可为计算装置，例如台式计算机、膝上型计算机、网络服务器、移动装置、交通工具(例如，飞机、无人机、火车、汽车或其它运输工具)、具有物联网(iot)功能的装置、嵌入式计算机(例如，交通工具、工业设备或联网商业装置中包含的嵌入式计算机)，或包含存储器和处理装置的这类计算装置。
35.计算系统100可包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中，主机系统120耦合到不同类型的存储器子系统110。图1a说明耦合到一个存储器子系统110的主机系统120的一个实例。如本文中所使用，“耦合到”或“与
…
耦合”通常是指组件之间的连接，其可为间接通信连接或直接通信连接(例如，无需介入组件)，无论有线或无线，包含例如电连接、光学连接、磁性连接等连接。
36.主机系统120可包含处理器芯片组和由处理器芯片组执行的软件栈。处理器芯片组可包含一或多个核心、一个或多个高速缓冲存储器、存储器控制器(例如，nvdimm控制器)和存储协议控制器(例如，pcie控制器、sata控制器)。主机系统120使用存储器子系统110以例如将数据写入到存储器子系统110和从存储器子系统110读取数据。
37.主机系统120可以经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含但不限于串行高级技术附件(sata)接口、外围组件互连高速(pcie)接口、通用串行总线(usb)接口、光纤沟道、串行附接scsi(sas)、双数据速率(ddr)存储器总线、小型计算机系统接口(scsi)、双列直插式存储器模块(dimm)接口(例如，支持双数据速率(ddr)的dimm套接接口)等。物理主机接口可用于在主机系统120与存储器子系统110之间传输数据。当存储器子系统110通过物理主机接口(例如，pcie总线)与主机系统120耦合时，主机系统120可进一步利用nvm高速(nvme)接口来存取存取组件(例如，存储器装置130)。物理主机接口可提供用于在存储器子系统110与主机系统120之间传递控制、地址、数据及其它信号的接口。图1a说明存储器子系统110作为实例。一般来说，主机系统120可经由同一通信连接、多个单独通信连接和/或通信连接的组合存取多个存储器子系统。
38.存储器装置130、140可包含不同类型的非易失性存储器装置和/或易失性存储器装置的任何组合。易失性存储器装置(例如，存储器装置140)可为但不限于随机存取存储器(ram)，例如动态随机存取存储器(dram)和同步动态随机存取存储器(sdram)。
39.非易失性存储器装置(例如，存储器装置130)的一些实例包含与非(nand)型闪存存储器和就地写入存储器，例如三维交叉点(“3d交叉点”)存储器装置，其为非易失性存储器胞元的交叉点阵列。非易失性存储器的交叉点阵列可结合可堆叠交叉网格化数据存取阵列基于体电阻的改变执行位存储。另外，与许多基于闪存的存储器相比，交叉点非易失性存储器可执行就地写入操作，其中可在不预先擦除非易失性存储器胞元的情况下对非易失性存储器胞元进行编程。nand型闪存存储器包含例如二维nand(2d nand)和三维nand(3d nand)。
40.存储器装置130中的每一者可包含一或多个存储器胞元阵列。一种类型的存储器胞元，例如单电平胞元(slc)每胞元可存储一个位。其它类型的存储器胞元，例如多电平胞元(mlc)、三电平胞元(tlc)、四电平胞元(qlc)和五电平胞元(plc)每胞元可存储多个位。在一些实施例中，存储器装置130中的每一者可包含一或多个存储器胞元阵列，例如slc、mlc、
tlc、qlc或这些的任何组合。在一些实施例中，特定存储器装置可包含存储器胞元的slc部分和mlc部分、tlc部分、qlc部分或plc部分。存储器装置130的存储器胞元可分组为可指代用于存储数据的存储器装置的逻辑单元的页。在一些类型的存储器(例如，nand)的情况下，可将页分组以形成块。在一个实施例中，术语“mlc存储器”可用以表示每胞元存储多于一个位(例如，每胞元存储2位、3位、4位或5位)的任何类型的存储器胞元。
41.尽管描述了例如3d交叉点非易失性存储器胞元阵列和nand型闪存存储器(例如2d nand、3d nand)的非易失性存储器组件，但存储器装置130可基于任何其它类型的非易失性存储器，例如只读存储器(rom)、相变存储器(pcm)、自选存储器、其它基于硫族化物的存储器、铁电晶体管随机存取存储器(fetram)、铁电随机存取存储器(feram)、磁随机存取存储器(mram)、自旋转移力矩(stt)-mram、导电桥接ram(cbram)、电阻式随机存取存储器(rram)、基于氧化物的rram(oxram)、或非(nor)闪存存储器和电可擦除可编程只读存储器(eeprom)。
42.存储器子系统控制器115(也称为“控制器115”)可与存储器装置130通信以执行例如在存储器装置130处读取数据、写入数据或擦除数据的操作和其它这类操作。存储器子系统控制器115可包含硬件，例如一或多个集成电路和/或离散组件、缓冲存储器或其组合。硬件可包含具有专用(即，硬译码)逻辑的数字电路系统以执行本文中所描述的操作。存储器子系统控制器115可为微控制器、专用逻辑电路系统(例如，现场可编程门阵列(fpga)、专用集成电路(asic)等)或其它合适的处理器。
43.存储器子系统控制器115可为处理装置，其包含配置成执行存储在本地存储器119中的指令的一或多个处理器(例如，处理器117)。在所说明的实例中，存储器子系统控制器115的本地存储器119包含配置成存储指令的嵌入式存储器，所述指令用于执行控制存储器子系统110的操作(包含处置存储器子系统110与主机系统120之间的通信)的各种过程、操作、逻辑流程和例程。
44.在一些实施例中，本地存储器119可包含存储存储器指针、所提取数据等的存储器寄存器。本地存储器119还可包含用于存储微码的只读存储器(rom)。虽然图1a中的实例存储器子系统110已说明为包含存储器子系统控制器115，但在本公开的另一实施例中，存储器子系统110不包含存储器子系统控制器115，且可替代地依赖于外部控制(例如，由外部主机或由与存储器子系统分离的处理器或控制器提供)。
45.一般来说，存储器子系统控制器115可从主机系统120接收命令或操作，且可将命令或操作转换成指令或适当命令以实现对存储器装置130的所要存取。存储器子系统控制器115可负责其它操作，例如耗损均衡操作、垃圾收集操作、错误检测和错误校正码(ecc)操作、加密操作、高速缓冲操作和与存储器装置130相关联的逻辑地址(例如，逻辑块地址(lba)、名称空间)与物理地址(例如，物理块地址)之间的地址转译。存储器子系统控制器115可进一步包含主机接口电路系统以经由物理主机接口与主机系统120通信。主机接口电路系统可将从主机系统接收到的命令转换成命令指令以存取存储器装置130以及将与存储器装置130相关联的响应转换成用于主机系统120的信息。
46.存储器子系统110还可包含未说明的额外电路系统或组件。在一些实施例中，存储器子系统110可包含高速缓冲存储器或缓冲器(例如，dram)和地址电路系统(例如，行解码器和列解码器)，所述地址电路系统可从存储器子系统控制器115接收地址且解码所述地址
以存取存储器装置130。
47.在一些实施例中，存储器装置130包含本地媒体控制器135，其结合存储器子系统控制器115操作以对存储器装置130的一或多个存储器胞元执行操作。外部控制器(例如，存储器子系统控制器115)可在外部管理存储器装置130(例如，对存储器装置130执行媒体管理操作)。在一些实施例中，存储器子系统110为包含原始存储器装置130的受管理存储器装置，所述原始存储器装置130具有在裸片上的控制逻辑(例如，本地媒体控制器135)和用于同一存储器装置封装内的媒体管理的控制器(例如，存储器子系统控制器115)。受管理存储器装置的实例为受管理nand(mnand)装置。
48.在一个实施例中，存储器子系统110包含存储器接口组件113。存储器接口组件113负责处置存储器子系统控制器115与存储器子系统110的例如存储器装置130的存储器装置的交互。举例来说，存储器接口组件113可将对应于从主机系统120接收的请求的存储器存取命令发送到存储器装置130，所述存储器存取命令例如编程命令、读取命令或其它命令。另外，存储器接口组件113可从存储器装置130接收数据，例如响应于读取命令或成功执行编程命令的确认而检索的数据。举例来说，存储器子系统控制器115可包含处理器117(处理装置)，所述处理器经配置以执行存储在本地存储器119中的指令以用于执行本文所描述的操作。
49.在实施例中，存储器子系统110包含校准管理器134的至少部分，所述校准管理器可用于执行与集成校准命令相关的操作以识别谷值中心、评估所识别谷值中心的谷值容限，且确定对应于与存储器装置130相关联的编程分布的建立的最优或经调整读取电压电平。在一个实施例中，与校准管理器相关联的处理逻辑可包含在存储器子系统控制器115(即，校准管理器134)和存储器装置130的本地媒体控制器135(即，校准管理器136)两者中。在实施例中，校准管理器134配置成发布集成校准命令以致使在电压范围内的不同读取电压电平的集合处执行多个读取操作。在实施例中，读取操作的集合以电压范围内的固定电压偏移或间隔执行，所述电压范围包含默认或中心读取电压电平、一或多个较低偏移读取电压电平(例如，默认读取电压电平减去一或多个偏移量)和一或多个较高偏移读取电压电平(例如，默认读取电压电平加一或多个偏移量)，如图4和5中所展示的实例中更详细地说明。在每一相邻读取电压电平对之间的识别数个仓或桶(例如，其中每一仓对应于两个邻近读取电压电平之间的电压范围)。在实施例中，确定每一仓内的存储器位的计数。在实施例中，校准管理器136将具有最低相对数目个存储器位的仓识别为谷值中心仓。
50.在实施例中，校准管理器136执行与所识别谷值中心仓相关联的谷值容限检查。在实施例中，校准管理器136将所识别谷值中心仓的位数与表示定义具有足够容限的谷值的最小位数的谷值容限阈值进行比较以用于选择经调整读取电压以用于确认校准期间的数据的可靠性。在实施例中，谷值容限检查可基于所识别谷值中心仓的聚合存储器位计数与一或多个邻近仓的位计数的比较。如果谷值中心仓中的位数或仓的组合的聚合计数低于谷值容限阈值电平，那么谷值中心仓通过谷值检查其被识别为最优谷值中心。
51.在实施例中，校准管理器134、136可确定对应于所识别谷值中心仓的经调整读取电压电平。在实施例中，经调整读取电压电平可为界定仓的电压范围内的电压(例如，界定所识别谷值中心仓的两个读取电压选通之间的范围内的电压)。在实施例中，可通过计算与谷值中心仓相关联的两个读取电压电平的平均值来确定经调整读取电压电平。在实施例
中，经调整读取电平可用于后续校准扫描。
52.在一个实施例中，存储器子系统控制器130包含配置成实行与集成校准命令和相关处理相关联的操作和功能的校准管理器136的至少部分。在一些实施例中，本地媒体控制器135包含校准管理器136的至少部分且配置成执行本文中所描述的功能性的部分。在一些实施例中，使用固件、硬件组件或上述的组合在存储器子系统110和存储器装置130上实施校准管理器134、136。下文描述关于校准管理器134、136的操作的其它细节。
53.图1b为根据实施例的呈存储器装置130形式的第一设备与呈存储器子系统(例如，图1a的存储器子系统110)的存储器子系统控制器115形式的第二设备通信的简化框图。电子系统的一些实例包含个人计算机、个人数字助理(pda)、数字相机、数字媒体播放器、数字记录器、游戏、电气设备、交通工具、无线装置、移动电话等。存储器子系统控制器115(例如，存储器装置130外部的控制器)可为存储器控制器或其它外部主机装置。
54.存储器装置130包含逻辑上以行和列布置的存储器胞元阵列150。逻辑行中的存储器胞元通常连接到同一存取线(例如，字线)，而逻辑列中的存储器胞元通常选择性地连接到同一数据线(例如，位线)。单个存取线可与存储器胞元的多于一个逻辑行相关联，且单个数据线可与多于一个逻辑列相关联。存储器胞元阵列250的至少部分的存储器胞元(图1b中未展示)能够编程到至少两个目标数据状态中的一者。
55.提供行解码电路系统208和列解码电路系统210以解码地址信号。接收地址信号且对地址信号进行解码以存取存储器胞元阵列150。存储器装置130还包含输入/输出(i/o)控制电路系统212以管理命令、地址和数据到存储器装置130的输入以及数据和状态信息从存储器装置130的输出。地址寄存器214与i/o控制电路系统212和行解码电路系统208以及列解码电路系统210通信以在解码之前锁存地址信号。命令寄存器224与i/o控制电路系统212和本地媒体控制器135通信以锁存传入命令。
56.控制器(例如，在存储器装置130内部的本地媒体控制器135)响应于命令而控制对存储器胞元阵列150的存取且产生用于外部存储器子系统控制器115的状态信息，即，本地媒体控制器135配置成对存储器胞元阵列150执行存取操作(例如，读取操作、编程操作和/或擦除操作)。本地媒体控制器135与行解码电路系统208和列解码电路系统210通信以响应于地址而控制行解码电路系统208和列解码电路系统210。在一个实施例中，本地媒体控制器135包含校准管理器136的至少部分，所述校准管理器136可实施与由存储器子系统控制器115的校准管理器134的部分发布的集成校准命令相关联的操作，如本文所描述。
57.本地媒体控制器135还与高速缓冲寄存器218通信。高速缓冲寄存器218锁存如由本地媒体控制器135引导的传入或传出数据以暂时存储数据，而存储器胞元阵列150忙于分别写入或读取其它数据。在编程操作(例如，写入操作)期间，可将数据从高速缓冲寄存器218传递到数据寄存器220来传送到存储器胞元阵列150；接着可将新数据从i/o控制电路系统212锁存在高速缓冲寄存器218中。在读取操作期间，数据可从高速缓冲寄存器218传递到i/o控制电路系统212以用于输出到存储器子系统控制器115；接着可将新数据从数据寄存器220传递到高速缓冲寄存器218。高速缓冲寄存器218和/或数据寄存器220可形成存储器装置130的页缓冲器(例如，可形成其部分)。页缓冲器可进一步包含感测装置(在图1b中未展示)以例如通过感测连接到存储器胞元阵列150的存储器胞元的数据线的状态来感测所述存储器胞元的数据状态。状态寄存器222可与i/o控制电路系统212和本地存储器控制器
135通信以锁存状态信息以用于输出到存储器子系统控制器115。
58.存储器装置130经由控制链路232在存储器子系统控制器115处从本地媒体控制器135接收控制信号。举例来说，控制信号可包含芯片启用信号ce#、命令锁存启用信号cle、地址锁存启用信号ale、写入启用信号we#、读取启用信号re#和写入保护信号wp#。取决于存储器装置130的性质，可进一步经由控制链路232接收额外或替代性控制信号(未展示)。在一个实施例中，存储器装置130通过多路复用的输入/输出(i/o)总线234从存储器子系统控制器115接收命令信号(其表示命令)、地址信号(其表示地址)和数据信号(其表示数据)，且通过i/o总线234将数据输出到存储器子系统控制器115。
59.举例来说，可在i/o控制电路系统212处通过输入/输出(i/o)总线234的输入/输出(i/o)引脚[7:0]接收命令，且可接着将命令写入到命令寄存器224中。可在i/o控制电路系统212处通过输入/输出(i/o)总线234的输入/输出(i/o)引脚[7:0]接收地址且接着可将所述地址写入到地址寄存器214中。可在i/o控制电路系统212处通过用于8位装置的输入/输出(i/o)引脚[7:0]或用于16位装置的输入/输出(i/o)引脚[15:0]接收数据，且接着可将数据写入到高速缓冲寄存器218中。随后可将数据写入到数据寄存器220中以用于对存储器胞元阵列150进行编程。
[0060]
在实施例中，可省略高速缓冲寄存器218，且可将数据直接写入到数据寄存器220中。还可通过用于8位装置的输入/输出(i/o)引脚[7:0]或用于16位装置的输入/输出(i/o)引脚[15:0]输出数据。虽然可参考i/o引脚，但其可包含实现通过外部装置(例如，存储器子系统控制器115)电连接到存储器装置130的任何导电节点，例如常用的导电衬垫或导电凸块。
[0061]
本领域的技术人员应了解，可提供额外的电路系统和信号且已简化图1b的存储器装置130。应认识到，参考图1b描述的各种块组件的功能性可不必与集成电路装置的不同组件或组件部分分离。举例来说，集成电路装置的单个组件或组件部分可适于执行图1b的多于一个块组件的功能性。替代地，可组合集成电路装置的一或多个组件或组件部分以执行图1b的单个块组件的功能性。此外，虽然根据各种信号的接收和输出的流行惯例来描述特定i/o引脚，但应注意，可在各种实施例中使用其它i/o引脚(或其它i/o节点结构)的组合或其它数目个i/o引脚(或其它i/o节点结构)。
[0062]
图2a到2c为可例如作为存储器胞元阵列104的部分根据实施例在参考图1b描述的类型的存储器中使用的例如nand存储器阵列的存储器胞元阵列200a的部分的示意图。存储器阵列200a包含例如字线2020到202n的存取线和例如位线2040到204m的数据线。字线202可以多对一关系耦合到图2a中未展示的全局存取线(例如，全局字线)。对于一些实施例，存储器阵列200a可形成于半导体上方，例如，可导电地掺杂以具有导电性类型，例如，p型导电性，例如，以形成p阱，或n型导电性，例如，以形成n阱。
[0063]
存储器阵列200a可布置成行(每一行对应于字线202)和列(每一列对应于位线204)。每一列可包含串联连接的存储器胞元串(例如，非易失性存储器胞元)，例如nand串2060到206m中的一者。每一nand串206可连接(例如，选择性地连接)到共同源极(src)216且可包含存储器胞元2080到208n。存储器胞元208可表示用于存储数据的非易失性存储器胞元。每一nand串206的存储器胞元208可在选择栅极210(例如，场效晶体管)与选择栅极212(例如，场效晶体管)之间串联连接，所述选择栅极例如为选择栅极2100到210m中的一者(例
如，其可为源极选择晶体管，通常称为选择栅极源极)，且所述选择栅极例如为选择栅极2120到212m中的一者(例如，其可为漏极选择晶体管，通常称为选择栅极漏极)。选择栅极2100到210m可共同地连接到选择线214，例如源极选择线(sgs)，且选择栅极2120到212m可共同地连接到选择线215，例如漏极选择线(sgd)。尽管描绘为传统场效晶体管，但选择栅极210和212可利用类似于(例如，相同于)存储器胞元208的结构。选择栅极210和212可表示串联连接的数个选择栅极，每一选择栅极串联地配置成接收相同或独立控制信号。
[0064]
每一选择栅极210的源极可连接到共同源极216。每一选择栅极210的漏极可连接到对应nand串206中的存储器胞元2080。举例来说，选择栅极2100的漏极可连接到对应nand串2060的存储器胞元2080。因此，每一选择栅极210可配置成将对应nand串206选择性地连接到共同源极216。每一选择栅极210的控制栅极可连接到选择线214。
[0065]
每一选择栅极212的漏极可连接到用于对应nand串206的位线204。举例来说，选择栅极2120的漏极可连接到用于对应nand串2060的位线2040。每一选择栅极212的源极可连接到对应nand串206中的存储器胞元208n。举例来说，选择栅极2120的源极可连接到对应nand串2060的存储器胞元208n。因此，每一选择栅极212可配置成将对应nand串206选择性地连接到对应位线204。每个选择栅极212的控制栅极可连接到选择线215。
[0066]
图2a中的存储器阵列200a可为准二维存储器阵列且可具有大体上平面结构，例如其中共同源极216、nand串206和位线204在大体上平行平面上延伸。替代地，图2a中的存储器阵列200a可为三维存储器阵列，例如其中nand串206可大体上垂直于含有共同源极216的平面和可大体上平行于含有共同源极216的平面的含有位线204的平面延伸。
[0067]
存储器胞元208的典型构造包含可确定存储器胞元的数据状态(例如，通过阈值电压的改变)的数据存储结构234(例如，浮动栅极、电荷捕获等)及控制栅极236，如图2a中所展示。数据存储结构234可包含导电结构和介电结构两者，而控制栅极236通常由一或多种导电材料形成。在一些情况下，存储器胞元208可进一步具有经界定源极/漏极(例如，源极)230和经界定源极/漏极(例如，漏极)232。存储器胞元208具有连接到(且在一些情况下形成)字线202的其控制栅极236。
[0068]
一列存储器胞元208可为nand串206或选择性地连接到给定位线204的数个nand串206。一行存储器胞元208可为共同地连接到给定字线202的存储器胞元208。一行存储器胞元208可包含但无需包含共同地连接到给定字线202的所有存储器胞元208。存储器胞元208的行通常可划分成存储器胞元208的物理页的一或多个群组，且存储器胞元208的物理页通常包含共同地连接到给定字线202的每隔一个存储器胞元208。举例来说，共同地连接到字线202n且选择性地连接到偶数位线204(例如，位线2040、2042、2044等)的存储器胞元208可为存储器胞元208(例如，偶数存储器胞元)的一个物理页，而共同地连接到字线202n且选择性地连接到奇数位线204(例如，位线2041、2043、2045等)的存储器胞元208可为存储器胞元208(例如，奇数存储器胞元)的另一物理页。
[0069]
尽管在图2a中未明确描绘位线2043到2045，但从图式显而易见，存储器胞元阵列200a的位线204可从位线2040连续编号到位线204m。共同地连接到给定字线202的存储器胞元208的其它分组还可界定存储器胞元208的物理页。对于某些存储器装置，共同地连接到给定字线的所有存储器胞元可视为存储器胞元的物理页。存储器胞元的物理页(在一些实施例中，其可仍为整个行)中的在单个读取操作期间读取或在单个编程操作期间编程的部
到250
l
)。
[0075]
图4说明根据本公开的实施例的待根据集成校准命令校准的实例编程分布401、402(编程分布n和编程分布n+1)。在实施例中，通过存储器子系统的处理逻辑(例如，图1a和图1b的存储器子系统控制器115的校准管理器134)发布集成校准命令。在实施例中，通过本地媒体控制器(例如，图1a和图1b的本地媒体控制器135的校准管理器136)的处理逻辑接收集成校准命令，在所展示的实例中，集成校准命令致使执行多个读取操作或读取电压选通的集合以识别最优或经调整读取电压电平。在所展示的实例中，读取操作的集合包含默认读取电压(vread0)和在相对于默认读取电压的电压范围内的各种偏移或间隔处的额外读取操作集合。
[0076]
在实施例中，额外读取操作集合包含在相对于第一读取电压电平(vref0)的电压范围内，在低于第一读取电压电平(例如，vref-1
、vref-2
…
vref-n
；其中n为任何合适整数)的一或多个读取电压电平下的一或多个读取电压选通的第一集合和在高于第一读取电压电平(例如，vref1、vref2…
vrefm；其中m为任何合适的、整数)的一或多个读取电压电平下的一或多个读取电压选通的第二集合。在实施例中，n和m中的一或多者可具有1、2等值。
[0077]
在图4的实例中，读取操作集合包含一或多个较低偏移读取选通(例如，vread-2
、vread-1
)的第一集合和一或多个较高偏移读取选通(例如，vread1和vread2)的第二集合。举例来说，预定义间隔或偏移值(例如，0.3v、0.5v等)可经设置且用以界定vread-2
、vread-1
、vread1和vread2的读取电压电平，使得每一读取电压电平由预定义间隔或偏移值分离。在一实例中，在0.3v的偏移值下，vread0可为设置为1.5v，vread-1
可设置为1.2v，vread-2
可设置为0.9v，vread1可设置为1.8v，且vread2可设置为2.1v以建立0.9v到2.1v的读取电压范围。
[0078]
在实施例中，识别与读取电压选通的集合相关联的桶或仓集合410。在实施例中，每一仓由对应于两个邻近读取电压选通之间的电压范围的一或多个编程分布的部分界定。在图4中展示的实例中，第一仓(仓1)建立在vread-2
与vread-1
之间，第二仓(仓2)建立在vread-1
与vread0之间，第三仓(仓3)建立在vread0与vread1之间，且第四仓(仓4)建立在vread1与vread2之间。
[0079]
在实施例中，如图4中所说明，响应于由集成校准命令所致使的读取操作，针对所识别仓410中的每一者确定位计数。举例来说，如由图4的实例直方图说明，确定对应于每一仓的存储器位计数。如所展示，仓1具有第一位计数，仓2具有第二位计数，仓3具有第三位计数，且仓4具有第四位计数。在实施例中，与每一仓相关联的位计数信息可以任何合适格式或数据结构(例如，表格格式、直方图格式等)表示。在实施例中，可将用于每一仓的位计数报告(例如，以直方图格式)至存储器子系统控制器以用于进一步处理，如本文中所描述。
[0080]
在实施例中，处理逻辑(例如，图1a的本地媒体控制器135或存储器子系统控制器115的校准管理器134、136)确定哪一仓集合410具有最低或最小值位计数(即，仓集合410之中具有最少数目个编程胞元的仓或电压范围)。具有最低位计数的仓识别为指示相对于默认读取电压电平(vread0)的谷值部分的谷值中心仓。在图4中展示的实例中，仓2识别为谷值中心仓，由于其在仓集合410(例如，仓1、仓2、仓3和仓4)之中具有最低位数。在实施例中，所识别谷值中心仓指示用于校准目的的最优或经调整读取电压电平的定位或位置。在实施例中，在确定可靠性度量(例如，rber或rwb)之前执行多个读取操作、确定各种仓410的位计数和响应于集成校准命令识别谷值中心仓。
[0081]
在实施例中，检查所识别谷值中心仓(例如，图4中的仓2)以确定谷值中心仓是否对应于足够谷值容限。在实施例中，将谷值中心仓的位计数与谷值容限阈值相比较以确定是否满足条件420。在实施例中，如果谷值中心仓的存储器位计数小于谷值容限阈值，那么满足条件420(即，谷值检查通过)。在实施例中，谷值容限检查用于确定谷值中心仓是否表示待识别为用于识别经调整读取电压电平的最优谷值的可接受谷值容限。
[0082]
在实施例中，如果满足条件420且谷值中心仓的位计数低于谷值容限阈值，那么可识别与谷值中心仓相关联的经调整读取电压电平。在图4中展示的实例中，经调整读取电压电平可为与仓2相关联的电压，例如vread-1
与vread0的范围内的电压。在实施例中，经调整读取电压电平可为与vread-1
到vread0范围相关联的平均值或平均电压。在实施例中，经调整读取电压电平可为vread-1
到vread0范围内的中点或中心电压值。在实施例中，可通过本地媒体控制器的校准管理器的处理逻辑产生谷值容限检查的结果且将其提供到存储器子系统控制器以用于在谷值检查通过的情况下识别经调整读取电压电平。
[0083]
在实施例中，本地媒体控制器的校准管理器的处理逻辑可确定与所识别谷值中心仓相关联的经调整读取电压电平，所述所识别谷值中心仓通过谷值检查其将经调整读取电压电平的指示提供到存储器子系统控制器。在实施例中，如果谷值检查失败(即，所识别谷值中心仓的位计数大于或等于谷值容限阈值)，那么确定数据不可靠且将刷新数据。
[0084]
图5说明根据本公开的另一实施例的待根据集成校准命令校准的实例编程分布501、502(编程分布n和编程分布n+1)。类似于图4中所说明的处理，发布集成校准命令以致使使用电压范围内的读取电压电平505的集合产生多个读取操作。如所展示，读取操作的集合使用具有读取电压电平vread-2
、vread-1
、vread0、vread1和vread2的读取选通505。如上文所描述，识别对应于每一邻近读取电压电平对之间的一或多个编程分布的部分的仓集合510(仓1、仓2、仓3和仓4)。在图5中展示的实例中，第一仓(仓1)建立在vread-2
与vread-1
之间，第二仓(仓2)建立在vread-1
与vread0之间，第三仓(仓3)建立在vread0与vread1之间，且第四仓(仓4)建立在vread1与vread2之间。
[0085]
响应于集成校准命令，本地媒体控制器(例如，图1的校准管理器134)的处理逻辑确定仓集合510中的仓中的每一者的位计数。将对应于仓集合510的相应位计数彼此相比较以识别具有最低相对位数的仓，所述仓识别为谷值中心仓。
[0086]
已识别谷值中心仓(例如，图5中的仓2)，根据实施例，处理逻辑基于谷值中心仓和一或多个邻近仓的聚合位数执行谷值检查515。在这一实施例中，将一或多个额外仓的相应位计数与谷值中心仓的位计数相加以确定聚合位计数515。在实施例中，在520处使用聚合位计数执行谷值检查以确定是否检测到足够谷值容限。在实施例中，将聚合位计数(例如，仓1的位计数、仓2的位计数(谷值中心仓)、仓3的位计数的总和)与谷值容限阈值相比较以确定是否满足条件520。在实施例中，如果聚合位计数小于谷值容限阈值，那么满足条件520(即，谷值检查通过)。在这一实例中，选择对应于相对于谷值中心仓的较低电压范围的第一邻近仓和对应于相对于谷值中心仓的较高电压范围的第二邻近仓。应注意，可使用任何合适数目个邻近仓来确定聚合位计数。在实施例中，选择邻近仓的不对称集合(例如，其中距谷值中心仓的左边的仓的数目不等于距谷值中心仓的右边的仓的数目)以用于确定聚合位计数。
[0087]
在实施例中，如图5所展示，如果谷值检查通过(即，聚合存储器位计数小于谷值容
限阈值)，那么与谷值中心仓相关联的经调整读取电压电平经识别且用于进一步校准处理。如图5所展示，如果谷值中心仓未能通过谷值检查(即，聚合存储器位计数大于或等于谷值容限阈值)，那么认为数据不可靠其执行刷新操作。有利地，与所识别谷值中心仓相关联的谷值检查确定可用于将关于所估计谷值定位和相关联读取电压电平的指示或提示提供到存储器子系统控制器以用于校准过程，而不将大量业务放置在通信接口上(例如，onfi相关业务)。
[0088]
图6为根据本公开的一或多个实施例的执行集成校准命令以产生用于根据与存储器装置相关联的编程分布的校准识别经调整读取电压电平的谷值中心位置的指示的实例方法的流程图。方法600可由可包含硬件(例如，处理装置、电路系统、专用逻辑、可编程逻辑、微码、装置的硬件、集成电路等)、软件(例如，在处理装置上运行或执行的指令)或其组合的处理逻辑执行。在一些实施例中，方法600由图1a和1b的校准管理器134执行。尽管以特定序列或次序展示，但除非另外指定，否则可修改过程的次序。因此，所说明的实施例应仅作为实例理解，且所说明的过程可以不同次序执行，且一些过程可并行执行。另外，可在各种实施例中省略一个或多个过程。因此，并非每一实施例中都需要全部过程。其它过程流程是可能的。
[0089]
在操作610处，发布命令。举例来说，处理逻辑(例如，校准管理器134)可发布集成校准命令以致使在对应于与存储器装置相关联的编程分布的多个读取电压电平下执行读取操作集合。在实施例中，读取操作集合包含在读取电压电平集合下应用多个读取电压选通。在实施例中，读取电压电平集合包含默认或初始读取电压电平(vread0)、一或多个较低偏移读取电压电平(例如，vread-1
或vread-1
到vread-n
)的集合、和一或多个较高偏移读取电压电平(例如，vread1或vread1到vreadm)的集合。在实施例中，一或多个较低偏移读取电压电平的集合包含相对于默认读取电压电平(vread0)为较低电压的读取电平。举例来说，vread-1
可等于vread
0-v
offset
；vread-2
可等于vread
0-(2x v
offset
)等等，其中v
offset
为预定或预设偏移电压值(例如，0.1v、0.2v、0.3v等)。在实施例中，一或多个较高偏移读取电压电平的集合包含相对于默认读取电压电平(vread0)为较高电压的读取电平。举例来说，vread1可等于vread0+v
offset
；vread2可等于vread0+(2x v
offset
)等等。
[0090]
在操作620处，确定存储器位计数。举例来说，处理逻辑可确定存储器位计数集合，其中每一存储器位计数对应于多个读取电压电平中的相应读取电压电平对之间的仓集合中的相应仓。在实施例中，仓定义为读取操作的每一邻近读取电压电平对之间的一或多个编程分布的部分。举例来说，对于包含vread0、vread-1
、vread-2
、vread1和vread2的读取电平的读取操作集合，在vread-2
与vread-1
之间识别第一仓，在vread-1
与vread0之间识别第二仓，在vread0与vread1之间识别第三仓，且在vread1与vread2之间识别第四仓。在实施例中，确定每一相应仓内的存储器位的计数。
[0091]
在操作630处，得出谷值中心。举例来说，处理逻辑可识别具有存储器位计数集合中的最小存储器位计数的谷值中心仓。在实施例中，对存储器位计数集合进行比较以确定哪一仓具有最低相对位计数。具有最低位计数的仓识别为表示谷值部分相对于默认读取电压电平(vread0)的估计定位或位置的谷值中心仓。在实施例中，与仓集合相关联的位计数的表示(例如，直方图、表等)可产生且由本地媒体控制器将其提供到存储器子系统控制器以用于进一步处理。
[0092]
在操作640处，作出确定。举例来说，处理逻辑可执行谷值检查操作以确定谷值中心仓的最小存储器位计数是否满足条件。在实施例中，当谷值中心仓的最小存储器位计数小于谷值容限阈值时满足条件。在实施例中，谷值检查操作用于确定所识别谷值中心仓是否具有足够谷值容限的足够电平以提供可靠数据度量(例如，rwb或rber可靠性)。
[0093]
在另一实施例中，如图5中所展示，可使用与谷值中心仓和一或多个邻近仓相关联的聚合存储器位计数来执行谷值检查操作。举例来说，谷值中心仓(例如，图5中的仓2)的第一存储器位计数可与邻近较低偏移仓(例如，图5中的仓1)的第二存储器位计数和邻近较高偏移仓(例如，图5中的仓3)的第三存储器位计数相加以产生聚合存储器位计数。接着可将聚合存储器位计数与谷值容限阈值相比较以确定是否满足条件(例如，通过或未能通过谷值检查)。
[0094]
在操作650中，识别读取电压电平。举例来说，处理逻辑可响应于满足条件而识别与谷值中心仓相关联的经调整读取电压电平。在实施例中，经调整读取电压电平为与谷值中心仓相关联的电压范围内的电压。举例来说，如图4中所展示，经调整电压电平可为vread-1
和vread0范围内的电压。在实施例中，经调整电压电平可为与谷值中心仓相关联的范围内的电压的中点或平均值(例如，vread0与vread-1
之间的中点)。在实施例中，经调整读取电压电平可基于由本地媒体控制器提供的存储器计数和谷值检查信息由存储器子系统控制器的处理逻辑所识别。在实施例中，可通过本地媒体控制器的处理逻辑识别经调整读取电压电平，所述处理逻辑进而将识别经调整弧度(rad)电压电平的信息提供到存储器子系统控制器以在后续扫描操作中用作新的或经更新默认读取电压电平。
[0095]
有利地，过程600实现使用与典型校准过程相比较最小化数据完整性扫描命令的延迟的集成(单一)命令来设置用于存储器装置的校准的经调整读取电压电平。根据实施例，响应于集成校准命令而执行操作610、620、630、640和650。在这点上，为了更有效的校准处理，最小化发布到存储器装置的命令的数目。此外，减少的延迟可重用于扩展读取电压搜索窗，这可进一步减少校准扫描低效率。减少的延迟进一步允许经加速的校准扫描速率而不影响性能或服务质量度量。
[0096]
图7说明计算机系统700的实例机器，在所述计算机系统内可执行用于致使机器执行本文中所论述的方法中的任一或多种的指令集合。在一些实施例中，计算机系统700可对应于主机系统(例如，图1的主机系统120)，所述主机系统包含、耦合到或利用存储器子系统(例如，图1的存储器子系统110)或可用于执行控制器的操作(例如，执行操作系统以执行对应于图1的校准管理器134的操作)。在替代实施例中，机器可连接(例如，联网)到lan、内联网、外联网和/或因特网中的其它机器。机器可作为对等(或分布式)网络环境中的对等机器或作为云计算基础设施或环境中的服务器或客户端机器而以客户端-服务器网络环境中的服务器或客户端机器的能力进行操作。
[0097]
机器可为个人计算机(pc)、平板pc、机顶盒(stb)、个人数字助理(pda)、蜂窝电话、网络器具、服务器、网络路由器、交换机或桥接器，或能够(依序或以其它方式)执行指定将由所述机器采取的动作的指令集合的任何机器。另外，尽管说明单个机器，但还应认为术语“机器”包含机器的任何集合，所述集合单独地或共同地执行一个(或多个)指令集合以进行本文中所论述的方法中的任何一或多个。
[0098]
实例计算机系统700包含处理装置702、主存储器704(例如，只读存储器(rom)、闪
存存储器、动态随机存取存储器(dram)，例如同步dram(sdram)或rambus dram(rdram)等)、静态存储器706(例如，闪存存储器、静态随机存取存储器(sram)等)和数据存储系统718，其经由总线730彼此通信。
[0099]
处理装置702表示一或多个通用处理装置，例如微处理器、中央处理单元等。更具体地说，处理装置可为复杂指令集合计算(cisc)微处理器、精简指令集合计算(risc)微处理器、超长指令字(vliw)微处理器，或实施其它指令集合的处理器，或实施指令集合的组合的处理器。处理装置702也可为一或多个专用处理装置，例如专用集成电路(asic)、现场可编程门阵列(fpga)、数字信号处理器(dsp)、网络处理器等。处理装置702配置成执行指令726以用于执行本文中所论述的操作和步骤。计算机系统700可进一步包含网络接口装置708以经由网络720进行通信。
[0100]
数据存储系统718可包含机器可读存储媒体724(也称为计算机可读媒体，例如非暂时性计算机可读媒体)，其上存储有一或多个指令集合726或体现本文中所描述的方法或功能中的任一或多种的软件。指令726还可在其由计算机系统700执行期间完全或至少部分地驻留在主存储器704内和/或处理装置702内，主存储器704和处理装置702也构成机器可读存储媒体。机器可读存储媒体724、数据存储系统718和/或主存储器704可对应于图1的存储器子系统110。
[0101]
在一个实施例中，指令726包含用以实施对应于图1的校准管理器134的功能性的指令。尽管在实例实施例中机器可读存储媒体724展示为单个媒体，但应认为术语“机器可读存储媒体”包含存储一或多个指令集合的单个媒体或多个媒体。还应认为术语“机器可读存储媒体”包含能够存储或编码供机器执行的指令集合且使得机器执行本公开的方法中的任何一或多个的任何媒体。因此，应认为术语“机器可读存储媒体”包含但不限于固态存储器、光学媒体和磁性媒体。
[0102]
已依据计算机存储器内的数据位的操作的算法和符号表示呈现了前述详细描述的一些部分。这些算法描述和表示为数据处理领域的技术人员用以将其工作的主旨最有效地传达给本领域的其它技术人员的方式。算法在这里且通常被认为是引起所要结果的操作的自洽序列。操作为要求对物理量进行物理操控的操作。这些量通常但未必呈能够经存储、组合、比较和以其它方式操控的电或磁信号的形式。主要出于常见使用的原因，有时将这些信号称为位、值、元件、符号、字符、项、编号等已证实为方便的。
[0103]
然而，应牢记，所有这些和类似术语应与适当物理量相关联，且仅仅是应用于这些量的方便标记。本公开可指操控计算机系统的寄存器和存储器内的表示为物理(电子)量的数据且将所述数据变换成计算机系统存储器或寄存器或其它这类信息存储系统内的类似地表示为物理量的其它数据的计算机系统或类似电子计算装置的动作和过程。
[0104]
本公开还涉及用于执行本文中的操作的设备。此设备可出于所希望目的而专门构造，或其可包含通过存储在计算机中的计算机程序选择性地激活或重新配置的通用计算机。这种计算机程序可存储在计算机可读存储媒体中，例如但不限于任何类型的盘，包含软盘、光盘、cd-rom和磁性光盘、只读存储器(rom)、随机存取存储器(ram)、eprom、eeprom、磁卡或光卡，或适合于存储电子指令的任何类型的媒体，其各自耦合到计算机系统总线。
[0105]
本文中所呈现的算法和显示本质上并不与任何特定计算机或其它设备相关。各种通用系统可与根据本文中的教示的程序一起使用，或其可证明构造用以进行所述方法的更
专用设备是方便的。将如下文描述中所阐述的那样呈现各种这些系统的结构。另外，不参考任何特定编程语言来描述本公开。应了解，可使用各种编程语言来实施本文中所描述的本公开的教示。
[0106]
本公开可提供为计算机程序产品或软件，其可包含在其上存储有可用于编程计算机系统(或其它电子装置)以执行根据本公开的过程的指令的机器可读媒体。机器可读媒体包含用于以机器(例如，计算机)可读的形式存储信息的任何机构。在一些实施例中，机器可读(例如，计算机可读)媒体包含机器(例如，计算机)可读存储媒体，如只读存储器(“rom”)、随机存取存储器(“ram”)、磁盘存储媒体、光学存储媒体、快闪存储器组件等。
[0107]
在前述说明书中，已参考其特定实例实施例描述本公开的实施例。将显而易见的是，可在不脱离如所附权利要求书中阐述的本公开的实施例的更广泛精神和范围的情况下对本公开进行各种修改。因此，应以说明性意义而非限制性意义看待本说明书和图式。