一种写入电路、写入方法和存储器与流程

本公开涉及半导体，尤其涉及一种写入电路、写入方法和存储器。

背景技术：

1、随着半导体技术的不断发展，人们在制造和使用计算机等设备时，对数据的传输速度提出了越来越高的要求。以动态随机存取存储器(dynamic random access memory，dram)为例，为了保证其存储功能的正确性，需要对存储器进行测试，例如进行存储器内建自测试(memory build in self test，mbist)。

2、在相关技术中，对于mbist写入数据的产生过程，可以是通过在压缩写入(compress write)数据进行串并转换后，再插入特定的测试模式对相应数据位进行设置，以生成mbist需求的写入数据。但是这样会影响到压缩写入的时序，导致数据写入的时间推迟。

技术实现思路

1、本公开提供了一种写入电路、写入方法和存储器，可以节省芯片面积，并且可以改善mbist测试过程中写入数据的时序约束条件。

2、本公开的技术方案是这样实现的：

3、第一方面，本公开实施例提供了一种写入电路，该写入电路包括信号转换电路和数据产生电路，信号转换电路与数据产生电路连接，其中：

4、信号转换电路，用于接收使能信号、测试模式信号和初始复位信号，根据使能信号、初始复位信号和测试模式信号进行信号转换处理，得到第一置位信号和第一复位信号；

5、数据产生电路包括多个移位寄存器，多个移位寄存器用于接收第一置位信号和第一复位信号，根据多个移位寄存器对初始写数据进行串转并处理，生成目标写数据；

6、其中，初始写数据处于串行状态，目标写数据处于并行状态，且目标写数据为mbist需求的写入数据。

7、在一些实施例中，信号转换电路包括第一转换子电路和第二转换子电路，其中：

8、第一转换子电路，用于接收测试模式信号，对测试模式信号进行转换处理，得到第一置位信号；

9、第二转换子电路，用于接收使能信号、测试模式信号和初始复位信号，根据使能信号和初始复位信号对测试模式信号进行转换处理，得到第一复位信号。

10、在一些实施例中，测试模式信号包括第一测试模式信号和第二测试模式信号，其中：

11、第一转换子电路，用于对第一测试模式信号进行转换处理，得到偶数置位信号；以及对第二测试模式信号进行转换处理，得到奇数置位信号；

12、第二转换子电路，用于根据使能信号和初始复位信号对第一测试模式信号进行转换处理，得到奇数复位信号；以及根据使能信号和初始复位信号对第二测试模式信号进行转换处理，得到偶数复位信号。

13、在一些实施例中，第一转换子电路包括第一非门和第二非门，第二转换子电路包括第一与非门、第一或非门和第二或非门；其中：

14、第一非门的输入端用于接收第一测试模式信号，第一非门的输出端作为第一转换子电路的第一输出端用于输出偶数置位信号；第二非门的输入端用于接收第二测试模式信号，第二非门的输出端作为第一转换子电路的第二输出端用于输出奇数置位信号；

15、第一与非门的第一输入端用于接收使能信号，第一与非门的第二输入端用于接收初始复位信号；第一或非门的第一输入端用于接收第一测试模式信号，第一或非门的第二输入端与第一与非门的输出端连接，第一或非门的输出端作为第二转换子电路的第一输出端用于输出奇数复位信号；第二或非门的第一输入端与第一与非门的输出端连接，第二或非门的第二输入端用于接收第二测试模式信号，第二或非门的输出端作为第二转换子电路的第二输出端用于输出偶数复位信号。

16、在一些实施例中，第二转换子电路还包括第三非门；其中：

17、第三非门的输入端与第一与非门的输出端连接，第三非门的输出端作为第二转换子电路的第三输出端用于输出第二复位信号。

18、在一些实施例中，数据产生电路包括第一数据子电路和第二数据子电路，其中：

19、第一数据子电路，用于在接收奇数置位信号和奇数复位信号后，根据第一时钟信号和第二时钟信号对第一初始写数据进行串转并处理，生成第一目标写数据；

20、第二数据子电路，用于在接收偶数置位信号和偶数复位信号后，根据第一时钟信号和第二时钟信号对第二初始写数据进行串转并处理，生成第二目标写数据；

21、其中，第一时钟信号和第二时钟信号互为反相关系，且目标写数据是由第一目标写数据和第二目标写数据组成。

22、在一些实施例中，写入电路还包括移位延迟电路，其中：

23、移位延迟电路，用于接收第一初始写数据，对第一初始写数据进行采样以及延迟处理，得到第二初始写数据。

24、在一些实施例中，移位延迟电路包括采样子模块和延迟模块，其中：

25、采样子模块，用于接收第一初始写数据和第三时钟信号，根据第三时钟信号的上升沿对第一初始写数据进行采样锁存处理，得到采样写数据；

26、延迟模块，用于对采样写数据进行延迟处理，得到第二初始写数据。

27、在一些实施例中，采样子模块包括锁存器，且锁存器的复位端用于接收第二复位信号。

28、在一些实施例中，延迟模块是由偶数数量个非门串联组成。

29、在一些实施例中，当第一测试模式信号处于第一电平状态、第二测试模式信号处于第二电平状态时，第二目标写数据均处于第一电平状态；

30、当第一测试模式信号处于第二电平状态、第二测试模式信号处于第一电平状态时，第一目标写数据均处于第一电平状态。

31、在一些实施例中，第一数据子电路包括至少一个移位寄存器，第二数据子电路包括至少一个移位寄存器；其中：

32、在第一数据子电路中，至少一个移位寄存器的第一时钟端均用于接收第一时钟信号，至少一个移位寄存器的第二时钟端均用于接收第二时钟信号，至少一个移位寄存器的置位端均用于接收奇数置位信号，至少一个移位寄存器的复位端均用于接收奇数复位信号；第一个移位寄存器的输入端用于接收第一初始写数据，第i个移位寄存器的输入端与第i-1个移位寄存器的输出端连接，至少一个移位寄存器的输出端共同作为第一数据子电路的输出端用于输出第一目标写数据；其中，i为大于1的整数；

33、在第二数据子电路中，至少一个移位寄存器的第一时钟端均用于接收第一时钟信号，至少一个移位寄存器的第二时钟端均用于接收第二时钟信号，至少一个移位寄存器的置位端均用于接收偶数置位信号，至少一个移位寄存器的复位端均用于接收偶数复位信号；第一个移位寄存器的输入端用于接收第二初始写数据，第j个移位寄存器的输入端与第j-1个移位寄存器的输出端连接，至少一个移位寄存器的输出端共同作为第二数据子电路的输出端用于输出第二目标写数据；其中，j为大于1的整数。

34、在一些实施例中，第一目标写数据包括第一比特位数据、第三比特位数据、第五比特位数据和第七比特位数据；

35、第一数据子电路包括第一移位寄存器、第二移位寄存器、第三移位寄存器和第四移位寄存器；其中：

36、第一移位寄存器的输入端用于接收第一初始写数据，第一移位寄存器的输出端与第二移位寄存器的输入端连接，且第一移位寄存器的输出端用于输出第七比特位数据；

37、第二移位寄存器的输入端用于接收第七比特位数据，第二移位寄存器的输出端与第三移位寄存器的输入端连接，且第二移位寄存器的输出端用于输出第五比特位数据；

38、第三移位寄存器的输入端用于接收第五比特位数据，第三移位寄存器的输出端与第四移位寄存器的输入端连接，且第三移位寄存器的输出端用于输出第三比特位数据；

39、第四移位寄存器的输入端用于接收第三比特位数据，第四移位寄存器的输出端用于输出第一比特位数据。

40、在一些实施例中，第二目标写数据包括第零比特位数据、第二比特位数据、第四比特位数据和第六比特位数据；

41、第二数据子电路包括第五移位寄存器、第六移位寄存器、第七移位寄存器和第八移位寄存器；其中：

42、第五移位寄存器的输入端用于接收第二初始写数据，第五移位寄存器的输出端与第六移位寄存器的输入端连接，且第五移位寄存器的输出端用于输出第六比特位数据；

43、第六移位寄存器的输入端用于接收第六比特位数据，第六移位寄存器的输出端与第七移位寄存器的输入端连接，且第六移位寄存器的输出端用于输出第四比特位数据；

44、第七移位寄存器的输入端用于接收第四比特位数据，第七移位寄存器的输出端与第八移位寄存器的输入端连接，且第七移位寄存器的输出端用于输出第二比特位数据；

45、第八移位寄存器的输入端用于接收第二比特位数据，第八移位寄存器的输出端用于输出第零比特位数据。

46、第二方面，本公开实施例提供了一种写入方法，该写入方法包括：

47、通过信号转换电路接收使能信号、测试模式信号和初始复位信号，根据使能信号、初始复位信号和测试模式信号进行信号转换处理，得到第一置位信号和第一复位信号；

48、通过数据产生电路中的多个移位寄存器接收第一置位信号和第一复位信号，并根据多个移位寄存器对初始写数据进行串转并处理，生成目标写数据；

49、其中，初始写数据处于串行状态，目标写数据处于并行状态，且目标写数据为mbist需求的写入数据。

50、第三方面，本公开实施例提供了一种存储器，该存储器至少包括如第一方面中任一项所述的写入电路。

51、本公开实施例提供了一种写入电路、写入方法和存储器，该写入电路包括信号转换电路和数据产生电路，信号转换电路与数据产生电路连接。其中：信号转换电路用于接收使能信号、测试模式信号和初始复位信号，根据使能信号、初始复位信号和测试模式信号进行信号转换处理，得到第一置位信号和第一复位信号；数据产生电路包括多个移位寄存器，多个移位寄存器用于接收第一置位信号和第一复位信号，根据多个移位寄存器对初始写数据进行串转并处理，生成目标写数据；其中，初始写数据处于串行状态，目标写数据处于并行状态，且目标写数据为mbist需求的写入数据。这样，通过信号转换电路将测试模式信号转换为第一置位信号和第一复位信号，然后根据第一置位信号和第一复位信号，通过数据产生电路中的多个移位寄存器对初始写数据进行串转并处理，生成目标写数据；也就是说，将mbist需求的写入数据的产生过程置入到初始写数据的串转并过程中，从而使得该写入电路不仅节省了芯片面积，并且可以改善mbist测试过程中写入数据的时序约束条件，进而能够保证压缩写入的时序要求，最终提升了存储器性能。