一种低功耗低开销EFUSE电路

本发明涉及efuse电路，尤其是涉及一种低功耗低开销efuse电路。

背景技术：

1、电子可编程熔丝电路(efuse电路)是以efuse熔丝组成的存储单元为核心，外围电路为辅助的存储电路，由于其可用于存储芯片的id信息和作为芯片重置器使用，因此得到广泛关注。

2、boon博士在文献《nisi polysilicon fuse reliability in 65-nm logic cmostechnology》中提出的efuse电路，该efuse电路是基于efuse双端控制的存储单元搭建的efuse存储电路，是一种一次性存储电路，该efuse电路采用双端控制的efuse存储单元。由于采用双端控制的efuse存储单元比采用单端控制的efuse存储单元面积要大一倍，以致该efuse电路的面积过大，为90000um2；另外该efuse电路的漏电流功耗也较大，在4ua左右；yong qu在文献《2021年a12-w 96.1％-efficiency efuse-based ultrafast batterycharger supporting wireless and usb power inputs》中也提出一种efuse电路，该efuse电路没有对电源进行约束，在读操作时会有一部分模拟电源通过mos管衬底流到地，另外该efuse电路的译码模块采用高性能设计，这导致该efuse电路休眠漏电功耗为3.6ua左右，漏电功耗也较大。

3、由此，现有的efuse电路普遍存在面积大、漏电功耗大等问题，在集成到大规模集成电路上会占据较大的面积和功耗，对大规模集成电路的小型化和低功耗造成不良影响。

技术实现思路

1、本发明所要解决的技术问题是提供一种面积较小、漏电功耗较小的低功耗低开销efuse电路。

2、本发明解决上述技术问题所采用的技术方案为：一种低功耗低开销efuse电路，其特征在于包括存储模块、地址译码模块、数据译码模块、控制模块、电源管理模块、升压模块和输出模块，所述的电源管理模块具有用于接入电源选择信号的电源选择信号输入端、用于接入读写使能信号的读写信号使能输入端、用于接入片选信号的片选信号输入端、电压输出端、用于接入外部模拟电源的模拟电源输入端、用于接入外部数字电源的数字电源输入端和用于接入外部地的接地端，所述的电源管理模块用于在其电源选择信号输入端接入的电源选项信号控制下，将对于其连接的数字电源和模拟电源进行选择，并将选择的数字电源通过其数字电压输出端输出，模拟电源通过其模拟电压输出端输出；所述的地址译码模块具有5位地址输入端、使能输入端、数字电源输入端、接地端以及32位列控制信号输出端，所述的地址译码模块的有5位地址输入端用于接入5位地址信号，所述的地址译码模块用于将5位地址信号转换为32位列控制信号，通过其32位行控制信号输出端一一对应输出；所述的数据译码模块具有5位数据输入端、使能输入端、数字电源输入端、接地端、32位行控制信号输出端，所述的数据译码模块的5位数据输入端用于接入5位数据信号，所述的数据译码模块用于将5位数据信号转换为32位行控制信号，通过其32位行控制信号输出端一一对应输出；所述的控制模块具有片选信号输入端、读写信号使能输入端、时钟信号输入端、数字电源输入端、接地端、列译码使能输出端、输出使能信号输出端、行译码使能输出端以及读时钟信号输出端，所述的控制模块用于将其片选信号输入端输入的片选信号、读写信号使能输入端输入的读写信号使能以及时钟信号输入端输入的时钟信号转换成列译码使能信号、输出使能信号、行译码使能信号和读时钟信号，通过其列译码使能输出端、输出使能信号输出端、行译码使能输出端和读时钟信号输出端一一对应输出；所述的存储模块具有32位行信号输入端、32位列信号输入端、模拟电源输入端、接地端和8位数据输出端，所述的存储模块用于将其32位行信号输入端输入的32位行信号和其32位列信号输入端输入的32位列信号转换为对应数据进行存储，并通过其8位数据输出端将对应数据；所述的存储模块采用efuse存储单元构成；所述的升压模块具有32位低压信号输入端、数字电源输入端、模拟电源输入端、接地端以及32位编程信号输出端，所述的升压模块用于将其32位低压信号输入端输入的32位低压信号转换位32位编程信号，通过其32位编程信号输出端一一对应输出；所述的输出模块具有8位数据读取输入端、2位控制输入端、使能输入端、时钟信号输入端、数字电源输入端、接地端和8位数据输出端，所述的输出模块用于将其8位数据读取输入端读取的8位数据、2位控制输入端接入的2位电阻控制信号以及使能输入端接入的使能信号转换成8位数据，通过其8位数据输出端一一对应输出；所述的电源管理模块的读写信号使能输入端和所述的控制模块的读写信号使能输入端连接，用于接入读写使能信号，所述的电源管理模块的片选信号输入端和所述的控制模块的片选信号输入端连接，用于接入片选信号，所述的电源管理模块的数字电压输入端、所述的数据译码模块的数字电源输入端、所述的升压模块的数字电源输入端、所述的地址译码模块的数字电源输入端、所述的控制模块的数字电源输入端以及所述的输出模块的数字电源输入端连接，用于接入数字电源，所述的电源管理模块的电压输出端分别与所述的升压模块的模拟电源输入端以及所述的存储模块的模拟电源输入端连接，所述的控制模块的列译码使能输出端与所述的地址译码模块的使能输入端连接，所述的控制模块的行译码使能输出端与所述的数据译码模块的使能输入端连接，所述的控制模块的读时钟信号输出端与所述的输出模块的时钟信号输入端连接，所述的控制模块的输出使能信号输出端与所述的输出模块的使能输入端连接，所述的地址译码模块的32位列控制信号输出端与所述的存储模块的32位列信号输入端一一对应连接，所述的存储模块的32位行信号输入端与所述的升压模块的32位编程信号输出端一一对应连接；所述的存储模块的8位数据输出端与所述的输出模块的8位数据读取输入端一一对应连接；所述的升压模块的32位低压信号输入端与所述的数据译码模块的32位行控制信号输出端一一对应连接；所述的存储模块、所述的地址译码模块、所述的数据译码模块、所述的控制模块、所述的电源管理模块、所述的升压模块和所述的输出模块的接地端连接，用于接入地；所述的efuse电路在进入工作状态后，具有四种工作模式：休眠模式、待机模式、写数据模式和读数据模式；在休眠状态下，所述的efuse电路不与外界交互，静态功耗最小；在待机模式下，所述的efuse电路的地址译码模块、存储模块、输出模块和数据译码模块的输出端均输出低电平，此时所述的efuse电路处于读写功能切换之间；所述的efuse电路结束先从待机模式进入写数据模式，写数据模式结束后，再次进入待机模式，最后再进入读数据模式，读数据模式结束后，所述的efuse电路再次进入待机模式，然后进入进入休眠模式。

3、所述的存储模块包括四个存储子模块，每个存储子模块均具有32位列信号输入端、8位行信号输入端、模拟电源输入端、接地端和8位数据输出端，四个存储子模块的32位列信号输入端一一对应并接，作为所述的存储模块的32位列信号输入端，四个存储子模块的8位行信号输入端，合计32位行信号输入端，作为所述的存储模块的32位行信号输入端，四个存储子模块的模拟电源输入端并接作为所述的存储模块的模拟电源输入端四个存储子模块的8位数据输出端一一对应并接，作为所述的存储模块的8位数据输出端；每个所述的存储子模块均包括四个存储单元，每个存储单元均具有32位列信号输入端、2位行信号输入端、模拟电源输入端、接地端和2位数据输出端，四个存储单元的32位列信号输入端一一对应并接作为所述的存储子模块的32位列信号输入端，四个存储单元的模拟电源输入端并接作为所述的存储子模块的模拟电源输入端，四个存储单元的接地端并接作为所述的存储子模块的接地端，四个存储单元的2位数据输出端，合计8位数据输出端，作为所述的存储子模块的8位数据输出端，四个存储单元的2位行信号输入端，合计8位行信号输入端，作为所述的存储子模块的8位行信号输入端；每个所述的存储单元均包括第一mos管、第二mos管和32个公用单元，每个所述的公用单元均具有输入端、第一输出端、第二输出端和接地端，所述的第一mos管和所述的第二mos管均为pmos管，所述的第一mos管的源极和所述的第二mos管的源极连接，且其连接端为所述的存储单元的模拟电源输入端，所述的第一mos管的栅极和所述的第二mos管的栅极作为所述的存储单元的2位行信号输入端，所述的第一mos管的漏极和32个公用单元的第一输出端连接且其连接端为所述的存储单元的第1位数据输出端，所述的第二mos管的漏极和32个公用单元的第二输出端连接且其连接端为所述的存储单元的第2位数据输出端，32个公用单元的接地端连接且其连接端为所述的存储单元的接地端，32个公用单元的输入端作为所述的存储单元32位列信号输入端；每个所述的公用单元均包括第三mos管、第一熔丝和第二熔丝，所述的第三mos管为nmos管，所述的第三nmos管的源极为所述的公用单元的接地端，所述的第三mos管的栅极为所述的公用单元的输入端，所述的第三mos管的漏极、所述的第一熔丝的一端和所述的第二熔丝的一端连接，所述的第一熔丝的另一端为所述的公用单元的第一输出端，所述的第二熔丝的另一端为所述的公用单元的第二输出端。该存储模块采用顺序存储方式阵列结构，这样可使简化外围电路，增加存储密度，同时传统的存储单元一个熔丝需要两个mos控制，本存储模块的存储单元使用共用技术，利用公用单元的方法减少mos管的使用，实现两个熔丝使用3个mos控制，mos管的数量减少25％，对应版图面积也会减小25％左右，实现低开销的目的。

4、所述的电源管理模块包括第四mos管、第五mos管、第一二输入与门、第二二输入与门和第三二输入与门，所述的第四mos管和所述的第五mos管均为nmos管；所述的第一二输入与门、所述的第二二输入与门和所述的第三二输入与门均具有第一输入端、第二输入端、输出端和接地端；所述的第四mos管的漏极和所述的第五mos管的栅极连接且其连接端为所述的电源管理模块的数字电源输入端，所述的第四mos管的栅极和所述的第五mos管的漏极连接且其连接端为所述的电源管理模块的模拟电源输入端，所述的第四mos管的源极、所述的第五mos管的源极和所述的第三二输入与门的第一输入端连接，所述的第一二输入与门的第一输入端为所述的电源管理模块的电源选择信号输入端，所述的第一二输入与门的第二输入端为所述的电源管理模块的读写信号使能输入端，所述的第一二输入与门的输出端和所述的第二二输入与门的第二输入端连接，所述的第二二输入与门的第一输入端为所述的电源管理模块的片选信号输入端，所述的第二二输入与门的输出端和所述的第三二输入与门的第二输入端连接，所述的第三二输入与门的输出端为所述的电源管理模块的电压输出端，所述的第一二输入与门、所述的第二二输入与门和所述的第三二输入与门的接地端连接，且其连接端为所述的电源管理模块的接地端。因为efuse电路需要两种电压，数字电源(dvdd)和模拟电源(avdd)，其中dvdd是给外围数字电路提供正常工作电压，avdd是给存储模块提供工作电压，在写数据模式中，因为需要编程熔丝，所以avdd和dvdd需要同时上电，电源选择信号、读写信号使能和片选信号必须为高电平，电源管理模块的电压输出端口输出avdd提供的模拟电压，dvdd同时为升压电路提供数字电压；在读数据模式中，因为存储模块内部的熔丝状态已经被改变，所以不再需要avdd为存储模块提供电压，但是因为电源管理模块的电压输出端同时控制着存储模块内部器件，所以不能直接把电源管理模块的的电压输出端拉为低电平，这样输出模块读取数据(即熔丝阻值)时会出错，所以需要给电源管理模块的电压输出端切换为输出dvdd提供的数字电压，关闭存储模块内部器件。基于该电源管理模块，本发明的efuse电路设计休眠模式，将电源管理模块的电压输出端的电压拉低，无法为其他电路供电达到更低的待机功耗，与传统的采用外接型电源的efuse电路相比，本发明的efuse电路使漏电流功耗减小到已有电路的40％。

5、所述的输出模块包括包括8个输出单元，每个输出单元均具有数据读取输入端、使能输入端、时钟信号输入端、数字电源输入端、数据输出端、接地端、第一控制端和第二控制端；8个输出单元的数据读取输入端，合计8个数据读取输入端，作为所述的输出模块的8位数据读取输入端，8个输出单元的数据输出端，合计8个数据输出端，作为所述的输出模块的8位数据输出端，8个输出单元的使能输入端连接且其连接端为所述的输出模块的使能输入端，8个输出单元的时钟信号输入端连接且其连接端为所述的输出模块的时钟信号输入端，8个输出单元的数字电源输入端连接且其连接端为所述的输出模块的数字电源输入端，8个输出单元的接地端连接且其连接端为所述的输出模块的接地端，8个输出单元的第一控制端连接，且其连接端为所述的输出模块的第1位控制输入端，8个输出单元的第二控制端连接，且其连接端为所述的输出模块的第2位控制输入端；每个所述的输出单元均包括灵敏比较器和锁存器，所述的灵敏比较器具有输入端、使能端、时钟端、输出端、电源输入端、第一控制端、第二控制端和接地端，所述的锁存器具有输入端、使能端、时钟端、输出端、电源输入端和接地端，所述的灵敏比较器的第一控制端为所述的输出单元的第一控制端，所述的灵敏比较器的第二控制端为所述的输出单元的第二控制端，所述的灵敏比较器的输入端为所述的输出单元的数据读取输入端，所述的灵敏比较器的使能端和所述的锁存器的使能端连接，且其连接端为所述的输出单元的使能输入端，所述的灵敏比较器的时钟端和所述的锁存器的时钟端连接，且其连接端为所述的输出单元的时钟信号输入端，所述的灵敏比较器的电源输入端和所述的锁存器的电源输入端连接，且其连接端为所述的输出单元的数字电源输入端，所述的灵敏比较器的接地端和所述的锁存器的接地端连接，且其连接端为所述的输出单元的接地端，所述的灵敏比较器的输出端和所述的锁存器的输入端连接，所述的锁存器的输出端为所述的输出单元的数据输出端；所述的灵敏比较器包括第六mos管、第七mos管、第八mos管、第九mos管、第十mos管、第十一mos管、第十二mos管、第十三mos管、第十四mos管、第十五mos管、第十六mos管、第十七mos管、第十八mos管、第十九mos管、反相器、第三熔丝、第四熔丝和第五熔丝；所述的第六mos管、所述的第九mos管、所述的第十mos管、所述的第十一mos管、所述的第十二mos管、所述的第十三mos管、所述的第十四mos管、所述的第十六mos管、所述的第十八mos管和所述的第十九mos管均为nmos管，所述的第七mos管、所述的第八mos管、所述的第十五mos管和所述的第十七mos管均为pmos管，所述的第六mos管的漏极、所述的第七mos管的源极、所述的第八mos管的源极和所述的第九mos管的漏极连接且其连接端为所述的灵敏比较器的电源输入端，所述的第六mos管的栅极和所述的第六mos管的栅极连接且其连接端为所述的灵敏比较器的使能端，所述的第六mos管的源极和所述的第十mos管的漏极连接，所述的第七mos管的栅极、所述的第七mos管的漏极、所述的第八mos管的栅极、所述的第十mos管的源极、所述的第十一mos管的栅极、所述的第十二mos管的漏极、所述的第十三mos管的栅极、所述的第十四mos管的漏极、所述的第十五mos管的漏极、所述的第十六mos管的漏极和所述的第十七mos管的漏极连接，所述的第八mos管的漏极、所述的第十一mos管的源极、所述的第十三mos管的漏极、第十mos管的栅极、所述的第十二mos管的栅极、所述的第十四mos管的源极、所述的第十五mos管的源极、所述的第十六mos管的源极和所述的第十七mos管的源极连接且其连接端为所述的灵敏比较器的输出端，所述的第九mos管的源极和所述的第十一mos管的漏极连接，所述的第十二mos管的源极为所述的灵敏比较器的输入端，所述的第十三mos管的源极、所述的第三熔丝的一端和所述的第十八mos管的漏极连接，所述的第三熔丝的另一端、所述的第四熔丝的一端和所述的第五熔丝的一端连接，所述的第四熔丝的另一端、所述的第十八mos管的源极和所述的第十九mos管的漏极连接，所述的第五熔丝的另一端和所述的第十九mos管的源极连接且其连接端为所述的灵敏比较器的接地端，所述的第十八mos管的栅极为所述的灵敏比较器的第一控制端，所述的第十九mos管的栅极为所述的灵敏比较器的第二控制端，所述的反相器的输入端、所述的第十五mos管的栅极和所述的第十七mos管的栅极连接且其连接端为所述的灵敏比较器的时钟端，所述的反相器的输出端、所述的第十四mos管的栅极和所述的第十六mos管的栅极连接。

6、该输出模块的工作原理为：在输出模块的使能输入端接入高电平时，灵敏比较器开始启动，通过比较其输入端的输入电阻的阻值与第三熔丝和第五熔丝串联的电阻值，采用交叉耦合将比较后的状态通过其输出端输出到锁存器中，等待下一个脉冲信号到来从存储模块中读入下一个数据，灵敏比较器使用共源极的读取方法，这种方法的优点是能够将数据锁存完整，当灵敏比较器的使能端为高电平时，第六mos管和第九mos管处于开启状态，为第十mos管、第十一mos管、第十二mos管和第十三mos管的漏极提供一个高电压，在灵敏比较器的时钟端为低电平时，第七mos管和第八mos管组成电流镜，为第十四mos管和第十五mos管的源极连接端和漏极连接端充电至高电平，当灵敏比较器的输入端接入的电阻阻值为烧断的熔丝的电阻时，由于熔丝断路，高电压无法从第十二mos管出流到地，而另外一侧可以通过第十三mos管流到地，灵敏比较器的输出端为低电平，传输到第十mos管和第十二mos管的栅极，第十mos管的源极被钳位至高电平，第十mos管的源极连接第十一mos管和第十三mos管的栅极，高电平使第十三mos管导通，因此在第十一mos管的源极输出为低电平，灵敏比较器的输出端输出数据“0”；灵敏比较器的另外一个创新点是添加了第一控制端和第二控制端，可以通过第一控制端和第二控制端这两个控制端调节读取的灵敏度，由于efuse电路的熔断机制，熔丝熔断后的阻值在2000kω波动，因此需要调节第一控制端和第二控制端为高电平或者低电平来调节读取的灵敏度，原理为打开第一控制端(第一控制端接入高电平)关闭第二控制端(第二控制端接入低电平)相当于第三熔丝和第四熔丝并联后再串联第五熔丝，整体阻值会减小，打开第二控制端(第二控制端接入高电平)关闭第一控制端(第一控制端接入低电平)，第四熔丝和第五熔丝并联后再串联第三熔丝，整体阻值也会减小。因此，可以设置第三熔丝和第五熔丝不同阻值实现更大的阻值测量范围，由此输出模块通过添加比较电阻的第一控制端和第二控制端更可靠、灵敏度更高。

7、与现有技术相比，本发明的优点在于通过存储模块、地址译码模块、数据译码模块、控制模块、电源管理模块、升压模块和输出模块构建低功耗低开销efuse电路，结构简单，将电源管理模块的数字电压输入端、数据译码模块的数字电源输入端、升压模块的数字电源输入端、地址译码模块的数字电源输入端、控制模块的数字电源输入端以及输出模块的数字电源输入端均接1.8v数字电源，电源管理模块的模拟电源输入端接入2.5v模拟电源；开启数字电源和模拟电源后，efuse电路进入工作状态，efuse电路在进入工作状态后，具有四种工作模式：休眠模式、待机模式、写数据模式和读数据模式；efuse电路的默认工作模式为休眠模式；当电源管理模块的片选信号输入端输入片选信号，且该片选信号为低电平时，efuse电路进入休眠模式，此时不管电源管理模块的电源选择信号端和读写使能信号端输入什么信号，电源管理模块的电压输出端都输出低电平，无法给升压模块提供正常工作的电压基础，因此升压模块无法工作；同时由于控制模块的片选信号输入端也接入为低电平的片选信号，此时不管控制模块的时钟信号端输入什么信号，控制模块的行译码使能输出端、列译码使能输出端、读时钟信号输出端和输出使能信号端都输出低电平；地址译码模块使能输入端接入控制模块的列译码使能输出端输出的低电平，无论其5位地址输入端输入什么信号，地址译码模块的32位列控制信号输出端均输出低电平；数据译码模块的使能输入端接入控制模块的行译码使能输出端输出的低电平，无论其5位数据输入端输入什么信号，数据译码模块的32位行控制信号输出端均输出低电平；输出模块的使能输入端接入控制模块的输出使能信号端输出的低电平，无论其两位控制输入端、8位数据读取输入端输入什么信号，输出模块的8位数据输出端均输出低电平；由此，在休眠状态下，efuse电路不与外界交互，静态功耗最小；在efuse电路处于休眠模式时，当电源管理模块的片选信号输入端输入的片选信号变为高电平，电源管理模块的电源选择信号端输入电源选择信号，且电源选择信号为低电平，电源管理模块的读写信号使能输入端输入读写使能信号，且该读写使能信号为低电平时efuse电路结束休眠模式，进入待机模式，此时电源管理模块的电压输出端仍然输出低电平，无法给升压模块提供正常工作的电压基础，因此升压模块仍然无法工作，与此同时，控制模块的片选信号输入端也接入为高电平的片选信号，控制模块的电源选择信号端也输入为低电平的电源选择信号，此时不管控制模块的时钟信号端输入什么信号，控制模块的行译码使能输出端、列译码使能输出端、读时钟信号输出端和输出使能信号端都输出低电平；地址译码模块使能输入端接入控制模块的列译码使能输出端输出的低电平，无论其5位地址输入端输入什么信号，地址译码模块的32位列控制信号输出端均输出低电平；数据译码模块的使能输入端接入控制模块的行译码使能输出端输出的低电平，无论其5位数据输入端输入什么信号，数据译码模块的32位行控制信号输出端均输出低电平；输出模块的使能输入端接入控制模块的输出使能信号端输出的低电平，无论其两位控制输入端、8位数据读取输入端输入什么信号，输出模块的8位数据输出端均输出低电平；在待机模式下，efuse电路的地址译码模块、存储模块、输出模块和数据译码模块的输出端均输出低电平，此时efuse电路处于读写功能切换之间；在efuse电路处于待机模式时，当电源管理模块的片选信号输入端输入的片选信号保持为高电平，电源管理模块的电源选择信号端接入的电源选择信号保持为低电平，电源管理模块的读写信号使能输入端输入的读写使能信号从低电平变为高电平，同时控制模块的时钟信号输入端输入周期脉冲信号，地址译码模块的5位地址输入端输入5位二进制地址数据，数据译码模块的5位数据输入端输入5位二进制数据时，efuse电路结束待机模式，进入写数据模式，此时电源管理模块的电压输出端输出模拟电压，给升压模块和存储模块提供用于编程的模拟电源，控制模块的片选信号输入端接入的片选信号保持为高电平、读写信号使能输入端接入的读写使能信号也从低电平变为高电平，此时控制模块的列译码使能输出端和行译码使能输出端均输出高电平，输出使能信号输出端和读时钟信号输出端均输出低电平；地址译码模块和数据译码模块的使能输入端均接高电平，地址译码模块开始工作，将其5位地址输入端输入的5位二进制地址数据译码成32位列控制信号，通过其32位列控制信号输出端输出至存储模块的32位列信号输入端，数据译码模块开始工作，将其5位数据输入端输入的5位二进制数据译码成32位列控制信号，通过其32位列控制信号输出端输出至升压模块的32位低压信号输入端口，升压模块将数据译码模块的输出至其处的32位列控制信号进行升压处理，得到32位编程信号通过其32位编程信号端一一对应输出到存储模块的32位列信号输入端，此时存储模块中efuse存储单元的熔丝上产生大电流，熔断熔丝，存储模块开始存储输出至其处数据；当存储模块存储1k数据后，地址译码模块的5位地址输入端不再输入5位二进制地址数据，变为低电平，数据译码模块的5位数据输入端不再输入5位二进制数据，变为低电平，控制模块的时钟信号输入端停止输入周期脉冲信号，变为低电平，电源管理模块的读写信号使能输入端输入的读写使能信号从高电平变为低电平，efuse电路结束写数据模式，再次进入待机模式；在待机模式下，电源管理模块的片选信号输入端输入的片选信号保持为高电平，电源管理模块的电源选择信号端接入电源选择信号保持为低电平，电源管理模块的读写信号使能输入端输入的读写使能信号保持为低电平，当地址译码模块的5位地址输入端从低电平转变为输入5位二进制地址数据，数据译码模块的5位数据输入端保持为低电平，控制模块的时钟信号输入端从低电平变为输入周期脉冲信号，efuse电路结束待机模式，进入读数据模式，在读数据模式下，此时电源管理模块的电压输出端输出数字电压，升压模块和存储模块的模拟电源输入端接入数字电压，此时升压模块关断，停止工作；控制模块的列译码使能输出端输出高电平，行译码使能输出低电平，输出使能信号输出端输出高电平，读时钟信号输出端输出周期脉冲信号；数据译码模块的使能端接入低电平，数据译码模块无法工作，地址译码模块的使能输入端接高电平，数据译码模块的使能输入端接低电平，地址译码模块开始工作，将其5位地址输入端输入的5位二进制地址数据译码成32位列控制信号，通过其32位行控制信号输出端输出到存储模块的32位列信号输入端，输出模块的使能输入端输入高电平，时钟信号输入端输入周期脉冲信号，两位控制输入端均输入低电平，输出模块开始工作，其8位数据读取输入端读取存储模块中存储的数据，在周期脉冲信号作用下通过其8位数据输出端输出；当输出电路读取存储模块中存储的所有的数据后，地址译码模块的5位地址输入端停止5位二进制地址数据，再次变为低电平，此时地址译码模块的5位地址输入端和数据译码模块的5位数据输入端均输入低电平，efuse电路再次进入待机模式，在待机模式下，电源管理模块的片选信号输入端输入的片选信号变为低电平时，efuse电路再次进入休眠模式，此时efuse电路完成一次工作过程，由此本发明面积较小、漏电功耗较小。