1.一种忆阻器阵列结构，其特征在于，包括数个并联连接的忆阻器阵列，每个所述忆阻器阵列包括两个忆阻器阵列单元以及控制两个所述忆阻器阵列单元并联连接的并联通路单元，一个所述忆阻器阵列单元包括串联连接的第一上开关管、第一忆阻器和第一下开关管，另一个所述忆阻器阵列单元包括串联连接的第二上开关管、第二忆阻器和第二下开关管，所述并联通路单元包括第一开关管、第二开关管、第三开关管和第四开关管；
2.根据权利要求1所述的忆阻器阵列结构，其特征在于，若施加在所述第一忆阻器或所述第二忆阻器两端的电压不小于正阈值电压，则所述第一忆阻器或所述第二忆阻器为低电阻；若施加在所述第一忆阻器或所述第二忆阻器两端的电压不大于负阈值电压，则所述第一忆阻器或所述第二忆阻器为高电阻；若施加在所述第一忆阻器或所述第二忆阻器两端的电压处于负阈值电压与正阈值电压之间，则所述第一忆阻器或所述第二忆阻器的阻值不变。
3.根据权利要求2所述的忆阻器阵列结构，其特征在于，当所述第一忆阻器和所述第二忆阻器处于高电阻状态时，则所述第一忆阻器和所述第二忆阻器的电阻阻值均为10000ω；当所述第一忆阻器和所述第二忆阻器处于低电阻状态时，则所述第一忆阻器和所述第二忆阻器的电阻阻值均为100ω，所述正阈值电压为1.5v，所述负阈值电压为-1.5v。
4.根据权利要求1所述的忆阻器阵列结构，其特征在于，每个所述忆阻器阵列中的开关管均为n沟道增强型的mos场效应晶体管，所述mos场效应晶体管的栅极作为开关管的第一端，所述mos场效应晶体管的源极作为开关管的第三端，所述mos场效应晶体管的漏极作为开关管的第二端。
5.一种可编程基本运算装置，其特征在于，包括运算放大元件和至少3个如权利要求1至4任意一项所述的忆阻器阵列结构；3个所述忆阻器阵列结构分别记为第一忆阻器阵列结构、第二忆阻器阵列结构和第三忆阻器阵列结构，所述第一忆阻器阵列结构的输入端与输入信号连接端连接，所述第一忆阻器阵列结构的第一输出端分别与所述第三忆阻器阵列结构的输入端和所述运算放大元件的反相输入端连接，所述第一忆阻器阵列结构的第二输出端分别与所述第二忆阻器阵列结构的输入端和所述运算放大元件的同相输入端连接，所述第三忆阻器阵列结构的输出端分别与所述运算放大元件的输出端和输出信号连接端连接，所述第二忆阻器阵列结构的输出端接地。
6.根据权利要求5所述的可编程基本运算装置，其特征在于，所述输入信号连接端包括数个信号输入端口和数个置位信号端口。
7.一种可编程基本运算装置，其特征在于，包括运算放大元件、电容和至少2个如权利要求1至4任意一项所述的忆阻器阵列结构；2个所述忆阻器阵列结构分别记为第一忆阻器阵列结构和第二忆阻器阵列结构，所述第一忆阻器阵列结构的输入端与输入信号连接端连接，所述第一忆阻器阵列结构的第一输出端分别与所述电容的输入端和所述运算放大元件的反相输入端连接，所述第一忆阻器阵列结构的第二输出端分别与所述第二忆阻器阵列结构的输入端和所述运算放大元件的同相输入端连接，所述电容的输出端分别与所述运算放大元件的输出端和输出信号连接端连接，所述第二忆阻器阵列结构的输出端接地。
8.一种可编程基本运算装置的信号控制方法，应用于如权利要求5-7任意一项所述的可编程基本运算装置上，其特征在于，该信号控制方法包括以下步骤：获取输入信号连接端的电压信号和置位信号，根据所述电压信号和所述置位信号确定每个忆阻器阵列单元是否进行编程状态。
9.根据权利要求8所述的可编程基本运算装置的信号控制方法，其特征在于，包括：获取运行信号端口的第一输入信号和每个忆阻器阵列单元中信号控制端口的第二输入信号，根据所述第一输入信号控制每个所述忆阻器阵列单元中对应上、下开关管导通或截止，以控制对应忆阻器是否工作；当控制每个所述忆阻器阵列单元中对应上、下开关管导通，根据所述第二输入信号控制与所述信号控制端口连接的开关管导通或截止，以使多个不同阻值的忆阻器并联连接。
10.一种终端设备，其特征在于，包括处理器以及存储器；