一种高速低功耗电荷泵sram及其实现方法
【技术领域】
[0001]本发明涉及一种静态随机存储器，特别是涉及一种高速低功耗电荷泵SRAM及其实现方法。
【背景技术】
[0002]静态随机存取存储器(Static Random Access Memory，简称SRAM)，是电子系统中不可或缺的重要组成部分之一。它用于数据或指令的临时存储，具有速度快、功耗低、易于嵌入式集成等优势，所以是中央处理器(Central Processing Unit，简称CPU)中缓存的首选器件。在现代高性能处理器中，SRAM所占芯片的面积已经超过90%。未来几年，随着移动互联网、物联网和可穿戴电子设备的爆发式增长，芯片的功耗将受到严格的要求和严峻的挑战，SRAM首当其冲。
[0003]也有人对SRAM电路中各个组成部分的功耗进行了分析，其中位线(Bit Line，简称BL)充放电的功耗是SRAM中功耗的最大消耗来源，尤其是在写操作时。首先是因为位线的电容非常大，对位线充放电其实就是对其电容的充电与放电；第二，位线的使用频率很高，每次对SRAM进行操作(写数据或读数据)都要通过位线来实现；第三，同时操作的位线数量很多，SRAM中的字线(Word Line，简称WL)也具备以上几点特征，且单根字线的寄生电容值通常还要大于单根位线，但两者的功耗在整体的比例上相差比较大，主要是因为一次操作只有I根字线被选中，而位线却是N根被选中，其中N是数据的位宽，最初的计算机设计中总线是8bit位宽，现在通常是64bit位宽，所以一次操作位线动态功耗大约等于字线的N倍；第四，写操作时，位线是全摆幅翻转，即从VDD到GND的放电；由于灵敏放大器的引入，读操作时位线只有一个很小的电压摆幅(电压摆幅的具体数值取决于灵敏放大器的精度)，所以，对于位线本身来说写操作时的功耗要大于读操作时的功耗。
[0004]针对以上缺点，目前也出现了一种在SRAM位线上采用电荷泵的技术，其电路示意图如图1所示，信号时序图如图2所示。这种方法的步骤是:第一，用电荷泵收集写操作时位线上电荷；第二，完成写操作；第三，再将从位线上收集来的电荷，通过电荷泵升压的原理转回到位线上。这种方法有效的回收了位线上原本需要被泄放的电荷，达到降低功耗的效果。但是，必须等待以上三个步骤完成之后(写操作的关键路径为图2中，CLKl上升沿开始到CLK2下降沿结束)，才能完成一次写操作，进行下一操作，而这三个步骤延长了 SRAM写操作的时间，尤其是第一和第三步骤，延时大大超过第二步骤。这牺牲了 SRAM的性能，使其不能满足高速系统的设计要求。
【发明内容】
[0005]为克服上述现有技术存在的不足，本发明之一目的在于提供一种高速低功耗电荷泵SRAM及其实现方法，其通过将电荷泵电路连接至SRAM的位线上，将位线泄放电荷暂时存储在电荷泵电路的电容中，并将电容中存储的电荷通过电容串联升压的方式再转移给电源网络，可以有效降低SRAM写操作的功耗，并使得SRAM的写操作时间比现有的电荷泵SRAM技术显著缩短。
[0006]为达上述及其它目的，本发明提出一种高速低功耗电荷泵SRAM，包括SRAM单元，该电荷泵SRAM还包括电荷泵电路，所述电荷泵电路一端连接至所述SRAM单元的位线上，另一端连接至电源网络，所述电荷泵电路用于将所述SRAM单元的位线泄放电荷暂时存储在电容中，并将电容中存储的电荷通过电容串联升压的方式转移至电源网络。
[0007]进一步地，所述电荷泵电路包括η个电容(Cl-Cn)和3η_2个开关(S3_S(3n))，电容(Cl) 一端接节点Nodel，另一端接节点Node2，Node2为地，电容(Ck)接节点Node (2k_l)和节点Node (2k)，开关S (3k_3)接在节点Node (2k_3)和节点Node (2k_l)之间，开关S(3k-2)接在节点Node(2k_3)和节点Node (2k)间，开关S(3k_l)接在节点Node (2k)和地之间，开关S(3n)接在节点Node (2n-l)和电源之间，k = 2，......，n。
[0008]进一步地，所述电荷泵电路通过开关连接至所述SRAM单元的位线上。
[0009]进一步地，每个开关由一个NMOS或PMOS晶体管构成。
[0010]进一步地，每个开关由一个传输门构成。
[0011]进一步地，所述电荷泵电路与所述SRAM单元连接的开关由输入的数据通过译码来控制。
[0012]进一步地，开关S(3k-3)、S(3k-l)由控制信号(CLKl)控制，k = 2，......，n。
[0013]进一步地，开关S(3k-2)、S(3n)由控制信号CLK2控制，k = 2，......，n。
[0014]进一步地，预充电状态下，SRAM单元所有位线都预充电到高电位，要写入的数据通过控制所述SRAM单元与所述电荷泵电路之间的开关(S1、S2)来实现两根位线电压差的变化，预充电状态下，两个开关都处于关闭状态；打开开关(SI)或开关(S2)中的一个，控制信号(CLKl)使得所述电荷泵电路中的电容和SRAM单元位线并联；所述开关(SI)和开关(S2)关闭，所述SRAM单元的字线打开，位线与内部单元连通，位线的电压区别写入到单元内部；再次进入预充电状态，位线进行充电操作，所述电荷泵电路中的控制信号(CLK2)使得电荷泵电路中的电容变成串联连接，并打开电荷泵与电源网络的开关。
[0015]为达到上述目的，本发明还提供一种高速低功耗电荷泵SRAM的实现方法，包括如下步骤:
[0016]步骤一，在写操作前的预充电状态，SRAM单元的所有的位线都预充电到高电位；
[0017]步骤二，写操作第一步，将电荷泵电路与SRAM单元连接的开关(SI)或开关(S2)中的一个打开，并控制信号(CLKl)使得所述电荷泵电路中的电容和SRAM单元位线并联；
[0018]步骤三，写操作第二步，将所述电荷泵电路与SRAM单元连接的开关(SI)和开关(S2)关闭，所述SRAM单元的字线打开，位线与内部单元连通，位线的电压区别写入到单元内部，写操作完成；
[0019]步骤四，再次进入预充电状态，位线进行充电操作，所述电荷泵电路中的控制信号(CLK2)使得所述电荷泵电路中的电容变成串联连接，并打开所述电荷泵电路与电源网络的开关。
[0020]与现有技术相比，本发明一种高速低功耗电荷泵SRAM及其实现方法将电荷泵电路连接至SRAM的位线上，将位线泄放电荷暂时存储在电荷泵电路的电容中，并将电容中存储的电荷通过电容串联升压的方式再转移给电源网络，本发明的电荷泵电路向电源网络充电的操作在预充电状态下完成，所以不占用写操作的时钟周期，提高了 SRAM的性能，同时省电效果几乎不变。
【附图说明】
[0021]图1为现有技术中位线电荷泵SRAM示意图；
[0022]图2为现有技术中位线电荷泵SRAM写操作信号时序图；
[0023]图3为本发明一种高速低功耗电荷泵SRAM的结构示意图；
[0024]图4为本发明提出的电荷泵SRAM写操作信号时序图；
[0025]图5为本发明提出的电荷栗SRAM收集位线电荷状态的开关不意图；
[0026]图6为本发明提出的电荷泵SRAM数据写入状态的开关示意图；
[0027]图7为本发明提出的电荷泵SRAM电荷再次进入预充电状态同时电荷转移到电源网络状态的开关不意图；
[0028]图8为本发明一种高速低功耗电荷泵SRAM的实现方法的步骤流程图。
【具体实施方式】
[0029]以下通过特定的具体实例并结合【附图说明】本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功效。本发明亦可通过其它不同的具体实例加以施行或应用，本说明书中的各项细节亦可基于不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。
[0030]图3为本发明一种高速低功耗电荷泵SRAM的结构示意图。如图3所示，本发明一种高速低功耗电荷泵SRAM，包括:SRAM单元10以及电荷泵电路20。
[0031]其中，SRAM单元10与现有技术中的SRAM单元结构相同，在本发明较佳实施例中，以6管基本单元为例，但本发明不仅仅适用于6管基本单元的SRAM，同时适用于其他类型的SRAM基本单元中；电荷泵电路20 —端通过开关(图示为S1、S2)连接至SRAM单元10的位线(BL/BL_N)上，另一端连接至电源网络VDD，电荷泵电路20用于将SRAM单元10的位线泄放电荷暂时存储在电容中，并将电容中存储的电荷通过电容串联升压的方式再转移给电源网络VDD。其中，电荷泵电路20包括若干电容及若干开关。
[0032]具体地，请参照图3所示，10为基本SRAM单元，其连接有字线WL、预充电控制线PRE、位线BL及BL_N，其位线BL及BL_N分别通过开关SI及S2连接至本发明之电荷泵电路20的节点I (Nodel)，电荷泵电路20包括η个电容Cl-Cn、3n_2个开关S3_S(3n)，其中电容Cl 一端接节点I (Nodel)，另一端接节点2 (Node2)，节点2 (Node2)为地，电容Ck接节点(2k-l) (Node(2k-l))和节点(2k) (Node (2k))，开关 S (3k_3)接在节点(2k_3) (Node (2k-3))和节点(2k-l) (Node(2k-l))间，开关 S(3k-2)接在节点(2k_3) (Node (2k-3))和节点(2k)(Node (2k))间，开关S (3k_l)接在节点(2k) (Node (2k))和地间，开关S (3n)接在节点(2n-l) (Node(2n-l))和电源 VDD 间，k = 2，......，n。
[0033]在本发明具体实施例中，电荷泵电路20采用4个电容，但本发明不以此为限，具体地，电荷泵电路 20 包括电容 C1、C2、C3、C4 和开关 S3、S4、S5、S6、S7、S8、S9、S10、Sll、S12，其中，Cl的两端与节点Node I和节点Node2相连；C2的两端与节点Node 3和节点