半导体器件及其操作方法
【专利说明】半导体器件及其操作方法
[0001]相关申请的交叉引用
[0002]本申请主张在2014年7月22日向韩国知识产权局申请、韩国申请号为10-2014-0092614的韩国申请的优先权，在此通过弓I用将其整体并入此文。
技术领域
[0003]本发明的各种实施例涉及执行启动操作的半导体器件。
【背景技术】
[0004]各种半导体器件(如中央处理单元(CPU)、图形处理单元(GPU)、应用程序处理器(AP)、和存储器件)使用熔丝以储存其操作所需的信息。信息可以包括设置信息和修复信息。编程激光熔丝通过以激光切断激光熔丝来实现。这意味着熔丝只在晶圆状态中可能被编程且在封装晶圆之后就不能被编程。可以使用e-fuse (即，电熔丝)来克服激光熔丝的限制。电熔丝使用通过改变栅极与漏极/源极之间的电阻来储存数据的晶体管。
[0005]图1是显示用作为电阻器或电容器操作的晶体管实施的电熔丝的示意图。
[0006]参考图1，电熔丝包括晶体管T，具有接收电源电压的栅极G和接收接地电压的漏极/源极D/S。
[0007]当对栅极G施加正常电源电压(其对晶体管T是可承受的)时，电熔丝操作如同电容器C。因此，在栅极G与漏极/源极D/S之间没有电流流过。然而，当对栅极G施加高电源电压(其对晶体管T是不可承受的)时，晶体管T的栅极氧化物就被毁坏。因此，栅极G和漏极/源极D/S可能短路，使得电熔丝操作如同电阻器R。在此情况中，电流流过栅极G与漏极/源极D/S之间。
[0008]电熔丝的数据通过电熔丝的栅极G与漏极/源极D/S之间的电阻来确认。为了确认电熔丝的数据，使用两个方法。第一，电熔丝的数据可以列通过增大晶体管T的尺寸来直接被确认而无须执列额外感测操作。第二，电熔丝的数据可以通过使用放大器来感测流过晶体管T的电流来确认。然而，这两个方法对电路面积都有限制，因为晶体管T被设计成尺寸很大或需要对每个电熔丝提供额外放大器。
[0009]美国专利第7，269，047号已公开一种用于通过将电熔丝形成为阵列来减少电熔丝所占的电路面积的方法。
[0010]图2图示以电熔丝实施的传统单元阵列200的示意图。
[0011]参考图2，单元阵列200包括排列成N行和Μ列的存储器单元201至216。存储器单元201至216分别包括存储元件Ml至Μ16和开关元件S1至S16。例如，存储器单元201包括存储元件Ml和开关元件S1。存储元件Ml至M16是具有电阻器或电容器的特性的电熔丝，这取决于熔丝是否熔断。亦即，电熔丝Ml至M16可以被视为电阻式存储元件以根据电阻量来储存数据。开关元件S1至S16在行线WLR1至WLRN的控制下分别将存储元件Ml至M16电性耦接至列线BL1至BLM。
[0012]以下，假设第二行且第Μ列被选中，亦即存储器单元208是选中存储器单元。将描述在编程和读取操作期间施加至选中存储器单元208和未选中存储器单元201至207和209至216的电压。
[0013]编程操作
[0014]选中行的行线WLR2被激活，且其他行线WLR1和WLR3至WLRN被去激活。因此，开关元件S5至S8被导通，且开关元件S1至S4和S9至S16被关断。此时，可以击穿晶体管(即，存储元件)的栅极氧化物的高编程电压被施加至选中行的编程/读取线WLP2，且低电平电压(例如接地电压)被施加至其他编程/读取线WLP1和WLP3至WLPN。一般来说，编程电压是通过使用电源电压的电荷汲取(charge pumping)方法所产生的高电压。选中的列线BLM耦接至数据存取电路(未显示)，且未选中的列线BL1至BLM-1浮置。当输入数据是编程数据(例如，是1)时，数据存取电路将选中列线BLM驱动至逻辑低电平以编程(或熔断)选中存储器单元208的存储元件M8。同时，当输入数据不是编程数据(例如，是0)时，数据存取电路将选中列线BLM驱动至逻辑高电平以防止选中存储器单元208的存储元件M8被编程。因为未选中的列线BL1至BLM-1浮置，因此即使对存储元件M5至M7的栅极施加高电压，存储元件M5至M7也不被编程。
[0015]读取操作
[0016]选中行的行线WLR2被激活，且其他行线WLR1和WLR3至WLRN被去激活。因此，开关元件S5至S8被导通，且开关元件S1至S4和S9至S16被关断。此时，对选中行的编程/读取线WLP2施加适用于读取操作的读取电压(例如，电源电压)，且对其他编程/读取线WLP1和WLP3至WLPN施加低电平电压，例如，接地电压。选中的列线BLM耦接至数据存取电路，且未选中的列线BL1至BLM-1浮置着。当电流流过选中的列线BLM时，数据存取电路识别出存储元件M8被编程，S卩，数据存取电路认为存储器单元208的数据是“1”。另一方面，当没有电流流过选中的列线BLM时，数据存取电路识别出存储元件M8未被编程，即，数据存取电路认为存储器单元208的数据是“0”。
[0017]图2显示在列线BL1至BLN之中选中一个列线BLN。然而，一次可以选择数个列线。意即，属于一行的数个存储器单元可以被同步地编程或读取。
[0018]图3是图示包括图2中所示的单元阵列200的电熔丝阵列电路300的框图。
[0019]参考图3，电熔丝阵列电路300包括图2中所示的单元阵列200、行电路310、列解码器320、和数据存取电路330。
[0020]行电路310控制行线WLR0至WLR和编程/读取线且允许上述编程和读取操作被执行。输入至行电路310的行地址R0W_ADD指定多个行之中选中的行，编程信号PGM指示编程操作，且读取信号RD指示读取操作。
[0021]列解码器320将列线BL1至BLM之中的由地址C0L_ADD选中的列线电性耦接至数据存取电路330。图3示范地图示同时选中列线BL1至BLM之中的八个列线。
[0022]数据存取电路330对由列解码器320所选中的列线执行数据存取操作。在编程操作期间，数据存取电路330根据输入数据DATA〈0>至DATA〈7>来控制选中的列线被编程或不编程。在读取操作期间，数据存取电路330感测是否电流流过选中的列线并将感测的结果输出作为输出数据DATA〈0>至DATA〈7>。
[0023]图4图示其中包括电熔丝阵列电路300的传统存储器件的示意图。
[0024]参考图4，存储器件包括多个存储体(memory bank) ΒΚ0至BK3、多个寄存器410_0至410_3、寄存器410_4、设置电路420、和电熔丝阵列电路300。多个寄存器410_0至410_3被提供给各自的存储体ΒΚ0至BK3以储存修复信息，且寄存器410_4储存设置信息。
[0025]电熔丝阵列电路300储存使用在存储体ΒΚ0至BK3中的修复信息，例如，包括在存储体ΒΚ0至BK3中的缺陷存储器单元的地址。再者，电熔丝阵列电路300储存存储器件的操作所需的设置信息。
[0026]提供给各自的存储体ΒΚ0至BK3的寄存器410_0至410_3储存对应存储体的修复信息。例如，寄存器410_0储存存储体ΒΚ0的修复信息，且寄存器410_2储存存储体BK2的修复信息。此外，寄存器410_4储存设置信息以在设置电路420中使用。
[0027]设置电路420可以使用储存在寄存器410_4中的设置信息来设置存储器件的操作所需的各种设置值。例如，设置电路420可以设置内部电压电平和各种等待时间(latency) 0只有在供应电力时才保持储存在寄存器410_0至410_4中的信息。从电熔丝阵列电路300接收待储存在寄存器410_0至410_4中的修复信息和设置信息。当启动信号BOOTUP被激活时，电熔丝阵列电路300将已储存的修复信息和设置信息传送至寄存器410_0 至 410_4。
[0028]因为电熔丝阵列电路300配置成阵列，因此需要预定处理时间来调用储存在电熔丝阵列电路300中的数据。既然数据可以不被立即调用，因此可以不执行直接使用储存在电熔丝阵列电路300中的数据的修复操作或设置操作。于是，储存在电熔丝阵列电路300中的修复信息和设置信息被传送且储存至寄存器410_0至410_4中，且储存在寄存器410_0至410_4中的数据用于存储体ΒΚ0至BK3的修复操作和设置电路420的设置操作。传送储存在电熔丝阵列电路300中的修复信息和设置信息至寄存器410_0至410_4的程序被称为启动操作(boot-up operat1n)。只有在完成启动操作之后，存储器件可以修复缺陷存储器单元并执行各种设置操作。接着，存储器件可以开始正常操作。
[0029]由于存储器件的内部组件(S卩，存储体ΒΚ0至BK3和设置电路420)通过从电熔丝阵列电路300接收操作所需的信息来运作，因此内部组件可以以最佳设置值来操作。然而，由于电熔丝阵列电路300不可能以最佳设置值来操作，因此可能无法保证电熔丝阵列电路300的稳定操作
【发明内容】
[0030]本发明的各种实施例针对用于操作非易失性存储器电路(例如，电熔丝阵列电路)的技术，该非易失性存储器电路适用于在非易失性存储器电路具有最佳设置值的状态中储存半导体器件的操作所需的信息。
[0031]在本发明的一实施例中，一种半导体器件可以包括:一个或更多个内部电路；非易失性存储器电路，包括适用于储存用于非易失性存储器电路的第一数据的第一区域和适用于储存用于内部电路的第二数据的第二区域；第一寄存器，适用于暂时储存第一数据；一个或更多个第二寄存器，适用于暂时储存第二数据；和控制电路，适用于当执行启动操作控制非易失性存储器电路时分别将第一数据和第二数据传送至第一寄存器和第二寄存器。
[0032]当执行启动操作时，从第一区域至第一寄存器的第一启动操作在从第二区域至第二寄存器的第二启动操作之前执行。
[0033]第一启动操作相比于第二启动操作而以更低的速度执行。再者，用于包括在非易失性存储器电路中的第一区域的读取操