些实施例中，当传输栅极泄露电流1ff泄露至跟踪位线102时，NM0S晶体管Η)-1的浮置源极节点将数据节点锁存器MT强行置为逻辑高电压。
[0251]图2是根据一个或多个实施例的存储单元阵列200的框图。存储单元阵列200包括SRAM单元202、跟踪单元201、跟踪传输栅极控制单元208、跟踪传输栅极控制单元210、跟踪位线TBL、跟踪使能线TE和跟踪禁用线TEB。SRAM单元202是图1A所示的存储单元100A的实施例。电流跟踪单元204是如图1B所示的存储单元100B的实施例。位线电容跟踪单元206是图1C所示的存储单元100C的实施例。如图2所示的存储单元阵列200的框图的部件类似于或相同于具有相同的参考标号的图1A至图1C中所示部件，并且省略其详细描述。
[0252]SRAM单元202包括SRAM存储单元的阵列，该阵列包括Μ行ΧΝ列，其中，Μ是对应于行数的整数并且Ν是对应于列数的整数。在一些实施例中，Μ是4至512的范围内的整数。在一些实施例中，Ν是4至512的范围内的整数。
[0253]跟踪单元201布置为存储单元阵列200的列。在一些实施例中，跟踪单元201定位为邻近SRAM单元202的边缘列。在一些实施例中，跟踪单元201的数量在1至512的范围内。
[0254]跟踪单元201包括一个或多个电流跟踪单元204。在一些实施例中，电流跟踪单元204的数量在1至512的范围内。电流跟踪单元204布置为存储单元阵列200的列。在一些实施例中，每个跟踪单元201都包括相应的电流跟踪单元204。
[0255]在一些实施例中，跟踪单元201进一步包括一个或多个位线电容跟踪单元206。在一些实施例中，存储单元阵列200不包括位线电容跟踪单元206。在一些实施例中,位线电容跟踪单元206的数量在0至511的范围内。位线电容跟踪单元206布置在存储单元阵列200的列中。
[0256]跟踪传输栅极控制单元208布置在存储单元阵列200的列中。每个跟踪传输栅极控制单元208都与相应的电流跟踪单元204相关联。
[0257]跟踪传输栅极控制单元210布置在存储单元阵列200的列中。每个跟踪传输栅极控制单元210都与相应的位线电容跟踪单元206相关联。在一些实施例中，跟踪传输栅极控制单元208与跟踪传输栅极控制单元210共享相同的列。
[0258]跟踪位线TBL电连接至跟踪单元201和感测放大器(SA)控制电路(未示出)。在一些实施例中，跟踪位线TBL是位于电流单元(current cell) 201之上的金属导电层。存储单元阵列200中的跟踪位线TBL在正y方向上延伸。
[0259]在一些实施例中，跟踪使能线TE电连接至电流跟踪单元204和跟踪使能控制电路(未示出)。在一些实施例中，跟踪使能线TE电连接至跟踪传输栅极控制单元208。在一些实施例中，跟踪使能线TE电连接至电流跟踪单元204和电源电压(VDD)端子(未示出)中的每个。在一些实施例中，跟踪使能线TE是位于跟踪传输栅极控制单元208之上的金属导电层。
[0260]跟踪禁用线TEB电连接至位线电容跟踪单元206和接地参考节点Vss (未示出)中的每个。在一些实施例中，跟踪禁用线TEB电连接至跟踪传输栅极控制单元210。
[0261]在一些实施例中，跟踪禁用线TEB是位于跟踪传输栅极控制单元210之上的金属导电层。
[0262]图3是根据一个或多个实施例的存储单元阵列300的框图。存储单元阵列300是具有类似元件的存储单元阵列200(图2中所示)的实施例。如图3所示，类似元件具有与如图2所示相同的参考标号。与存储单元阵列200(图2中所示)相比较，存储单元阵列300中的字线WL朝向跟踪单元201延伸(例如，在负X方向上)。
[0263]与存储单元阵列200相比较(图2所示)，存储单元阵列300中的跟踪位线TBL在负1方向上延伸。
[0264]图4是根据一个或多个实施例的存储电路400的框图。图4的存储电路400的部件与具有相同的参考标号的图1A、图1B、图2以及图3所示的部件相同或相似，并且省略了其详细描述。存储电路400的框图是修改为形成其他结构的基础，诸如本文中所述的结构(例如，图1A至图1D、图2至图13D)。
[0265]存储电路400包括SRAM存储单元阵列402、电流跟踪单元404、电容跟踪单元406以及感测放大器时钟(SA elk)生成器408。
[0266]SRAM存储单元阵列402是具有类似元件的存储单元阵列200 (图2中所示)的实施例。如图4所示,类似元件具有与如图2所示的相同的参考标记。SRAM存储单元阵列402是具有类似元件的存储单元阵列300(图3中所示)的实施例。如图4所示，类似元件具有与如图3所示的相同的参考标记。
[0267]电流跟踪单元404是具有类似元件的电流跟踪单元204(图2中所示)的实施例。如图4所示，类似元件具有与如图2所示的相同的参考标号。
[0268]电容跟踪单元406是具有类似元件的电容跟踪单元206 (图2中所示)的实施例。如图4所示，类似元件具有与如图2所示的相同的参考标号。
[0269]在一些实施例中，位线跟踪电流1n配置为对用于总读取电流Iread的改变的较坏情况进行仿真。在一些实施例中，通过公式1来表示总读取电流Iread:
[0270]总Iread = (Ireadl*a) - (1ff*b)(1)
[0271]其中，总Iread是存储电路400的总读取电流，Ireadl是用于每个位线跟踪单元402的总读取电流，a是电流跟踪单元402的行数，1ff是用于每个电容跟踪单元404的总位线电流，以及b是电容跟踪单元404的行数。
[0272]在一些实施例中，电流跟踪单元402的行数对应于位数。在一些实施例中，电容跟踪单元404的行数对应于位数。
[0273]图5A是根据一个或多个实施例的图1A中的存储单元100A的布局图500的一部分。图5A所示的布局图500的部件与图1A和图1B中所示的具有相同参考标号的这些部件相同或相似，并且省略其详细描述。在布局图500示出通孔(例如，vial)的同时，为了容易查看，没有示出第一金属层。金属层M0 (未示出)包括栅极接触件、对接接触件以及较长接触件。在一些实施例中，栅极接触件、对接接触件和较长接触件被称为局部互连件(L1)。
[0274]布局图500是单鳍式存储单元的实施例。布局图500包括N阱区N_well和P阱区P_Well-l和P_well-1。单元边界504限定单位单元502。单位单元502包括晶体管器件PU-l、PU-2、ro-l、PD-2、PG-l、和PG-2。在一些实施例中，单位单元502是6晶体管(6T)配置。在一些实施例中，单位单元502的形状为矩形单元形状。单位单元502包括第一 X间距XI和第一 Y间距Y1。在一些实施例中，单位单元502是配置为连接至写辅助电路的单鳍式存储单元。
[0275]图5A所示的布局500的PU晶体管(例如，PD-1和PD-2)包括第一沟道宽度(鳍宽度-1)和第二沟道宽度(鳍宽度_2)。在一些实施例中，第一沟道宽度(鳍宽度-1)比第二沟道宽度(鳍宽度-2)宽至少10%。
[0276]图5B是根据一个或多个实施例的图5A中的存储单元500A的布局图500’的一部分。图5B所不的布局图500’的部件与图1A和图1B所不的具有相同参考标号的这些布局相同或相似，并且省略其详细描述。在布局图500’示出通孔(例如，vial)的同时，为了容易观看，没有示出第一金属层。金属层M0 (未示出)包括栅极接触件、对接接触件和较长接触件。在一些实施例中，栅极接触件、对接接触件和较长接触件被称为局部互连件(LI)。
[0277]布局图500’是混合多鳍/单鳍式存储单元的实施例。例如，如图5B所示，晶体管器件PU-ι和PU-2是单鳍式晶体管器件，并且晶体管器件ro-l、PD-2、PG-l、和PG-2是多鳍式晶体管器件。
[0278]布局图500’包括N阱区N_well和P阱区P_Well_l和？_￥611_1。单元边界504’限定单位单元502’。单位单元502’包括晶体管器件PU-1、PU-2、PD-1、PD-2、PG-1、和PG-2。在一些实施例中，单位单元502’是6T配置。在一些实施例中，单位单元502’的形状是矩形单元形状。单位单元502’包括第二 X间距X2和第二 Y间距Y2。在一些实施例中，第二X间距X2大于第一 X间距XI。在一些实施例中，第一 Y间距Y1基本等于第二 Y间距Y2。在一些实施例中，单位单元502’包括多鳍/单鳍式混合存储单元，其被配置为没有连接至写辅助电路。在一些实施例中，X2与Y2(X2/Y2)的单元间距比率基本等于2.8。在一些实施例中，Χ2与Χ1(Χ2/Χ1)的长度比率基本等于1.235。
[0279]在一些实施例中，晶体管器件ro-1包括并联连接的至少两个晶体管器件，使得每个晶体管的源极端连接在一起、每个晶体管的漏极端连接在一起、以及每个晶体管的栅极端连接在一起。
[0280]在一些实施例中，晶体管器件ro-2包括并联连接的至少两个晶体管，使得每个晶体管的源极端连接在一起、每个晶体管的漏极端连接在一起、以及每个晶体管的栅极端连接在一起。
[0281]在一些实施例中，晶体管器件PG-1包括并联连接的至少两个晶体管，使得每个晶体管的源极端连接在一起、每个晶体管的漏极端连接在一起、以及每个晶体管的栅极端连接在一起。
[0282]在一些实施例中，晶体管器件PG-2包括并联连接的至少两个晶体管，使得每个晶体管的源极端连接在一起、每个晶体管的漏极端连接在一起、以及每个晶体管的栅极端连接在一起。
[0283]图6A是根据一个或多个实施例的图1C中的存储单元100C的布局图600的一部分。图6A所示的布局图600的部件与图1A至图1C所示的具有相同参考标号的这些部件相同或相似，并且省略其详细描述。在布局图600示出第一通孔(例如，vial)时，为了容易观看，没有示出第一金属层。金属层M0 (未示出)包括栅极接触件、对接接触件和较长接触件。在一些实施例中，栅极接触件、对接接触件和较长接触件被称为局部互连件(LI)。
[0284]在一些实施例中，布局图600是具有类似元件的布局图500 (图5A所示)的实施例。如图6A所示，类似元件具有如图5A所示的相同参考部件。在一些实施例中，布局图600是SRAM电流跟踪单元(例如，存储单元100C)的布局图。布局图600是全单鳍式SRAM电流跟踪单元。NM0S晶体管ro-1的栅极和PM0S晶体管PU-ι的栅极通过栅极接触件1和第一通孔电连接至电源电压参考导体CVdd线。
[0285]图6B是根据一个或多个实施例的图1C中的存储单元100C的布局图600’的一部分。图6B所示的布局图600’的部件与图1A至图1C所示的具有相同的参考标号的这些部件相同或相似，并且省略其详细描述。在布局图600’示出了第一通孔(例如，vial)的同时，为了容易查看，没有示出第一金属层。金属层M0(未示出)包括栅极接触件、对接接触件和较长接触件。在一些实施例中，栅极接触件、对接接触件和较长接触件被称为局部互连件(LI)。
[0286]在一些实施例中，布局图600’是具有类似元件的布局图500’(图5B中所示)的实施例。如图6B所示，类似元件具有如图5B所示的相同的参考标号。在一些实施例中，布局图600’是SRAM电流跟踪单元(例如，存储单元100C)的布局图。布局图600’是多鳍式SRAM电流跟踪单元。NM0S晶体管Η)-1的栅极和PM0S晶体管PU-1的栅极通过栅极接触件1和第一通孔Vial电连接至电源电压参考导体CVdd线。
[0287]图7A是根据一个或多个实施例的图1C中的存储单元100C的布局图700A的一部分。图7A所示的布局图700A的部件与图1A至图1C所示的具有相同参考标号的这些部件相同或相似，并且省略其详细描述。布局图700A是具有类似元件的布局图600 (图6A所示)的实施例。如图7A所示，类似元件具有如图6A所示的相同的参考标号。在一些实施例中，布局图700A是SRAM电流跟踪单元(例如，存储单元100C)的布局图。布局图700A是全单鳍式SRAM电流跟踪单元。
[0288]与布局图600(如图6A所不)相比较，布局图700A包括金属层Ml、金属层M2和多个第二通孔via2。金属层M0包括栅极接触件、对接接触件和较长接触件。
[0289]NM0S晶体管Η)-1的栅极和PM0S晶体管PU_1的栅极通过栅极接触件1和第一通孔vial电连接至电源电压参考导体CVdd线。
[0290]金属层M0位于金属层Ml之下。金属层M0将电流跟踪单兀的栅极和漏极电连接至其他金属层(例如，金属层Ml、金属层M2、金属层M3)。金属层M0包括一个或多个局部互连件。局部互连件包括图7A的电流跟踪单元的接触件(例如，较长接触件、对接接触件和栅极接触件)。
[0291 ] 零通孔via-Ο将金属层M0电连接至金属层Ml。
[0292]金属层Ml位于金属层M2之下。金属层Ml通过第一通孔vial将金属层M2电连接至金属层M0。
[0293]金属层M2位于金属层M3