存储器件及包括存储器件的存储系统的制作方法
【专利说明】存储器件及包括存储器件的存储系统
[0001]相关申请的交叉引用
[0002]本申请要求2014年7月30日提交的韩国专利申请N0.10-2014-0097252的优先权，其全部内容通过引用合并于此。
技术领域
[0003]本发明的示例性实施例涉及存储器件及包括存储器件的存储系统，更具体而言涉及存储器件的修复操作及包括存储器件的存储系统。
【背景技术】
[0004]图1是示出一般存储器件、例如动态随机存取存储器(DRAM)器件中的修复操作的框图。
[0005]存储器件可包括多个存储体，图1示出其一个实例。参见图1，存储器件包括存储器阵列110，其具备多个存储器单元；行电路120，其用于激活基于行地址R_ADD选中的字线；以及列电路130，其用于访问(指读取或写入)基于列地址C_ADD选中的位线的数据。
[0006]行熔丝电路140储存与存储器阵列110的存储器单元之中的缺陷存储器单元相对应的行地址的修复行地址REPAIR_R_ADD。行比较器150将储存在行熔丝电路140中的修复行地址REPAIR_R_ADD与从存储器件外部输入的行地址R_ADD相比较。当修复行地址REPAIR_R_ADD与行地址R_ADD相同时，行比较器150对行电路120进行控制以激活冗余字线，而不激活基于行地址R_ADD指定的字线。总之，用冗余行(即冗余字线)来替换与储存在行熔丝电路140中的修复行地址REPAIR_R_ADD相对应的行(即字线)。
[0007]图1所示的信号RACT响应于用于激活存储器阵列110中的字线的激活命令而被使能，且信号RACT响应于用于去激活字线的预充电命令而被禁止。此外，“IRD”代表读取命令，“IWR”则为写入命令。
[0008]行熔丝电路140 —般使用激光熔丝。激光熔丝根据激光熔丝是否切断而储存逻辑高电平的数据或逻辑低电平的数据。激光熔丝可在晶片阶段被编程，不过一旦半导体晶片放入半导体封装中，激光熔丝则无法被编程。此外，由于减小节距长度的技术限制，难以将激光恪丝设计成小于给定尺寸。
[0009]为减轻此类问题，如在美国专利第6940751、6777757、6667902、7173851及7269047号中公开的，存储器件可包括非易失性存储器，诸如电熔丝阵列电路、NAND快闪存储器、N0R快闪存储器、磁阻随机存取存储器(MRAM)、自旋转移力矩磁阻随机存取存储器(STT-MRAM)、电阻式随机存取存储器(ReRAM)、相变随机存取存储器(PC RAM)等，并在非易失性存储器中储存修复数据，例如修复地址。
[0010]图2是示出用于在存储器件中储存修复数据的非易失性存储器电路的框图。
[0011]参见图2，存储器件包括多个存储体ΒΚ0至BK3、寄存器210_0至210_3、以及非易失性存储器电路201。寄存器210_0至210_3分别被提供用于存储体ΒΚ0至BK3以储存修复数据。
[0012]非易失性存储器电路201取代图1所示的行熔丝电路140。非易失性存储器电路201储存用于存储体ΒΚ0至BK3的修复数据，例如修复地址。非易失性存储器电路201可为诸如电熔丝阵列电路、NAND快闪存储器、N0R快闪存储器、磁阻随机存取存储器(MRAM)、自旋转移力矩磁阻随机存取存储器(STT-MRAM)、电阻式随机存取存储器(ReRAM)、相变随机存取存储器(PC RAM)等非易失性存储器中的一种。
[0013]分别为存储体ΒΚ0至BK3提供的寄存器210_0至210_3储存对应的存储体的修复数据。举例来说，寄存器210_0储存存储体ΒΚ0的修复数据，寄存器210_2储存存储体BK2的修复数据。寄存器210_0至210_3由锁存器电路构成，只要有电力供应至其便可储存修复数据。要储存在寄存器210_0至210_3中的修复数据从非易失性存储器电路201传送。
[0014]储存在非易失性存储器电路201中的修复数据不直接使用，而是移动至并且储存在寄存器210_0至210_3中以被使用。这是因为非易失性存储器电路201呈阵列，需要花时间来调用储存在阵列中的数据。总之，不可能立刻从非易失性存储器电路201读取数据。这是可能无法使用储存在非易失性存储器电路201中的数据来执行修复操作的原因。因此，要执行将储存在非易失性存储器电路201中的修复数据传送至并储存在寄存器210_0至210_3中的启动操作。在启动操作之后，使用储存在寄存器210_0至210_3中的数据来执行修复操作。
[0015]当用非易失性存储器电路201和寄存器210_0至210_3取代行熔丝电路140时，也可以修复在晶片阶段之后检测到的存储器件缺陷。研究人员和业界正进一步研究能够通过访问非易失性存储器电路201来修复在存储器件的制造完成之后和/或在包含存储器件的产品售出之后检测到的存储器件缺陷的技术。
【发明内容】
[0016]本发明的实施例针对用于永久地或暂时地选择性修复存储器件的多种技术。
[0017]根据本发明的一个实施例，一种存储器件包括:非易失性存储器电路，适于储存系统硬修复数据；暂时存储器电路，适于储存系统软修复数据；系统寄存器电路，适于在启动操作期间接收和储存所述系统硬修复数据或所述系统软修复数据；以及存储体，适于基于储存在所述系统寄存器电路中的第一数据来执行修复操作。
[0018]所述存储器件还可以包括:存储器寄存器电路，适于在所述启动操作期间接收和储存存储器硬修复数据，所述非易失性存储器电路可以储存所述存储器硬修复数据，并在所述启动操作期间将所述存储器硬修复数据传送至所述存储器寄存器，所述存储体基于储存在所述系统寄存器电路中的所述第一数据和储存在所述存储器寄存器电路中的第二数据来执行所述修复操作。
[0019]所述存储器硬修复数据可以在所述存储器件被制造时被编程以储存在所述非易失性存储器电路中。
[0020]所述系统硬修复数据和所述系统软修复数据可以从存储器控制器传送至所述存储器件，以储存在所述非易失性存储器电路和所述暂时存储器电路中。
[0021]所述系统硬修复数据和所述存储器硬修复数据可以永久保持在所述非易失性存储器电路中，以及当所述存储器件断电时，所述系统软修复数据、所述第一数据和所述第二数据从所述暂时存储器电路、所述存储器寄存器电路和所述系统寄存器电路中擦除。
[0022]所述非易失性存储器电路可以包括一次性可编程存储器单元，其中一旦数据被编程，则数据不可改变(永久)。
[0023]根据本发明的另一实施例，一种存储器件包括:非易失性存储器电路，包括:第一至第N存储器区域，用于储存第一至第N存储体的存储器硬修复数据；以及第一至第N系统区域，用于储存第一至第N存储体的系统硬修复数据；暂时存储器电路，包括第一至第N暂时区域，用于储存所述第一至第N存储体的系统软修复数据；第一至第N存储器寄存器电路，适于在启动操作期间接收和储存在所述第一至第N存储器区域中储存的存储器硬修复数据；第一至第N系统寄存器电路，适于在所述启动操作期间接收和储存在所述第一至第N系统区域中储存的系统硬修复数据或在所述第一至第N暂时区域中储存的系统软修复数据；以及所述第一至第N存储体，适于基于储存在所述第一至第N存储器寄存器电路中的第一数据和储存在所述第一至第N系统寄存器电路中的第二数据来执行修复操作，其中，所述N为大于1的整数。
[0024]所述第一至第N存储体的存储器硬修复数据可以在所述存储器件被制造时被编程以储存在所述第一至第N存储器区域中。
[0025]所述第一至第N存储体的系统硬修复数据和所述第一至第N存储体的系统软修复数据可以从存储器控制器传送至所述存储器件，以储存在所述第一至第N系统区域和所述第一至第N暂时区域中。
[0026]当存储体地址和正常地址连同系统硬修复命令施加于所述存储器件时，所述正常地址可以被编程在所述第一至第N系统区域之中的基于所述存储体地址而选中的系统区域中。
[0027]当存储体地址和正常地址连同系统软修复命令施加于所述存储器件时，所述正常地址可以被编程在所述第一至第N暂时区域之中的基于所述存储体地址而选中的暂时区域中。
[0028]当所述存储器件加电时施加所述系统软修复命令时，储存在所述第一至第N暂时区域中的系统软修复数据可以在所述启动操作期间传送至所述第一至第N系统寄存器电路，以及当所述存储器件加电时未施加所述系统软修复命令时，储存在所述第一至第N系统区域中的系统硬修复数据可以在所述启动操作期间传送至所述第一至第N系统寄存器电路。
[0029]所述非易失性存储器电路可以包括一次性可编程存储器单元，其中一旦数