存储器测试方法
【技术领域】
[0001]本发明是有关于一种存储器的测试方法，且特别是有关于一种利用半页读取(half page read)的存储器的测试方法。
【背景技术】
[0002]闪存在电子装置中扮演重要角色。比如，包括闪存的记忆卡可用于扩充移动装置的储存空间。于存储器芯片生产后，会对该批存储器芯片进行测试。故而，如何能快速完成存储器测试，乃是努力方向之一。
【发明内容】
[0003]本发明是有关于一种存储器的测试方法，其利用半页读取，以缩短测试时间。其中，于半页读取时，各存储器单元被读取与测试单一半边。
[0004]根据本发明一实施例，提出一种测试方法，用以测试一存储器装置，该存储器装置包括一存储器阵列，该存储器阵列包括多个对称存储器单元、多条字线与多条位线，该测试方法包括下列步骤。于测试这些字线的第一字线时，充电这些位线的第一位线以测试该第一位线的相邻一第一对称存储器单元的第一半边的单一位；充电这些位线的第二位线以测试该第二位线的相邻一第二对称存储器单元的第二半边的单一位。于测试这些字线的第二字线时，充电这些位线的该第一位线以测试该第一位线的相邻一第三对称存储器单元的该第二半边的单一位；以及充电这些位线的该第二位线以测试该第二位线的相邻一第四对称存储器单元的该第一半边的单一位。于测试各这些字线时，各这些位线被充电一次。
[0005]根据本发明另一实施例，提出一种测试方法，用以测试存储器装置，该存储器装置包括存储器阵列，该存储器阵列包括多个对称存储器单元、多条位线与多条字线。对该存储器阵列进行半页读取，于半页读取过程中所找出的该存储器阵列的至少一坏线的数量为第一数量，其中，于进行半页读取时，对每一这些对称存储器单元的第一半边与第二半边中择一读取。修补于半页读取过程中所找出的该至少一坏线。对修补后的该存储器阵列进行全页读取，并记录缺陷状态，于全页读取过程中所找出的至少一坏线的数量为第二数量，其中，于进行全页读取时，对每一这些对称存储器单元读取该第一半边与该第二半边。根据该缺陷状态，以及该第一数量与该第二数量之间的关系，决定该存储器装置是否通过测试。
[0006]为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合所附图式，作详细说明如下:
【附图说明】
[0007]图1显示一存储器装置的方块示意图。
[0008]图2显示存储器阵列。
[0009]图3A?图3B显示根据本发明实施例的测试示意图。
[0010]图4显示根据本发明另一实施例的量产前的测试流程图。
[0011]图5显示根据本发明另一实施例的量产测试流程图。
[0012]【符号说明】
[0013]100:存储器装置110:存储器阵列
[0014]120:第一冗余电路 130:第二冗余电路
[0015]140:错误校正电路
[0016]WL0、WL1:字线
[0017]210_0_0 ?210_1_(Ν+2):存储器单元
[0018]BL0 ?BL(N+3):位线
[0019]410 ?455:步骤
[0020]510 ?540:步骤
【具体实施方式】
[0021]本说明书的技术用语是参照本技术领域的习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语的解释是以本说明书的说明或定义为准。
[0022]本发明的各个实施例分别具有一或多个技术特征。在可能实施的前提下，本技术领域具有通常知识者可选择性地实施任一实施例中部分或全部的技术特征，或者选择性地将这些实施例中部分或全部的技术特征加以组合。
[0023]图1显示一存储器装置的方块示意图。如图1所示，存储器装置100至少包括:存储器阵列110、第一冗余(redundancy)电路120、第二冗余电路130与错误校正电路(ECC,Error Correct1n Circuit)140。
[0024]存储器阵列110包括多个存储器单元、多条字线与多条位线。这些存储器单元排列成阵列。各存储器单元为一对称性存储器单元。此对称性存储器单元包括左半部与右半部，各半部可以储存至少一位，且左半部与右半部的位数是相同的。
[0025]于存储器阵列110中，字线的方向比如为X方向(水平方向)，而位线的方向比如为y方向(垂直方向)。
[0026]第一冗余电路120比如为X方向(水平方向)冗余电路。于测试后，如果在该字线上的缺陷存储器单元的数量达到一第一门限值，则可以利用第一冗余电路120来替换(修补)这条字线上的所有存储器单元。
[0027]第二冗余电路130比如为y方向(垂直方向)冗余电路。于测试后，如果在该位在线的缺陷存储器单元的数量达到一第二门限值，则可以利用第二冗余电路130来替换(修补)这条位在线的所有存储器单元。
[0028]于测试后，如果一条位线或一条字线上的缺陷存储器单元的数量少于第一 /第二门限，则可利用错误校正电路140来替换(修补)之。
[0029]图2显示存储器阵列110的示意图。如图2所示，于存储器阵列110中，字线WL0耦接至存储器单元 210_0_0、210_0_1、210-0_2、...、210_0_N、210_0_(N+1)、210_0_(N+2)...。N为正整数。相似地，字线WL1耦接至存储器单元210-1_0、210_1_1、210_1_2、...、210_1_Ν、210_1_(Ν+1)、210_1_(Ν+2)...。为方便显示，图2显示出2条字线WL0与WL1，但当知，存储器阵列110并不受限于此。
[0030]存储器单元210_0_0的栅极耦接至字线WL0，其漏极与源极之一耦接至位线BL0，其漏极与源极之另一耦接至位线BL1。其余存储器单元的耦接关系可依此类推。
[0031]耦接至同一字线的这些存储器单元可被分组为多个页(page)。更进一步说，同一存储器单元的左半边位与右半边位可属不同页。以图2为例，存储器单元210_0_0的左半边位属于页0，右半边位属于页32。在图2中，显示于存储器单元的半边位内的数字代表此存储器单元的此半边位的页编号。
[0032]现将说明本发明实施例如何进行存储器测试。为方便说明，在底下，乃是对字线WL0、WL1...依序测试，但当知本发明并不受限于此种测试顺序。
[0033]在本发明实施例中，于进行半页读取时，乃是读取每一存储器单元的单一半边(可能是左半边或右半边)(也就是说，此存储器单元的左右半边不会皆被读取与测试)，且于测试同一条字线时，每一条位线只被充电/感应一次。另外，于测试时，同一位在线的约一半存储器单元被读取与测试其左半边位，而同一位在线的约有另一半存储器单元被读取与测试其右半边位。同样地，于测试时，同一字线上的约有一半存储器单元被读取与测试其左半边位，而同一字线上的约有另一半存储器单元被读取与测试其右半边位。
[0034]图3A?图3B显示根据本发明实施例的测试示意图。为简化起见,于测试时,如果字线有被施加测试电压的话，则此字线将被标示为(+V);相反地，如果字线被施加接地电压的话，则此字线将被标示(GND)。此外，当在测试字线时，属于同一页的这些存储器单元会被一起读取与测试。