一种基于隔离型存储阵列结构的固态存储器的制造方法
【技术领域】
[0001]本实用新型属于半导体存储器领域，更具体地，涉及一种基于隔离型存储阵列结构的固态存储器。
【背景技术】
[0002]随着信息高速公路与信息产业的飞快发展，信息存储技术作为人机接口的核心技术之一显得越来越重要。人们对数据存储，处理和传输的需求呈几何级数式急剧增加，直接导致了信息存储技术的高速发展。
[0003]目前，固态存储器占据全球半导体产业1/4以上的市场份额并保持着较高的增速，其可分为两大类:易失性存储器(Volatile Memory, VM)和非易失性存储器(Non-Volatile Memory, NVM)。其中VM主要包括动态随机存储器(DRAM)和静态随机存储器(SRAM)，它们所存储的数据会随着断电而丢失，但其极高的读写速度使之成为最主要的缓存设备，并占固态存储器市场最大份额长达10年；随着移动互联技术的飞速发展，以闪存(Flash Memory)为代表的NVM被广泛应用于各类便携电子产品中(比如手机、数码相机等)，并且闪存逐步取代DRAM成为市场份额最大的半导体存储器。
[0004]尽管如此，闪存却并非理想的非易失性存储技术，这是由于:(I)当半导体工艺尺寸小于22纳米后，由于漏电流太大闪存将不能稳定工作，因而限制了闪存容量的进一步提高；(2)闪存复杂的时间消耗程序使得数据必须以块为单位(block-unit)写入，使其写数据的时间为微秒数量级，不能适应数据快速写入的需要；(3)其重复可擦写次数只有16次，这显然无法满足市场对下一代大容量高速随机存储器的需求。
[0005]目前，新型固态半导体随机存储器如磁随机存取存储器(MRAM)、铁电随机存储器(FeRAM)、相变随机存储器(PCRAM)、阻变存储器(RRAM)和忆阻器等被提出和研究，这几种存储器都具有非易失性特点和与主存相当的速度，可以作为通用存储器使用而无须结合使用多种存储器。
[0006]而目前大规模应用于固态半导体储存器件的传统阵列结构如图3所示，采用双译码结构(X-Y译码)。读写操作时，只有X方向和Y方向的地址线同时导通的存储单元才会被选中。传统阵列结构其外加电流的情况如图1所示。
[0007]图1 (a)中所示为传统crossbar立体图结构示意图，图中选取了 4个位置紧密靠近的单元进行示意，分别为I号到4号。如图1 (b)，理想情况下，当通过X、Y选址对I号单元加电压时，有电流通过I号单元，I号单元的信息被读出或擦写，其他单元由于没有被选通，所存储的信息不会被改变。但在实际情况下，由于单元及阵列的制备工艺存在不均匀性，当某个单元电阻与其它单元的电阻相比差异较大或发生短路或断路失效时，如图1(C)所示，在针对I号单元的写入情况下，电流也可以依次流经2号、4号和3号单元，形成电流通路，由此导致了 4个单元的混连，如图1 (d)所示。在实际的半导体存储阵列中，X和Y两个方向的电极线远远多于图1中的8根，因此其中的串联并联等混联情况可能更多更复杂，并依赖于工艺的均匀性和稳定性。在对某个单元进行写入时，这种混联情况将导致其他单元中有微弱的电流流过，形成串扰，这将严重影响存储阵列的信息存储稳定性。
[0008]以MRAM中的磁隧道结(MTJ)阵列为例，信息写入时，单元两端要达到一定的电场强度，MgO势皇层才会隧穿导通。而MgO的制备偶尔会出现缺陷。如果2号、3号、4号单元中的某个单元的势皇层溅射时出现缺陷而发生短路，导致上下CoFeB接触导通时，或I号单元出现断路时，电流将不流经I号目标单元，而直接经由缺陷单元的小电阻路径通过，不仅导致相邻I号单元写入失败，严重情况下还会影响与缺陷单元共享X或Y选址线的其他单元的信息读写。
【实用新型内容】
[0009]针对现有技术的缺陷，本实用新型的目的在于提供一种基于隔离型存储阵列结构的固态存储器，旨在解决现有技术中由于制备过程中工艺的均匀性及稳定性欠佳导致的半导体存储阵列中单元间的混联串扰问题。
[0010]本实用新型提供了一种基于隔离型存储阵列结构的固态存储器，包括多个阵列(M行XN列)分布的存储单元，某一方向的每条地址选择线只与一个存储单元相连。当读写操作时，选定任一条行选线和任一条列选线，读写电流只能流经一个存储单元。
[0011]该固态存储器包括MXN个上电极、N个下电极以及MXN个功能层；每个上电极只与一个功能层相连；功能层位于上电极与所述下电极之间；通过外部的控制信号选择X方向的第i个上电极(0〈i彡MXN)和Y方向的第j个下电极(0〈j彡N)，使得由第i个上电极、功能层和第j个下电极构成的存储单元工作；
[0012]沿着上电极的方向定义为X方向，沿着下电极的方向定义为Y方向，M、N为大于等于2的整数，i为上电极的序号，i = 1，2，……MXN，j为下电极的序号，j = 1，2，……N。这里，X方向和Y方向、上电极和下电极的定义只是为了区分两个不同的方向和存储单元两端的不同电极而已，相互之间可以互换。
[0013]所述上、下电极材料可以为常规电极材料，如Ag、Cu、Au、Pt、TiW，也可以是复合多层膜结构，如Ta/Cu、Ta/Cu/Ta。固态存储器中的功能层可以为阻变材料、铁电材料、磁阻多层膜材料、忆阻材料。
[0014]该隔离型存储阵列结构通过降低阵列集成度，提高了阵列各存储单元的读写精度。实施读写操作时，由于某一方向的地址选择线相对独立，每条线只和一个存储单元相连，只要选定任一条行选线和任一条列选线，读写电流将只能流经唯一的一个存储单元，即使由于工艺的均勾性或稳定性问题，该存储单元成为缺陷单元，该读写操作也不会影响到其他存储单元的信息存储状态，即不会出现传统crossbar阵列结构中的混联情况，有效地提尚了读与操作的精度。
[0015]与传统的crossbar相比，本实用新型中的隔离型crossbar通过一定程度降低单元阵列集成度，提高了阵列各存储单元的读写精度。当外电源加在某一个上电极(X方向地址线)和某一个下电极(Y方向地址线)时，确保了仅有一个单元中有电流通过；不仅可以提高存储单元读写操作的成功率，而且在制备过程中具有更高的光刻对准精度。
【附图说明】
[0016]图1传统crossbar阵列结构外加电流示意图；其中，(a)为传统crossbar立体图结构示意图，(b)目标单元电流通过，(C)其他单元电流通过，(d)4个单元的混联示意图。
[0017]图2本实用新型所述隔离型crossbar阵列立体结构及外加电流示意图；其中，(a)隔离型crossbar立体图结构示意图，(b)目标单元电流路径。
[0018]图3传统crossbar阵列各层及制备工艺流程示意图；其中，(a)为下电极层图形，(b)为功能层图形，(c)为上电极层图形，(d)为对准后的完整crossbar图形。
[0019]图4本实用新型所述隔离型crossbar阵列各层及制备工艺流程示意图，其中，(a)下电极层图形，(b)功能层图形，(c)上电极图形，(d)对准后的完整隔离型crossbar图形。
[0020]图5本实用新型实施例一所述MRAM阵列中的MTJ单元膜层结构示意图。
【具体实施方式】
[0021]为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
[0022]本实用新型属于半导体存储器领域，提供了一种可用于Flash，MRAM，PCRAM，RRAM、忆阻器等各类固态存储器的隔离型存储阵列结构；本实用新型提供的阵列结构能够提高读写操作的成功率。
[0023]本实用新型针对传统crossbar存储阵列结构中由于制备过程中工艺的均勾性及稳定性欠佳导致的半导体存储阵列中单元间的混联串扰问题，提供一种改良的隔离型crossbar结构，来减少读写过程中发生单元间串扰的可能性，并提高读写操作的成功率。
[0024]传统crossbar阵列结构各层及制备工艺流程示意图如图3所示，依据功能大致可以分成3层结构。
[0025]图3 (a)是下电极层图形(仅画出8条)，图中的下电极线对应于实际存储阵列的X方向上的行选线(实际存储器中，行选线数量可能远远大于8条)，图3(b)是功能层图形，图3(c)是上电极图形(仅画出8条)，对应于实际存储阵列的Y方向上的列选线(实际存储器中，列选线数量可能远远大于8条)，图3(d)是对准后的完整crossbar图形。从图中可以明显看出，8条上电极线或下电极线全部是各自导通的，存在电信号在各个单元之间串扰混联的可能性，导致单元读写的失效或信息存储的不稳定。
[0026]本实用新型提供一种隔离型crossbar结构，通过将每个单元独立开，杜绝了单元之间串联和并联的可能，也减少了测试时发生单元间串扰的可能性。图2是所述隔离型crossbar立体结构示意图。从图中可以明显看出隔离型crossbar结构存储单元间没有串并联。当某一个上电极和某一个下电极通电时，只有一个存储单元有外加电压。图4所示是本实用新型设计的新型隔离型crossbar结构各层及制备工艺流程示意图(以2X4crossbar结构为例)，依据功能可以分成三层。
[0027]图4(a)是下电极层图形。隔离型crossbar结构的下电极图形中的下电极线(某一方向地址选择线)相互之间独立，每条电极线只和一个存储单元相连。而传统crossbar阵列结构中每条电极线同时连接多个存储单元，如图2(a)所示。
[0028]图4(b)是功能层图形。隔离型crossbar结构的功能层方块只有8个，小方块尺寸足够大，便于光刻时，层间的套刻对准。而传统的crossbar结构在功能层有8*8 = 64个点，如此密集的点导致每一个点的面积都要尽可能的小以避免点与点之间因相互接触而导致短路。
[0029]图4(c)是上电极图形。隔离型crossbar结构的上电极线(另一方向地址选择线)和传统的crossbar阵列结构相同，每条线同时和多个存储单元相连。但由于下电极线的相互独立(只与一个存储单元相连)，实施读写操作时，只要选定任一条上电极线和任一条下电极线，读写电流将只能流经唯一的一个存储单元，即使由于工艺的均勾性或稳定性问题，该存储单元成为缺陷单元，该读写操作也不会影响到其他存储单元的信息存储状态，即不会出现传统crossbar阵列结构中的混联情况，有效地提高了读写操作的精度。图4(d)是将三层重叠对准后的完整crossbar图形。
[0030]与传统的crossbar相比，本实用新型中的隔离型crossbar通过一定程度降低单