半导体封装件及其制法的制造方法与工艺

本发明涉及一种半导体封装件及其制法，尤指一种堆栈芯片型式的半导体封装件及其制法。

背景技术：
随着时代的进步，现今电子产品均朝向微型化、多功能、高电性及高速运作的方向发展，为了配合此一发展趋势，半导体业者莫不积极研发体积微小、高性能、高功能、与高速度化的半导体封装件，藉以符合电子产品的要求。请参阅第5,202,754与5,270,261号美国专利，其揭露一种半导体封装件及其制法，其主要通过于一具有多个半导体芯片的晶圆中埋设有蚀刻停止层（etchstoplayer），并将该晶圆接合（bond）至一承载板上，接着，进行蚀刻步骤，使该晶圆的厚度减少至该蚀刻停止层处，并于该晶圆中形成有贯穿的硅穿孔（Through-SiliconVia，简称TSV），且于该硅穿孔中形成有导电通孔，最后再将该晶圆从该承载板去除（debond），而最终可得到厚度较薄的半导体芯片，则可使用该半导体芯片来堆栈完成一整体体积较小且高功能的3D-IC封装件。但是，前述现有专利在从该承载板上取下该半导体芯片时，容易使厚度较薄的半导体芯片毁损；又接合与去除的步骤容易使晶圆破裂或毁损；且现有的制法是以整片晶圆结合至承载板，而无法仅针对已知良好晶粒（knowngooddie），进而增加整体成本；此外，已薄化的半导体芯片容易有翘曲现象，而使后续的接合工艺不易成功。因此，如何避免上述现有技术中的种种问题，从而提供一种较佳的半导体封装件及其制法，实已成为目前亟欲解决的课题。

技术实现要素：
有鉴于上述现有技术的缺陷，本发明的主要目的在于提供一种半导体封装件及其制法，能有效提高良率与增进整体散热效率。本发明的半导体封装件，其包括：线路增层，其具有多个外露于其顶面的电性连接垫；第一半导体芯片，其覆晶接置于该线路增层的顶面，且具有相对的第一作用面与第一非作用面，该第一作用面具有多个电性连接该电性连接垫的第一电极垫，于该第一非作用面之侧形成有多个第一通孔，且于各该第一通孔中形成有电性连接该第一电极垫的第一凸块；电子组件，其接置于该第一半导体芯片上，且电性连接该第一凸块；以及封装胶体，其形成于该线路增层的顶面上，且包覆该第一半导体芯片与电子组件。本发明提供另一种半导体封装件，其包括：承载板，其具有多个外露于其顶面的电性连接垫；第一半导体芯片，其覆晶接置于该承载板的顶面，且具有相对的第一作用面与第一非作用面，该第一作用面具有多个电性连接该电性连接垫的第一电极垫，于该第一非作用面之侧形成有多个第一通孔，且于各该第一通孔中形成有电性连接该第一电极垫的第一凸块，又于该第一半导体芯片的第一非作用面上形成有导热层；电子组件，其接置于该第一半导体芯片上，且电性连接该第一凸块；以及封装胶体，其形成于该承载板的顶面上，且包覆该第一半导体芯片与电子组件，并外露该导热层边缘。本发明还提供一种半导体封装件的制法，其包括：提供一承载板，其具有相对的第一表面与第二表面，该第一表面上形成有线路增层，该线路增层具有多个外露于该线路增层顶面的电性连接垫；于该线路增层上覆晶接置第一半导体芯片，该第一半导体芯片具有相对的第一作用面与第一非作用面，该第一作用面具有多个电性连接该电性连接垫的第一电极垫；从该第一非作用面之侧薄化该第一半导体芯片；于该第一非作用面之侧形成多个第一通孔；于各该第一通孔中形成电性连接该第一电极垫的第一凸块；于该第一半导体芯片上接置电子组件，该电子组件具有相对的第二作用面与第二非作用面，该第二作用面具有多个电性连接该第一凸块的第二电极垫；以及于该线路增层上形成包覆该第一半导体芯片与电子组件的封装胶体。本发明提供另一种半导体封装件的制法，其包括：提供一承载板，其具有相对的第一表面与第二表面，该第一表面上形成有多个电性连接垫；于该第一表面上覆晶接置第一半导体芯片，该第一半导体芯片具有相对的第一作用面与第一非作用面，该第一作用面具有多个电性连接该电性连接垫的第一电极垫；从该第一非作用面之侧薄化该第一半导体芯片；于该第一非作用面之侧形成多个第一通孔；于各该第一通孔中形成电性连接该第一电极垫的第一凸块，并于该第一半导体芯片的第一非作用面上形成导热层；于该第一半导体芯片上接置电子组件，该电子组件具有相对的第二作用面与第二非作用面，该第二作用面具有多个电性连接该第一凸块的第二电极垫；以及于该第一表面上形成包覆该第一半导体芯片与电子组件的封装胶体。本发明提供又一种半导体封装件的制法，其包括：提供一承载板，其具有相对的第一表面与第二表面，该第一表面上形成有多个导电组件；于该第一表面上覆晶接置第一半导体芯片，该第一半导体芯片具有相对的第一作用面与第一非作用面，该第一作用面具有多个电性连接该导电组件的第一电极垫；从该第一非作用面之侧薄化该第一半导体芯片；于该第一非作用面之侧形成多个第一通孔；于各该第一通孔中形成电性连接该第一电极垫的第一凸块；于该第一半导体芯片上接置电子组件，该电子组件电性连接该第一凸块；以及于该第一表面上形成包覆该第一半导体芯片与电子组件的封装胶体。本发明再提供一种半导体封装件的制法，其包括：提供一承载板，其具有相对的第一表面与第二表面，该第一表面上形成有线路增层，该线路增层具有多个外露于该线路增层顶面的电性连接垫；于该线路增层上覆晶接置第一半导体芯片，该第一半导体芯片具有相对的第一作用面与第一非作用面，该第一作用面具有多个电性连接该电性连接垫的第一电极垫，该第一半导体芯片中具有电性连接该第一电极垫的第一凸块；从该第一非作用面之侧薄化该第一半导体芯片，以令该第一凸块外露于该第一非作用面；于该第一半导体芯片上接置电子组件，该电子组件电性连接该第一凸块；以及于该线路增层上形成包覆该第一半导体芯片与电子组件的封装胶体。由上可知，因为本发明直接在承载板上开始进行工艺，且后续不包括去除晶圆的步骤，所以可避免良率的减低；又本发明可先在该承载板上进行电性测试，并仅在电性测试无误之处接置良品芯片，因此能减少良率的损失；此外，半导体芯片是在接置在承载板上后才进行薄化步骤，而能避免薄化后的半导体芯片不易进行堆栈或接合步骤的缺点；况且，本发明最终可无须承载板，所以能有效减少封装件的厚度；此外，本发明还可设置有导热层与散热罩，所以可提供较佳的散热效率。附图说明图1-1至图1-33为本发明的半导体封装件及其制法的第一实施例的剖视图，其中，图1-7’至图1-8’为图1-7至图1-12的另一实施方法，图1-12’与图1-17’分别为图1-12与图1-17的另一实施例，图1-21’至图1-22’为图1-21至1-25的另一实施方法，图1-32’为图1-32的另一实施例；图2-1至图2-3为本发明的半导体封装件及其制法的第二实施例的剖视图；图3-1至图3-10为本发明的半导体封装件及其制法的第三实施例的剖视图；图4为本发明的半导体封装件的第四实施例的剖视图，其中，图4’为图4的另一实施例；图5-1至图5-5为本发明的半导体封装件及其制法的第五实施例的剖视图；图6-1至图6-6为本发明的半导体封装件及其制法的第六实施例的剖视图，其中，图6-6’为图6-6的另一实施例；以及图7-1至图7-5与图8-1至图8-3为本发明的半导体封装件及其制法的第七实施例的剖视图，其中，图8-1至图8-3为图7-4至图7-5的另一实施方法。主要组件符号说明10承载板10a第一表面10b第二表面11a第一介电层110a第一介电层开孔11b第二介电层110b第二介电层开孔12a第一导电层12b第一线路层121焊垫13第一阻层130第一阻层开孔131电性连接垫14第二导电层15第二阻层150第二阻层开孔16第一焊料161,175化镍钯浸金层17第一半导体芯片17a第一作用面17b第一非作用面170第一通孔171第一电极垫172,262,272铜柱173,263,273第三焊料174第三线路层18a第一底充材料18b第二底充材料18c第三底充材料19a第一封装胶体19b第二封装胶体19c第三封装胶体20第三阻层200第三阻层开孔21第一绝缘层22第四阻层220第四阻层开孔23第三导电层24第五阻层240第五阻层开孔25a第一凸块25b第二凸块26第二半导体芯片26a第二作用面26b第二非作用面261第二电极垫27第三半导体芯片27a第三作用面27b第三非作用面271第三电极垫28焊球29第二线路层30第三介电层300第三介电层开孔31第二焊料32导热层33第六阻层330第六阻层开孔34第三凸块35散热胶36散热罩37第四介电层。具体实施方式以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其它优点及功效。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，所以不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“顶”、“底”、“侧”、“外”、“U形”、“上”及“一”等的用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。第一实施例请参阅图1-1至图1-33，其为本发明的半导体封装件及其制法的第一实施例的剖视图。如图1-1所示，提供一承载板10，其具有相对的第一表面10a与第二表面10b，该第一表面10a上形成第一介电层11a，且该第一介电层11a具有外露部分该第一表面10a的第一介电层开孔110a；其中，该承载板10可为硅晶圆、镀铝晶圆或玻璃薄板，但不以此为限，若该承载板10表面具...