通过整体引用将于2012年2月17日提交的日本专利申请号2012-032574的公开内容(包括说明书、附图和摘要)结合于此。
技术领域
本发明涉及一种半导体器件及其制造方法，并且具体地涉及一种具有所谓的后侧照射光接收元件的固态图像传感器及其制造方法。
背景技术：
固态图像传感器是其中电极、布线和比如光电二极管的光接收元件形成于半导体衬底的前表面之上的半导体器件并且通常具有所谓的前侧照射结构，在该前侧照射结构中，用从其上方(从其前表面上方)发射的用于光电转换的光照射光接收元件。
然而，用来自在前侧照射光接收元件上方形成的上述金属布线的光照射该光接收元件。因而，光的一部分被金属布线等反射从而造成光未有效到达光接收元件这样的问题。为了解决该问题，已经开发一种具有所谓的后侧照射结构的固态图像传感器，在该后侧照射结构中，用从其下方(从其后表面下方)发射的用于光电转换的光照射光接收元件。例如在日本待审专利公开号2005-150463(专利文献1)、日本待审专利公开号2010-212307(专利文献2)、日本待审专利公开号2010-212307(专利文献3)、日本待审专利公开号2009-252963(专利文献4)和日本待审专利公开号2008-147332(专利文献5)中公开了各自具有后侧照射结构的固态图像传感器。
在后侧照射固态图像传感器中，光接收面积与在前侧照射固态图像传感器中的光接收面积比较可以增加。因而后侧照射固态图像传感器具有检测由此接收的光的灵敏度提高的优点。因此，已经预期将后侧照射固态图像传感器应用于高密度和高灵敏度图像传感器等。
[有关技术文献]
[专利文献]
[专利文献1]
日本待审专利公开号2005-150463
[专利文献2]
日本待审专利公开号2010-212307
[专利文献3]
日本待审专利公开号2010-147230
[专利文献4]
日本待审专利公开号2009-252963
[专利文献5]
日本待审专利公开号2008-147332
技术实现要素：
然而，在使用后侧照射型的情况下，聚光器透镜形成于后侧上，从而需要后侧处理，比如对准将形成聚光器透镜的位置。这需要用于在半导体衬底的后侧上形成在后侧处理期间用于对准的对准标记的额外制造步骤。
例如，在日本待审专利公开号2008-147332中示出的例子中，用于前侧处理的对准标记从用于后侧处理的对准标记分离。在这一情况下，与后侧对准标记分离地形成前侧对准标记从而造成为了形成这些对准标记而需要的极大数目的步骤，这是复杂和麻烦的。
另外，在日本待审专利公开号2005-150463和2009-252963中示出的例子中的每个例子中，为了形成用于后侧处理的对准标记，需要形成包括氧化硅膜和氮化硅膜等的硬掩模的额外步骤。此外，在形成对准标记之后，也需要用于去除作为硬掩模的这些薄膜的额外步骤。因此，为了形成用于后侧处理的对准标记，需要多个额外步骤。因而希望最小化为了形成用于后侧处理的对准标记而需要的步骤。
对于在日本待审专利公开号2010-212307和2010-147230中示出的其它例子，希望例如通过进一步减少为了形成用于后侧处理的对准标记而需要的步骤的数目并且利用为了形成用于其它步骤的对准标记而需要的步骤等来进一步减少步骤并且提高效率。
已经鉴于前述问题而实现本发明。本发明的目的是提供一种允许在更小数目的步骤中形成对准标记的半导体器件及其制造方法，该对准标记用于制造具有后侧照射结构的固态图像传感器(半导体器件)。
根据本发明一个实施例的一种半导体器件包括以下配置。上述半导体器件包括：半导体层，具有第一主表面和与所述第一主表面相对的第二主表面；多个光接收元件，形成于所述半导体层中并且在所述多个光接收元件中的每个光接收元件中执行光电转换；光接收透镜，设置于所述半导体层的所述第二主表面之上以向所述光接收元件中的每个光接收元件供应光；以及用于对准的标记，形成于所述半导体层内部。上述用于对准的标记从所述第一主表面朝着所述第二主表面延伸，并且所述用于对准的标记包括形成为在朝着其中设置光接收透镜的位置的方向上从所述第二主表面突出的突出部。
根据本发明另一实施例的一种半导体器件包括以下配置。上述半导体器件包括：半导体层，具有第一主表面和与所述第一主表面相对的第二主表面；多个光接收元件，形成于所述半导体层中并且在所述多个光接收元件中的每个光接收元件中执行光电转换；光接收透镜，设置于所述半导体层的第二主表面之上以向所述光接收元件中的每个光接收元件供应光；用于对准的标记，形成于所述半导体层内部；以及晶体管，用于向/从所述光接收元件中的每个光接收元件输入/输出电信号。上述晶体管包括栅极电极。所述用于对准的标记从所述第一主表面朝着所述第二主表面延伸。上述用于对准的标记由第一层形成，所述第一层由导电膜或者半导体膜组成，所述第一层填充所述半导体层中形成的沟槽部的内部的至少一部分。上述第一层与所述栅极电极的层相同。
一种制造根据本发明实施例的半导体器件的方法例如包括以下配置。首先，制备半导体衬底，所述半导体衬底具有第一主表面和与所述第一主表面相对的第三主表面并且具有嵌入于所述半导体衬底的内部中以便沿着所述第一主表面和所述第三主表面延伸的绝缘膜层。形成单层沟槽处理掩模以便覆盖上述半导体衬底的所述第一主表面。借助上述沟槽处理掩模，形成从所述第一主表面延伸以至少到达所述绝缘膜层的沟槽部。用由导电膜或者半导体膜组成的第一层填充所述沟槽部的内部。去除所述第一层的形成于所述沟槽部外部的至少一部分而留下用来填充所述沟槽部的内部的所述第一层，以形成由所述沟槽部内部的所述第一层组成的用于对准的标记。将上述半导体衬底的位于所述半导体衬底的所述第一主表面与所述绝缘膜层之间的区域改变成半导体层以从所述第一主表面在所述半导体层中形成多个光接收元件。去除所述半导体衬底的从所述第三主表面向所述绝缘膜层的上表面延伸的区域。借助上述用于对准的标记，在所述半导体层的与所述第一主表面相对的第二主表面之上设置用于向所述光接收元件中的每个光接收元件供应光的光接收透镜。
一种制造根据本发明另一实施例的半导体器件的方法例如包括以下配置。首先，制备半导体衬底，所述半导体衬底具有第一主表面和与所述第一主表面相对的第三主表面并且具有嵌入于所述半导体衬底的内部中以便沿着所述第一主表面和所述第三主表面延伸的绝缘膜层。形成从上述第一主表面延伸以到达所述绝缘膜层的沟槽部。用由导电膜或者半导体膜组成并且覆盖上述第一主表面的第一层填充所述沟槽部的内部。去除所述第一层的形成于沟槽部外部的一部分而留下用来填充上述沟槽部的内部的所述第一层以形成由所述沟槽部内部的所述第一层组成的用于对准的标记和包括在用于向/从光接收元件中的每个光接收元件输入/输出电信号的晶体管中的栅极电极。将上述半导体衬底的位于所述半导体衬底的所述第一主表面与所述绝缘膜层之间的区域改变成半导体层以从所述第一主表面在所述半导体层中形成多个光接收元件。去除上述半导体衬底的从所述第三主表面向所述绝缘膜层的上表面延伸的区域。借助上述用于对准的标记，在所述半导体层的与所述第一主表面相对的第二主表面之上设置用于向所述光接收元件中的每个光接收元件供应光的光接收透镜。在填充上述沟槽部的内部的步骤中用来填充所述沟槽部的内部的所述第一层与所述栅极电极的层相同，该栅极电极形成于所述第一主表面之上以形成用于向/从所述光接收元件中的每个光接收元件输入/输出电信号的晶体管。
根据本发明的实施例，形成用于形成例如用于后侧处理的对准标记的所述沟槽处理掩模以包括单层。因而与其中形成处理掩模以包括多层的情况比较，可以减少形成用于后侧处理的对准标记的步骤的数目。因此有可能以更低成本提供具有固态图像传感器的半导体器件，该固态图像传感器具有后侧照射结构。在其中形成突出部的情况下，有可能利用突出部以增强所述对准标记在从所述第二主表面侧观察时的视觉可识别性。
根据本发明的另一实施例，在与包括在用于向/从所述光接收元件输入/输出电信号的所述晶体管中的栅极电极的层相同的层中形成用于填充所述沟槽部的内部的所述导电膜或者所述半导体膜，该沟槽部用于形成例如用于后侧处理的对准标记。也就是说，通过利用形成所述栅极电极的步骤，可以以更高效率形成用于后侧处理的对准标记。因而，有可能减少为了形成半导体器件而需要的步骤总数并且以更低成本提供具有固态图像传感器的半导体器件，该固态图像传感器具有后侧照射结构。
附图说明
图1是示出在晶片状态中的根据本发明的半导体器件的一个示意平面图；
图2是由图1中的虚线II包围的区域的一个示意放大平面图；
图3是示出本发明实施例1中的对准标记的二维形式的第一例子的一个示意放大图；
图4是示出在图3的线IV-IV的部分中的、实施例1中的对准标记形式的第一例子的一个示意横截面图；
图5是示出在根据实施例1的半导体器件中的光接收元件形成部的一个形式的一个示意横截面图，光电二极管、晶体管和对准标记的形式的第一例子形成于该光接收元件形成部中；
图6是示出在图5中所示实施例1的第一例子中的半导体器件的制造方法的第一步骤的一个示意横截面图；
图7是示出在图5中所示实施例1的第一例子中的半导体器件的制造方法的第二步骤的一个示意横截面图；
图8是示出在图5中所示实施例1的第一例子中的半导体器件的制造方法的第三步骤的一个示意横截面图；
图9是示出在图5中所示实施例1的第一例子中的半导体器件的制造方法的第四步骤的一个示意横截面图；
图10是示出在图5中所示实施例1的第一例子中的半导体器件的制造方法的第五步骤的一个示意横截面图；
图11是示出在图5中所示实施例1的第一例子中的半导体器件的制造方法的第六步骤的一个示意横截面图；
图12是示出在图5中所示实施例1的第一例子中的半导体器件的制造方法的第七步骤的一个示意横截面图；
图13是示出在图5中所示实施例1的第一例子中的半导体器件的制造方法的第八步骤的一个示意横截面图；
图14是示出在图5中所示实施例1的第一例子中的半导体器件的制造方法的第九步骤的一个示意横截面图；
图15是示出在图5中所示实施例1的第一例子中的半导体器件的制造方法的第十步骤的一个示意横截面图；
图16是示出在图5中所示实施例1的第一例子中的半导体器件的制造方法的第十一步骤的一个示意横截面图；
图17是示出在图5中所示实施例1的第一例子中的半导体器件的制造方法的第十二步骤的一个示意横截面图；
图18是示出将与图8的步骤比较的用于参考的一个步骤的一个示意横截面图；
图19是示出在根据实施例1的半导体器件中的光接收元件形成部的一个形式的一个示意横截面图，光电二极管、晶体管和对准标记形式的第二例子形成于该光接收元件形成部中；
图20是示出在图19中所示实施例1的第二例子中的半导体器件的制造方法的一个步骤的一个示意横截面图；
图21是示出在实施例1中的对准标记的二维形式的第三例子的一个示意放大图；
图22是示出在沿着图21的线XXII-XXII的部分中的、实施例1中的对准标记形式的第三例子的一个示意横截面图；
图23是示出在根据实施例1的半导体器件中的光接收元件形成部的一个形式的一个示意横截面图，光电二极管、晶体管和对准标记形式的第三例子形成于该光接收元件形成部中；
图24是示出在根据实施例1的半导体器件中的光接收元件形成部的与图23的形式不同的另一形式的一个示意横截面图，光电二极管、晶体管和对准标记形式的第三例子形成于该光接收元件形成部中；
图25是示出在图23中所示实施例1的第三例子中的半导体器件的制造方法的第一步骤的一个示意横截面图；
图26是示出在图23中所示实施例1的第三例子中的半导体器件的制造方法的第二步骤的一个示意横截面图；
图27是示出在图23中所示实施例1的第三例子中的半导体器件的制造方法的第三步骤的一个示意横截面图；
图28是示出在图23中所示实施例1的第三例子中的半导体器件的制造方法的第四步骤的一个示意横截面图；
图29是示出在图23中所示实施例1的第三例子中的半导体器件的制造方法的第五步骤的一个示意横截面图；
图30是示出在根据实施例1的半导体器件中的光接收元件形成部的一个形式的一个示意横截面图，光电二极管、晶体管和对准标记形式的第四例子形成于该光接收元件形成部中；
图31是示出在图30中所示实施例1的第四例子中的半导体器件的制造方法的一个步骤的一个示意横截面图；
图32是示出在根据实施例1的半导体器件中的光接收元件形成部的一个形式的一个示意横截面图，光电二极管、晶体管和对准标记形式的第五例子形成于该光接收元件形成部中；
图33是示出在图32中所示实施例1的第五例子中的半导体器件的制造方法的第一步骤的一个示意横截面图；
图34是示出在图32中所示实施例1的第五例子中的半导体器件的制造方法的第二步骤的一个示意横截面图；
图35是示出在图32中所示实施例1的第五例子中的半导体器件的制造方法的第三步骤的一个示意横截面图；
图36是示出在根据实施例1的半导体器件中的光接收元件形成部的一个形式的一个示意横截面图，光电二极管、晶体管和对准标记形式的第六例子形成于该光接收元件形成部中；
图37是示出在图36中所示实施例1的第六例子中的半导体器件的制造方法的一个步骤的一个示意横截面图；
图38是示出在根据实施例1的半导体器件中的光接收元件形成部的一个形式的一个示意横截面图，光电二极管、晶体管和对准标记形式的第七例子形成于该光接收元件形成部中；
图39是示出在图38中所示实施例1的第七例子中的半导体器件的制造方法的第一步骤的一个示意横截面图；
图40是示出在图38中所示实施例1的第七例子中的半导体器件的制造方法的第二步骤的一个示意横截面图；
图41是示出在图38中所示实施例1的第七例子中的半导体器件的制造方法的第三步骤的一个示意横截面图；
图42是示出在根据实施例1的半导体器件中的光接收元件形成部的一个形式的一个示意横截面图，光电二极管、晶体管和对准标记形式的第八例子形成于该光接收元件形成部中；
图43是示出在图42中所示实施例1的第八例子中的半导体器件的制造方法的一个步骤的一个示意横截面图；
图44是示出在根据实施例2的半导体器件中的光接收元件形成部的一个形式的一个示意横截面图，光电二极管、晶体管和对准标记形式的第一例子形成于该光接收元件形成部中；
图45是示出在图44中所示实施例2的第一例子中的半导体器件的制造方法的第一步骤的一个示意横截面图；
图46是示出在图44中所示实施例2的第一例子中的半导体器件的制造方法的第二步骤的一个示意横截面图；
图47是示出在图44中所示实施例2的第一例子中的半导体器件的制造方法的第三步骤的一个示意横截面图；
图48是示出在图44中所示实施例2的第一例子中的半导体器件的制造方法的第四步骤的一个示意横截面图；
图49是示出在图44中所示实施例2的第一例子中的半导体器件的制造方法的第五步骤的一个示意横截面图；
图50是示出在图44中所示实施例2的第一例子中的半导体器件的制造方法的第六步骤的一个示意横截面图；
图51是示出在根据实施例2的半导体器件中的光接收元件形成部的一个形式的一个示意横截面图，光电二极管、晶体管和对准标记形式的第二例子形成于该光接收元件形成部中；
图52是示出在图51中所示实施例2的第二例子中的半导体器件的制造方法的一个步骤的一个示意横截面图；
图53是示出在根据实施例2的半导体器件中的光接收元件形成部的一个形式的一个示意横截面图，光电二极管、晶体管和对准标记形式的第三例子形成于该光接收元件形成部中；
图54是示出在图53中所示实施例2的第三例子中的半导体器件的制造方法的一个步骤的一个示意横截面图；
图55是示出在根据实施例2的半导体器件中的光接收元件形成部的一个形式的一个示意横截面图，光电二极管、晶体管和对准标记形式的第四例子形成于该光接收元件形成部中；
图56是示出在图55中所示实施例2的第四例子中的半导体器件的制造方法的第一步骤的一个示意横截面图；
图57是示出在图55中所示实施例2的第四例子中的半导体器件的制造方法的第二步骤的一个示意横截面图；
图58是示出在根据实施例2的半导体器件中的光接收元件形成部的一个形式的一个示意横截面图，光电二极管、晶体管和对准标记形式的第五例子形成于该光接收元件形成部中；
图59是示出在图58中所示实施例2的第五例子中的半导体器件的制造方法的步骤的一个示意横截面图；
图60是示出在根据实施例2的半导体器件中的光接收元件形成部的一个形式的一个示意横截面图，光电二极管、晶体管和对准标记形式的第六例子形成于该光接收元件形成部中；
图61是示出在图60中所示实施例2的第六例子中的半导体器件的制造方法的步骤的一个示意横截面图；
图62是示出在根据实施例3的半导体器件中的一个光接收元件形成部的一个形式的一个示意横截面图，光电二极管、晶体管和对准标记形式的第一例子形成于该光接收元件形成部中；
图63是示出在图62中所示实施例3的第一例子中的半导体器件的制造方法的第一步骤的一个示意横截面图；
图64是示出在图62中所示实施例3的第一例子中的半导体器件的制造方法的第二步骤的一个示意横截面图；
图65是示出在图62中所示实施例3的第一例子中的半导体器件的制造方法的第三步骤的一个示意横截面图；
图66是示出在图62中所示实施例3的第一例子中的半导体器件的制造方法的第四步骤的一个示意横截面图；
图67是示出在图62中所示实施例3的第一例子中的半导体器件的制造方法的第五步骤的一个示意横截面图；
图68是示出在图62中所示实施例3的第一例子中的半导体器件的制造方法的第六步骤的一个示意横截面图；
图69是示出在图62中所示实施例3的第一例子中的半导体器件的制造方法的第七步骤的一个示意横截面图；
图70是示出在图62中所示实施例3的第一例子中的半导体器件的制造方法的第八步骤的一个示意横截面图；
图71是示出在根据实施例3的半导体器件的的光接收元件形成部的一个形式的一个示意横截面图，光电二极管、晶体管和对准标记形式的第二例子形成于该光接收元件形成部中；
图72是示出在图71中所示实施例3的第二例子中的半导体器件的制造方法的步骤的一个示意横截面图；
图73是示出在根据实施例3的半导体器件的中光接收元件形成部的一个形式的一个示意横截面图，光电二极管、晶体管和对准标记形式的第三例子形成于该光接收元件形成部中；
图74是示出在图73中所示实施例3的第三例子中的半导体器件的制造方法的第一步骤的一个示意横截面图；
图75是示出在图73中所示实施例3的第三例子中的半导体器件的制造方法的第二步骤的一个示意横截面图；
图76是示出在根据实施例3的半导体器件的中光接收元件形成部的一个形式的一个示意横截面图，光电二极管、晶体管和对准标记形式的第四例子形成于该光接收元件形成部中；
图77是示出在图76中所示实施例3的第四例子中的半导体器件的制造方法的第一步骤的一个示意横截面图；
图78是示出在图76中所示实施例3的第四例子中的半导体器件的制造方法的第二步骤的一个示意横截面图；
图79是示出在图76中所示实施例3的第四例子中的半导体器件的制造方法的第三步骤的一个示意横截面图；
图80是示出在图76中所示实施例3的第四例子中的半导体器件的制造方法的第四步骤的一个示意横截面图；
图81是示出在根据实施例3的半导体器件中的光接收元件形成部的一个形式的一个示意横截面图，光电二极管、晶体管和对准标记形式的第五例子形成于该光接收元件形成部中；
图82是示出在图81中所示实施例3的第五例子中的半导体器件的制造方法的一个步骤的一个示意横截面图；
图83是示出在根据实施例3的半导体器件中的光接收元件形成部的一个形式的一个示意横截面图，光电二极管、晶体管和对准标记形式的第六例子形成于该光接收元件形成部中；
图84是示出在图83中所示实施例3的第六例子中的半导体器件的制造方法的第一步骤的一个示意横截面图；
图85是示出在图83中所示实施例3的第六例子中的半导体器件的制造方法的第二步骤的一个示意横截面图；
图86是示出在根据实施例3的半导体器件中的光接收元件形成部的一个形式的一个示意横截面图，光电二极管、晶体管和对准标记形式的第七例子形成于该光接收元件形成部中；
图87是示出在图86中所示实施例3的第七例子中的半导体器件的制造方法的第一步骤的一个示意横截面图；
图88是示出在图86中所示实施例3的第七例子中的半导体器件的制造方法的第二步骤的一个示意横截面图；
图89是示出在图86中所示实施例3的第七例子中的半导体器件的制造方法的第三步骤的一个示意横截面图；
图90是示出在图86中所示实施例3的第七例子中的半导体器件的制造方法的第四步骤的一个示意横截面图；
图91是示出在根据实施例3的半导体器件中的光接收元件形成部的一个形式的一个示意横截面图，光电二极管、晶体管和对准标记形式的第八例子形成于该光接收元件形成部中；
图92是示出在图91中所示实施例3的第八例子中的半导体器件的制造方法的一个步骤的一个示意横截面图；
图93是示出在根据实施例3的半导体器件中的光接收元件形成部的一个形式的一个示意横截面图，光电二极管、晶体管和对准标记形式的第九例子形成于该光接收元件形成部中；
图94是示出在图93中所示实施例3的第九例子中的半导体器件的制造方法的第一步骤的一个示意横截面图；并且
图95是示出在图93中所示实施例3的第九例子中的半导体器件的制造方法的第二步骤的一个示意横截面图
具体实施方式
下文将基于附图描述本发明的实施例。
(实施例1)
首先将给出作为实施例1的在晶片状态中的半导体器件的描述。
如图1中所示，形成具有用于图像传感器的多个芯片区域IMC的半导体晶片SW。各自具有矩形平面形状的多个芯片区域IMC以行和列排列。
如图1和2中所示，多个芯片区域IMC中的每个芯片区域IMC具有包括多个光接收元件的固态传感器。在芯片区域IMC中的每个芯片区域IMC的外部外围附近形成用于控制光接收元件(比如光电二极管)的外围电路。在芯片区域IMC的如下区(像素阵列形成部)的外部外围区中形成外围电路以作为所谓CM0S(互补金属氧化物半导体)晶体管电路，多个光接收元件形成于该区中。
在半导体晶片SW中，在多个芯片区域IMC之间形成切分线区域DLR。半导体晶片SW在切分线区域DLR中受到切分以划分成多个半导体芯片。
在半导体器件(比如固态图像传感器)的形成中使用的对准标记MK(用于对准的标记或者用于检查未对准的标记)形成于切分线区域DLR之上或者芯片区域IMC之上。当形成于芯片区域IMC之上时，对准标记MK优选地形成于芯片区域IMC的端部附近。
如图3和4中所示，对准标记MK中的每个对准标记MK在平面图中是以多晶硅层PS1的图案的形式，该多晶硅层PS1形成于例如由单晶硅制成的半导体层(SL)(半导体衬底SUB)内部。也就是说，对准标记MK由多晶硅层PS1(第一层)组成，该多晶硅层被设置成填充在半导体层SL的主表面中形成的沟槽部DTR的内部的至少一部分。更具体而言，对准标记MK是以例如多晶硅层PS1的形式，该多晶硅层PS1嵌入于在半导体层SL(半导体衬底SUB)的主表面中的一个主表面中形成的沟槽部DTR的内部的至少一部分中。因而形成对准标记MK以便从半导体层SL的一个主表面朝着其与该一个主表面相对的另一主表面延伸。对准标记MK可以仅形成于在半导体层SL的一个主表面与其另一主表面之间的区域的一部分中。备选地，对准标记MK也可以经过半导体层SL从其一个主表面向其另一主表面延伸。
注意对准标记MK也可以例如由图4中所示多晶硅层PS1的单层图案形成。然而，如例如图3中所示，个别对准标记MK也可以具有比如对准标记集合MKC的布局这样的布局，在该对准标记集合MKC中，在平面图中在矩形配置中排列四个对准标记MK。
然而，如后文将描述的那样，在其中例如作为沟槽部DTR内部的对准标记MK的多晶硅层PS1是以其中多晶硅层PS1从沟槽部DTR的内部向其外部延伸的(边沿部)形式的情况下，这里给出以下定义。也就是说，在这一情况下，这里定义在对准标记MK中不仅包括沟槽部DTR内部的多晶硅层PS1等而且包括沟槽部DTR外部的多晶硅层PS1的向其内部部分继续的部分。
注意在图4中，特别强调地示出了图3的对准标记MK的横截面形状，从而图4的半导体衬底SUB未必对应于图3的半导体衬底的形式。
对准标记MK(MKC)中的每一个形成于切分线区域DLR之上或者优选地形成于芯片区域IMC的外部外围区之上。优选地，当在平面图中观察图2的切分线区域DLR的前侧或者芯片区域IMC的前侧时的外部外围区具有在其中形成对准标记MK的第一区域和在其中不形成对准标记MK的第二区域。如上文描述的那样，外部外围部的仅一部分意味着具有在其中形成对准标记MK的区域和在其中不形成对准标记MK的区域二者。
更具体而言，在例如图2中，芯片区域IMC中的每个芯片区域IMC的外部外围部的对准标记MK在其中被设置于其左上部分中的区域对应于前述第一区域，并且芯片区域IMC中的每个芯片区域IMC的外部外围部的除了前述第一区域之外并且其中不设置对准标记MK的区域对应于前述第二区域。这也同样适用于切分线区域DLR的前侧。其中设置对准标记MK的区域对应于前述第一区域，而除了前述第一区域之外的区域对应于前述第二区域。在例如用于检查未对准的标记的情况下，共计四个对准标记MK优选地放置于切分线区域DLR或者芯片区域IMC的前侧的四个拐角上。
如图5中所示，在根据实施例1的第一例子的半导体器件DEV中，在例如由硅制成的半导体层SL内部形成多个(例如在图5中为四个)光电二极管PD(光接收元件)和对准标记MK。形成上文各自描述的光电二极管、对准标记MK等以从作为半导体层SL的前主表面的第一主表面S1(第一主表面)延伸进入半导体层SL。在前主表面S1之上形成栅极电极GE和层间绝缘层II。层间绝缘层II例如由氧化硅膜等组成。在层间绝缘膜II中形成多个金属线LE(例如在图5中在三层中)。因而在图5中共同地示出了例如芯片区域IMC的前述光接收元件形成部(像素阵列区域)及其对准标记形成区域(图5中的标记形成部)的配置。
注意在图5中示出了各自以单个矩形的形式示意地描绘的光电二极管PD。然而，实际上，如后文将描述的那样，光电二极管PD中的每个光电二极管具有包括例如p型杂质区域和n型杂质区域的所谓pn结公知配置。
与半导体层SL的前主表面S1相对的后主表面S2(第二主表面)是半导体层SL的后主表面。在后主表面S2之上形成例如由氧化硅膜组成的平坦化层Ox。在平坦化层Ox之上形成包括红色过滤器、绿色过滤器和蓝色过滤器的滤色器FLT。在滤色器FLT之上形成片上透镜LNS(光接收透镜)。上文各自提到的滤色器FLT和片上透镜LNS形成于在平面图中与光电二极管PD基本上重叠的位置。因此，半导体器件DEV是在光电二极管PD上光电地转换从半导体层SL的后主表面S2侧入射的光以在光电二极管PD中生成电信号的固态图像传感器。也就是说，半导体器件DEV是所谓后侧照射固态图像传感器。
栅极电极GE是包括在向/从光电二极管PD输入/输出电信号的晶体管中的电极。更具体而言，晶体管TG是在光电二极管PD与例如金属线LE和外围电路等之间输入/输出电信号的传送晶体管。
在层间绝缘层II(当从层间绝缘层II观察时在其与半导体层SL1相对的主表面之上)之上形成粘合层STK1。具有半导体层SL、滤色器等并且形成有粘合层STK1的部件耦合到形成有粘合层STK2的支撑衬底SS。在半导体层SL与支撑衬底SS之间的耦合由相互发生接触以接合在一起的粘合层STK1和STK2实现。注意支撑衬底SS是用于支撑具有半导体层SL等部件的衬底并且是例如由单晶硅制成的半导体晶片。粘合层STK1和STK2各自例如由氧化硅膜形成。通过接合到支撑衬底SS，粘合层STK1和STK2可以提高形成有光电二极管PD等的半导体层SL的机械强度。
在附图中，形成对准标记MK以在半导体层SL的厚度方向上经过半导体层SL从半导体层SL的前主表面S1延伸、到达后主表面S2并且在后主表面S2上方在向上方向(朝着在其中设置片上透镜LNS的位置)上从后主表面S2突出。也就是说，在附图中的平坦化层Ox的下主表面(与后主表面S2接触)与对准标记MK的底部(图5中的最上表面)之间形成突出部PR。
换而言之，在由导电膜或者半导体膜组成并且形成对准标记MK的第一层(多晶硅层PS1)的最上表面与半导体层SL的后主表面S2之间形成突出部PR。也可以有可能的是，在附图中对准标记MK从前主表面S1朝着后主表面S2延伸并且其底表面延伸以到达例如平坦化层Ox的上主表面(滤色器FLT形成于该上主表面之上)。
突出部PR还增强对准标记MK从后主表面S2侧的视觉可识别性。也就是说，即使当对准标记MK由与半导体层SL的硅相同的硅制成时，有可能利用突出部PR来增强对准标记MK从后主表面S2侧的视觉可识别性。由半导体层SL的硅相同的材料制成的对准标记MK表现与半导体层SL表现的化学反应性相同的化学反应性。因此，例如如果使用不会给半导体层SL带来损坏的化学溶液，则给准标记MK带来的损坏也类似地降低至给半导体层SL带来的损坏。
注意对准标记MK的上表面由平坦化层Ox覆盖，但是当平坦化层Ox由具有高的光透射率的材料(比如氧化硅膜)制成时，可以从上方视觉识别设置于平坦化层Ox之下的对准标记MK。
多晶硅层PS1填充沟槽部DTR(图4)的整个内部从而形成对准标记MK。多晶硅层PS1未形成于沟槽部DTR外部，并且多晶硅层PS(在图5中)的最下部的高度基本上等于前主表面S1的高度。
接着参照图6至17，将给出对于具体根据在实施例1的半导体器件中的第一例子的对准标记MK的制造方法的描述。
在图6至17中，并排示出了在上文描述的切分线区域DLR中的掩模形成部、其中形成NMOS晶体管的外围电路部和包括在在其中形成像素阵列的区域中的并且在其中具体形成单个光电二极管PD的光接收元件形成部。
如图6中所示，首先制备半导体衬底SUB。半导体衬底SUB具有主表面S1(第一主表面)和与主表面S1相对的主表面S3(第三主表面)。形成例如由氧化硅膜组成的绝缘膜层Ox以便沿着例如主表面S1和主表面S3延伸，并且被嵌入于半导体衬底SUB中。形成由单晶硅制成的半导体层SL以与绝缘膜层Ox的主表面(沿着主表面S1和S3的主表面)对的一个主表面发生接触，而形成由单晶硅制成的子衬底SSL以与绝缘膜层Ox的主表面对的另一主表面发生接触。举例而言，假设半导体层SL和子衬底SSL由具有n型杂质的单晶硅制成。以这一方式，制备作为具有如下结构的所谓的SOI(绝缘体上硅)衬底的半导体衬底SUB，在该结构中，子衬底S SL、绝缘膜层Ox和半导体层SL以这一顺序来堆叠。半导体层SL具有包括前主表面S1和后主表面S2的主表面对。前主表面S1与半导体衬底SUB的主表面S1相同。
例如通过CVD(化学气相沉积)方法，形成绝缘膜，如比如氧化硅膜HOx，以便基本上覆盖半导体衬底SUB的整个主表面S1(半导体层SL的前主表面S1)。优选地控制氧化硅膜HOx的厚度以例如不少于200nm而不多于400nm。举例而言，优选地控制氧化硅膜HOx的厚度为300nm(不少于250nm而不多于350nm)。具体在，在标记形成部的在其中将形成对准标记(沟槽部DTR)的区域中，使用已经使用典型光刻蚀技术(曝光和显影)来图案化的未示出的光阻剂(光敏剂)的图案来蚀刻氧化硅膜HOx。通过如比如RIE(反应离子蚀刻)的干蚀刻方法执行对氧化硅膜HOx的蚀刻。
使用这样图案化的氧化硅膜HOx作为用于蚀刻半导体衬底SUB的硬掩模(沟槽处理掩模)，对半导体衬底SUB执行典型蚀刻。以这一方式，形成沟槽部DTR以便经过氧化硅膜HOx和半导体层SL从氧化硅膜HOx的最上主表面延伸并且到达绝缘膜层Ox的内部。这里，在主表面S2与沟槽部DTR的最下部(对应于图5的突出部PR)之间形成沟槽部DTR的突出部PR。形成沟槽部DTR，从而在图6的竖直方向上的高差T优选地不少于10nm而不多于150nm(更优选地不少于30nm而不多于80nm)。
如图7中所示，通过例如CVD方法形成导电膜或者半导体膜(第一层)，如比如多晶硅层PS1，以便覆盖沟槽部DTR的内部外围壁表面和氧化硅膜HOx的上表面。注意这里假设导电膜包括除了半导体膜之外的含杂质的导电膜和由金属材料等制成的导电膜二者，并且假设半导体膜包括不含杂质的半导体的薄膜。
举例而言，优选地控制多晶硅层PS1的厚度以不少于100nm而不多于400nm，并且更优选地控制该厚度为250nm(不少于200nm而不多于300nm)。优选地，多晶硅层PS1覆盖沟槽部DTR的内壁表面以由此填充沟槽部DTR的内部(具体为底表面及其附近)。为了实现这一点，举例而言，如果沟槽部DTR的宽度(在附图的左右方向上)是w并且多晶硅层PS1的厚度是h，则优选满足w≤2h，即前述宽度不多于前述厚度的两倍。通过这样填充沟槽部DTR的内部，有可能抑制例如这样的问题：暴露在沟槽部DTR中沉积的多晶硅层PS1的内底表面或者侧表面的一部分，并且在后续硅蚀刻步骤中无意地蚀刻暴露的区域。
在通过引入例如磷化氢(PH3)气体、通过CVD方法执行的用于形成多晶硅层PS1的处理时，有可能向多晶硅层PS1中引入磷(P)作为n型杂质并且形成具有的n型杂质的多晶硅层PS1。备选地，也可以有可能的是在形成多晶硅层PS1的薄膜时，未引入前述杂质，而是例如通过在后续步骤中使用典型离子注入技术向多晶硅层PS1中引入杂质。
注意这里也可以形成例如由非晶硅等制成的薄膜而不是由多晶硅制成的多晶硅层PS1。因此即使当第一层是导电膜或者半导体膜时，第一层仍然优选地由含硅的材料制成。
如图8中所示，使用如比如RIE方法这样的技术，回蚀氧化硅膜HOx之上的多晶硅层PS1。具体而言，通过回蚀，留下在沟槽部DTR内部嵌入的多晶硅层PS1，并且去除在沟槽部DTR外部的多晶硅层PS1(这里具体为位于主表面S1之上和紧接于沟槽部DTR的内部上方的多晶硅层PS1)。这里可以完全去除在主表面S1之上的多晶硅层PS1和绝缘层I1。这里举例而言，回蚀多晶硅层PS1，从而半导体层SL的前主表面S1的高度在回蚀过程之后基本上等于多晶硅层PS1的主表面的高度(即从而多晶硅层PS1仅保留于沟槽部DTR内部并且沟槽部DTR的内部由多晶硅层PS1填充)。
如图9中所示，通过使用诸如氢氟酸等的化学溶液的蚀刻来去除氧化硅膜HOx。以这一方式，形成由在沟槽部DTR内部的多晶硅层PS1组成的对准标记MK。
如图10中所示，具体在例如半导体衬底SUB的光接收元件形成部和外围电路部中，多个隔离区域SPT形成于主表面S1中以相互间隔。隔离区域SPT中的每个隔离区域SPT可以例如通过所谓结隔离方法或者LOCOS(硅局部氧化)方法来形成或者也可以是所谓STI(浅沟槽隔离)。
在形成隔离区域SPT之后，通过使用典型离子注入技术注入例如硼(B)等来形成光接收元件形成部的p型井区域PWL。注意可以在形成隔离区域SPT之前形成p型井区PWL，或者备选地，可以在形成p型井区PWL之后形成隔离区域SPT，然后也可以再次向p型井区域PWL注入。这时p型井区域PWL可以同时(或者在不同步骤中)也形成于外围电路部的在其中形成NMOS晶体管的区域中。
接着，为了形成光接收元件形成部中的光电二极管PD中的每个光电二极管PD的n型区域NR，例如使用典型离子注入技术将作为n型杂质的磷(P)离子引入到光接收元件形成部中的p型井区域PWL的预定区域中。以这一方式，在光接收元件形成部中，形成(多个)光电二极管PD。虽然未示出，但是也注入用于调整在外围电路中形成的NMOS晶体管的阈值电压的杂质。另外，在其中将形成用于形成CMOS电路的PMOS晶体管的区域(图10的外围电路部)中，注入用于形成n型井区域或者用于调整PMOS晶体管的阈值电压的杂质。
如图11中所示，例如通过典型热氧化方法，在前主表面S1之上形成由氧化硅膜组成的绝缘膜GI。
如图12中所示，例如通过CVD方法，形成例如多晶硅的薄膜以便覆盖形成有绝缘膜GI的前主表面S1。这里优选地引入例如磷化氢(PH3)气体，然后执行CVD处理。因此形成包含n型杂质的多晶硅层PS2。注意也可以形成所谓非晶硅膜而不是多晶硅层PS2。备选地，也可以有可能使用如下方法，在该方法中，形成多晶硅层PS2或者不含杂质的非晶硅膜，然后使用典型离子注入技术向薄膜掺杂杂质。也就是说，形成这里形成的多晶硅层PS2的方法与在图7的步骤中形成多晶硅层PS1作为第一层的方法相同。
如图13中所示，根据典型光刻蚀技术，形成使用已知光敏剂的光阻剂PHR的图案。使用光阻剂PHR作为掩模，蚀刻多晶硅层PS2(或者非晶硅膜)以形成栅极电极GE。例如通过典型RIE方法来执行对多晶硅层PS2的蚀刻。随后虽然未示出，但是去除光阻剂PHR。因而去除在除了紧接于栅极电极GE之下之外的区域中的绝缘膜GI，而剩余绝缘膜GI用作栅极绝缘膜GI。
接着，使用通过典型光刻蚀技术形成的光阻剂作为掩模，例如通过离子注入方法引入用于形成在半导体层SL中的预定区域中形成源极区、漏极区等的杂质。在一些情况下，也可以形成所谓LDD(轻度掺杂漏极)区域作为NMOS晶体管的源极/漏极区域的一部分。另外，使用CVD方法，形成晶体管的侧壁间隔物和用于光电二极管PD的保护膜。然后通过典型热处理，激活注入的杂质以形成源极/漏极区域。未示出这些源极/漏极区域、侧壁间隔物等。
光电二极管PD(源极区域)、漏极区域、栅极电极GE和栅极绝缘膜GI形成光接收源极形成部中的多个传送晶体管TG(见图5)。
如图14中所示，使用典型多级布线层形成处理，在预定位置形成金属线LE和层间绝缘层II。金属线LE被形成例如为金属(、如例如铝)的薄膜，并且层间绝缘层II例如由氧化硅膜组成。例如通过CMP(化学机械抛光)抛光层间绝缘层II的最上表面以平坦化。
如图15中所示，在例如通过CMP抛光以平坦化的层间绝缘层II的最上表面之上，形成例如由氧化硅膜组成的粘合层STK1。粘合层STK1是使用例如等离子体CVD方法在层间绝缘层II的最上表面之上形成的氧化硅膜。
如图16中所示，制备与半导体衬底SUB不同的例如由含n型杂质的单晶硅制成的支撑衬底SS。在支撑衬底SS的主表面之一上，通过与用来形成粘合层STK1相同的过程形成例如由氧化硅膜组成的粘合层STK2。然后将粘合层STK1和STK2带入它们在其中相互接触并且相对的状态，而且使用典型键合技术将粘合层STK1和STK2相互键合。
如图17中所示，竖直地倒置图16的叠层结构，并且通过在主表面S3开始(换而言之，从主表面S3到绝缘膜层Ox的上表面)抛光来去除子衬底S SL以便至少暴露绝缘膜层Ox的上表面。这里优选地通过例如CMP方法、RIE方法或者回磨方法、但是也可以通过适当组合这些个别方法来执行通过抛光的去除。这里，绝缘膜层Ox的上表面意味着绝缘膜层Ox的与主表面S3(图17中的最下表面)最近的表面。
随后，在将形成为具有在平坦化层Ox的方向上突出的突出部PR的对准标记MK用于相对于半导体层SL的后主表面S2对准之时，在平坦化层Ox之上的预定位置(例如与光电二极管PD二维地重叠的位置)形成滤色器FLT和片上透镜LNS。通过前述处理，形成具有例如图5中所示形式的半导体器件DEV。
注意，在图17的步骤中通过抛光来去除子衬底SSL以便暴露绝缘膜层Ox之后，也可以通过公知方法形成额外绝缘膜层Ox以便覆盖暴露的绝缘膜层Ox的上表面。备选地，在图17的步骤中，也可以去除绝缘膜层Ox，或者在去除绝缘膜层Ox之后，通过公知方法形成额外绝缘膜层Ox以便覆盖对准标记MK。
这里，在图5中省略对例如图17中所示栅极绝缘膜GI和隔离区域SPT的描述。也通过省略p型井区域PWL并且图解地示出n型区域NR来示意地图示光电二极管PD。例如，在图5中所示栅极电极GE与前主表面S1之间插入的区域中，实际地形成图17的栅极绝缘膜GI，并且在图5的相邻栅极电极GE之间形成隔离区域SPT。
如图18中所示，图18中所示步骤与图8中所示步骤基本上相同，但是与图8的步骤不同在于形成沟槽部DTR以经过半导体层SL延伸并且到达绝缘膜层Ox，但是未到达绝缘膜层Ox的内部。在这一情况下，如果在图18的步骤之后执行与上文描述的图9至17中相同的处理，则形成除了对准标记MK无突出部PR之外与图15中相同的半导体器件DEV。
如图19中所示，根据实施例1的第二例子的半导体器件DEV具有与图5的第一实施例的半导体器件DEV的配置基本上相同的配置，但是与第一例子的半导体器件DEV不同在于对准标记MK具有形成为以便从前主表面S1朝着设置了片上透镜LNS的位置(朝着附图的上侧)凹进的凹进部REC。
如图20中所示，在第一例子中的图8中所示对多晶硅层PS1的回蚀期间，可以形成凹陷部，从而多晶硅层PS1从前主表面S1朝着后主表面S2(朝着附图的下侧)凹进。因而，在最终形成的产品中，形成例如图14的层间绝缘层II以便覆盖凹进部REC以最终产生图19中所示形式。
在这一情况下，在沟槽部DTR内部，在形成对准标记MK的第一层的最上表面(图20中的多晶硅层PS1的最上表面)与前主表面S1之间形成阶梯部(凹进部REC)。通过在例如图8中所示回蚀多晶硅层PS1的步骤中比在图8的情况下更过量地蚀刻多晶硅层PS1(在附图的向下方向上)来形成具有图20中所示形状的对准标记MK。
例如，在图8的回蚀步骤中，未必处理在回蚀处理之后形成对准标记MK的薄膜的最上表面以具有与主表面的高度相同的高度(以与主表面S1齐平)。具体而言，如图20中所示，也可以形成对准标记MK(多晶硅层PS1)，从而多晶硅层PS1的最上表面从半导体层SL的前主表面S1凹进而不是形成为图9的形式。在这一情况下，在包括图10的步骤和在该步骤之后的步骤的步骤中，通过视觉识别对准标记MK的最上表面中的凹进，对准标记MK也可以例如在形成隔离区域SPT和光电二极管PD期间用于对准。也就是说，在对准标记MK的前主表面S1中的凹进允许对准标记在形成对准标记MK的步骤之后的步骤中对主表面S1侧的处理期间用于对准。因此，对准标记MK可以用于对后主表面S2侧的处理和对前主表面S1侧的处理中的每个处理。
如图21和22中所示，在实施例1的第三例子中，对准标记MK(在对准标记集合MKC中包括的个别对准标记MK)各自由两层形成，这两层包括在沟槽部DTR的内部的至少一部分中嵌入的第一层，比如多晶硅层PS1，以及第二层，比如绝缘层I1。因此对准标记MK中的每个对准标记MK也可以包括前述第一和第二层。在这一情况下，第二层I1由第一层PS1向内形成。
在这一情况下，可优选地，第一层(多晶硅层PS1)由含硅的材料或者金属材料制成，并且第二层(绝缘层I1)由比如氧化硅膜或者氮化硅膜的绝缘膜组成。因此，图21和22与图3和4不同在于对准标记MK由多晶硅层PS1和其向内的绝缘层I1形成。
注意，在图22中，特别强调地示出了图21的对准标记的横截面形状，从而图22的半导体衬底SUB未必对应于图21的半导体衬底的形式。
如图23中所示，形成根据前述第三例子的半导体器件DEV中的对准标记MK以在半导体层SL的厚度方向上经过半导体层SL从半导体层SL的前主表面S1延伸并且到达后主表面S2，从而对准标记MK的底表面(图23中的最上表面)和后主表面S2在相同平面中。这里，形成各自包括在对准标记MK中的多晶硅层PS1和绝缘层I1，从而其底表面(图23中的最上表面)和后主表面S2在相同平面中。
此外，图23的对准标记MK具有与半导体层SL的前主表面S1的高度基本上相同的高度(即，在对准标记MK与主表面S1之间无高差)。如果有可能从上方(从半导体层SL的后主表面S2之上)视觉识别标记MK，则如图23中所示，也可以形成对准标记MK，从而对准标记MK和后主表面S2在它们之间无高差并且在相同平面中。
图23的配置与图5的配置不同仅在于前述对准标记MK的形式而在别的方面与图5的配置相同。因此将通过向相同部件提供相同参考标号来不重复对它们的描述。
如图24中所示，作为前述第三例子的对准标记MK的修改，绝缘层I1也可以具有如下形式，在该形式中，从前主表面S1到后主表面S2划分整个绝缘层I1。后文将描述在图23和24的配置之间的差异。
接着，参照图25至29，将给出对于具体根据在实施例1的半导体器件中的第三例子(图23中所示)对准标记MK的制造方法的描述。
如图25中所示，首先制备半导体衬底SUB。半导体衬底SUB具有前主表面S1(第一主表面)和与主表面S1相对的主表面S3(第三主表面)。举例而言，半导体衬底SUB由具有n型杂质的单晶硅制成。
接着，以与图6的步骤中相同的方式，例如通过CVD(化学气相沉积)方法形成绝缘膜，如比如氧化硅膜HOx，以便覆盖半导体衬底SUB的主表面S1(半导体层SL的前主表面S1)，然后以与图6的步骤中相同的方式图案化绝缘膜。优选地，氧化硅膜HOx具有不少于200nm而不多于400nm的厚度。更优选地，举例而言，氧化硅HOx具有300nm的厚度(不少于250nm而不多于350nm)。
通过使用图案化的氧化硅膜HOx作为硬掩模(沟槽处理掩模)对半导体衬底SUB执行典型蚀刻，形成沟槽部DTR以便经过氧化硅HOx从氧化硅HOx的最上主表面延伸并且到达半导体衬底SUB的内部。优选地，形成沟槽部DTR，从而其从半导体衬底SUB的主表面S1起的深度(在附图的竖直方向上)不少于2μm而不多于5μm，并且其宽度(在附图的左右方向上)不少于0.2μm而不多于1.0μm，该宽度的例子是0.5μm(不少于0.5μm而不多于0.8μm)。
如图26中所示，例如通过CVD方法在主表面S1之上形成导电膜或者半导体膜(第一层)，如例如多晶硅层PS1(以便覆盖沟槽部DTR的内部外围壁表面和硬掩模氧化物膜HOx的上表面)。这里形成的第一层与在图7的步骤中的第一层相同。
如图27中所示，形成例如由氧化硅膜或者氮化硅膜组成的绝缘层I1(第二层)以便覆盖图26中形成的多晶硅层PS1的上表面。在例如使用氧化硅膜的情况下，使用CVD方法来沉积所谓TEOS氧化物膜。这时，举例而言，优选地控制其厚度以不少于200nm而不多于400nm并且更优选地控制该厚度为300nm(不少于250nm而不多于350nm)。
通过前述处理，半导体衬底SUB的前主表面S1的上表面和沟槽部DTR的内部外围壁表面由多晶硅层PS1和绝缘层I1覆盖。在多晶硅层PS1之后形成绝缘层II。这里也以与图7的步骤中相同的方式，沟槽部DTR的内部(优选为底表面和其附近)优选地由多晶硅层PS1和绝缘层I1填充。为了实现这一点，举例而言，如果沟槽部DTR的宽度(沟槽部DTR在附图的左右方向上的宽度)是w、多晶硅层PS1的厚度是h1并且绝缘层I1的厚度是h2，则优选满足w≤2(h1+h2)，即前述宽度w不多于前述厚度h1和h2之和的两倍。
如图28中所示，回蚀绝缘层I1，从而形成绝缘层I1的图案。具体而言，通过回蚀，留下各自嵌入在沟槽部DTR内部的多晶硅层PS1和绝缘层I1，并且去除各自位于沟槽部DTR外部的多晶硅层PS1和绝缘层I1(这里具体为各自位于主表面S1之上的多晶硅层S1和绝缘层I1以及多晶硅层S1和绝缘层I1的各自紧接位于沟槽部DTR的内部上方的部分)。这里，也可以完全去除各自位于主表面S1之上的多晶硅层S1和绝缘层I1。优选地，形成绝缘层I1的图案以便包括紧接于沟槽部DTR的内部之上的空间的一部分。将绝缘层I1回蚀至略微在多晶硅层PS1的最上表面以下的位置。
如图29中所示，通过回蚀处理去除各自位于沟槽部DTR外部的绝缘层I1和多晶硅层PS1。因而，多晶硅层PS1和其向内的绝缘层I1设置于沟槽部DTR内部以这样形成对准标记MK。这时，也通过蚀刻来去除氧化硅膜HOx。
随后以与在前述第一例子中相同的方式执行与在图10至17的步骤中相同的处理。也就是说，这里也以与图17的步骤中相同的方式去除半导体衬底SUB的从主表面S3向对准标记MK的底部延伸的区域。在图17的步骤之后，通过公知方法形成平坦化层Ox。
在图25至29的步骤中使用的半导体衬底SUB中，未形成如在图6至17的步骤中形成于半导体衬底SUB中的绝缘膜层Ox。然而，在图25至29的步骤中形成的对准标记MK不仅包括作为第一层的多晶硅层PS1而且包括绝缘层I1。因此在图29的步骤之后执行的、通过抛光来去除半导体衬底SUB的从主表面S1向对准标记MK的底部延伸的区域(形成半导体层SL)的步骤中，更优选地通过抛光来去除半导体衬底SUB的一部分以例如暴露对准标记的绝缘层II(使用绝缘层I1作为限位器)。通过这样做，通过抛光对半导体衬底SUB的去除在到达绝缘层I1时结束以允许容易控制通过抛光去除的量。
这里，在与在图17中所示步骤中相同的处理中，如果将半导体衬底SUB去除至图29的点划线A所示区域，则最终通过后续步骤形成以图23中所示形式的具有对准标记MK的半导体器件DEV。类似地，如果在与在图17中所示步骤相同的处理中将半导体衬底去除至图29的点划线B所示区域，则最终形成以图24中所示形式的具有对准标记MK的半导体器件DEV。也就是说，这里对准标记MK的作为抛光去除的结束点的底部可以是图29的绝缘层I1的最下部或者通过倒回(turn back)绝缘层I1来形成的线性区(通过与绝缘层I1的最外生长表面接触来形成的线性边界区域)的最下部。
然而，即使在其中使用无绝缘膜层Ox的半导体衬底SUB的情况下，例如当对准标记MK的边缘(在半导体层SL与对准标记MK之间的边界部，该边界部是与沟槽部DTR相同的部分)是清楚地视觉可识别时，无需必然地通过抛光来去除半导体衬底SUB以便暴露绝缘层I1。具体而言，当对准标记MK由包括多晶硅层PS1和绝缘层I1的两层形成时，绝缘层I1的存在允许比在其中对准标记MK仅包括一层(其是多晶硅层)的情况下更容易视觉识别对准标记。
例如，当从后主表面S2侧观察如在前述第一例子中那样仅包括多晶硅层PS1的对准标记MK时，视觉地识别突出部PR，该突出部PR作为在后主表面S2与对准标记MK的边缘部中的标记底表面之间的阶梯部。这是因为：由于多晶硅层PS1的材料与半导体层SL的材料相同，所以如果无高差，则将难以视觉识别标记。
另一方面，在具有如下配置的对准标记MK中，在该配置中，例如，如在前述第三例子中那样堆叠与在前述第一例子中相同的多晶硅层PS1和由氧化硅膜或者氮化硅膜组成的绝缘层I1，绝缘层I1的材料不同于半导体层SL的材料。因而即使当无高差时，仍然有可能视觉识别标记。因此，在前述第三例子(图23)中，即使当未在后主表面S2与对准标记MK的底表面(图23中的对准标记MK的最上表面)之间提供突出部PR时，可以容易视觉地识别对准标记MK。
例如，在其中对准标记MK如在前述第一和第二例子中那样仅由多晶硅层PS1形成的情况下，在其中形成对准标记MK的半导体衬底SUB优选地具有SOI结构，该SOI结构具有绝缘膜层Ox。如果半导体衬底SUB具有SOI结构，则通过抛光来去除子衬底SSL以便到达绝缘膜层Ox的内部(从而通过抛光的去除在到达绝缘膜层Ox的内部时结束)，可以容易地形成如下配置(具有突出部PR)，在该配置中，对准标记MK的底表面嵌入于平坦化层Ox中。
如果如在图6的步骤中那样形成沟槽部DTR以便到达绝缘膜层Ox的内部，则可以使用突出部PR来形成对准标记MK。因此，即使对准标记MK的宽度相当小，仍然可以使用突出部PR从主表面S2侧视觉容易地视觉地识别对准标记MK。
当形成仅由多晶硅层形成的对准标记MK时，由于对准标记MK和半导体层SL中的每一个由硅制成，所以优选地在有助于在期望的点处结束图17中所示通过抛光的去除方面，使用具有SOI结构的半导体衬底SUB。
另一方面，当对准标记MK具有多晶硅层PS1和绝缘层I1时，在其中形成对准标记MK的半导体衬底SUB无需具有绝缘膜层Ox。在这一情况下，如上文描述的那样，在例如通过抛光来去除上文描述的子衬底SSL的步骤中，通过抛光(使用绝缘层I1作为用于抛光处理的限位器膜)来去除半导体衬底SUB以便到达形成对准标记MK的绝缘层I1。这允许形成半导体层SL，在该半导体层SL中，对准标记MK的底表面和后主表面S2没有在它们之间的高差并且在相同水平面中。
另一方面，在如在上文描述的第一例子中那样形成仅包括多晶硅层PS1的对准标记MK的情况下，无需用于形成对准标记MK的绝缘层I1。因此，与在其中形成具有多晶硅层PS1和绝缘层I1的对准标记MK的情况相比，可以进一步减少半导体衬底SUB的制造步骤以允许成本减少。
如图30中所示，根据实施例1的第四例子的半导体器件DEV具有与第三例子的半导体器件DEV的配置基本上相同的配置、但是与之不同之处在于对准标记MK以与在例如第二例子中相同的方式具有凹进部REC。注意，图30的对准标记MK具有与图23中对准标记MK相同的形式、但是也可以具有与图24中相同的形式。
如图31中所示，在实施例1的第四例子中的制造方法的步骤与在第三例子中的制造方法的步骤(图29)基本上相同。然而，即使当对准标记具有第一和第二层时，以与图20的第二例子中相同的方式，也可以形成绝缘层I1和多晶硅层PS1以从半导体层SL的前主表面S1(片上透镜LNS等最终设置于该前主表面S1上)朝着后主表面S2凹进。然而，由于在图31中所示第四例子中的对准标记MK具有绝缘层I1，所以即使当未提供如图31中所示凹进时，仍然从前侧视觉可识别对准标记MK。由此实现的功能/效果与在图19和20的第二例子中相同。
接着，将进一步给出对实施例1的作为其它修改的第五至第八例子的描述。如图32中所示，根据实施例1的第五例子的半导体器件DEV与示出了第三例子的图23中相同。然而，第五例子与第三例子不同在于对准标记MK具有突出部PR，并且对准标记MK的物理层PS1覆盖半导体层SL中的沟槽部的内壁表面(底表面和侧表面二者)。
接着，将参照图33至35给出对前述第五例子中的半导体器件DEV的制造方法的描述。
如图33中所示，具有在其内部中嵌入的绝缘触摸层Ox的半导体衬底SUB受到与在图25至27的步骤中相同的处理。这里，以与图6中相同的方式，形成沟槽部DTR以便达到绝缘膜层Ox的内部并且具有突出部PR。
如图34和35中所示，执行与在图28和29的步骤中相同的处理。随后，以与图17的步骤中相同的方式，通过抛光来去除从主表面S3向绝缘膜层Ox的上表面延伸的子衬底SSL。
因此，即使在形成具有多晶硅层PS1和绝缘层I1的对准标记MK的情况下，仍然可以使用具有SOI结构的半导体衬底SUB。如在上文描述的第五例子中那样形成的对准标记MK实现通过具有包括多晶硅层PS1和绝缘层I1的两层来提高视觉可识别性的效果以及通过具有突出部PR来提高后侧视觉可识别性的效果中的每个效果。此外，也可以预期通过形成绝缘层I1的对准标记MK来实现的视觉可识别性的提高。
如图36中所示，根据实施例1的第六例子的半导体器件DEV具有与第五例子的半导体器件DEV的配置基本上相同的配置、但是与之不同在于对准标记MK以与在例如第二例子中相同的方式具有凹进部REC。
如图37中所示，实施例1的第六例子的制造方法与第五例子(图35)的制造方法相同。然而，以与在第二例子(图20)和第四例子(图31)中的制造方法中相同的方式，也可以形成凹进部REC。
如图38中所示，根据实施例1的第七例子的半导体器件DEV具有与第五例子的半导体器件DEV的配置基本上相同的配置、但是与之不同在于对准标记MK无突出部PR。当对准标记MK无突出部PR时，也可以形成对准标记MK以具有这样的形式。
如图39至41中所示，前述第七例子的制造方法与在图33至35中所示前述第五例子的步骤中的方法相同、但是不同在于用于形成对准标记MK的沟槽部DTR未进入绝缘膜层Ox而是停止于绝缘膜层Ox的最上表面(后主表面S2)。因而，在制造方法中未形成突出部PR。前述第七例子的制造方法在别的方面与前述第五例子的制造方法相同。
如图42中所示，根据实施例1的第八例子的半导体器件DEV具有与第七例子的半导体器件DEV的配置基本上相同的配置、但是与之不同在于对准标记MK以与在例如第二例子中相同的方式具有凹进部REC。
如图43中所示，实施例1的第八例子的制造方法与第七例子(图41)的制造方法相同。然而，以与在例如第二例子(图20)和第四例子(图31)中的制造方法中相同的方式，也可以形成凹进部REC。
接着，将给出对本实施例作为整体的功能/效果的描述。例如，根据有关领域的技术，当形成在用于在后侧照射固态图像传感器的所谓后表面之上形成片上透镜等的处理期间使用的对准标记时，氧化硅膜和氮化硅膜首先形成于半导体衬底SUB的主表面之一之上。光阻剂被涂敷到氮化硅膜上并且受到典型光刻蚀技术以形成用于处理氧化硅膜和氮化硅膜的叠层的掩模。通过使用用于叠层处理的前述掩模来进一步执行典型蚀刻，在半导体衬底SUB中形成沟槽部。然后，形成用于形成对准标记的导电膜或者半导体膜(第一层)或者包括前述第一层和用于形成对准标记的绝缘膜(第二层)的叠层结构，以便覆盖氮化硅膜的上表面和沟槽部的内部外围壁表面(以便填充沟槽部的内部)。随后，回蚀第一层(或者第一和第二层)以便保留于沟槽部内部。随后，去除各自首先形成的氧化硅膜和氮化硅膜。
因此，在有关领域的技术中，堆叠并且去除作为用于形成沟槽部的硬掩模的、包括氧化硅膜和氮化硅膜的两层。因此，用于形成对准标记的步骤数目大，这是麻烦和复杂的。
然而，在实施例1中，形成为硬掩模(沟槽处理掩模)的氧化硅膜HOx例如仅包括单个氧化硅膜(一层)，该硬掩模用于形成用于后侧处理的对准标记MK。因此，与其中如在前述有关领域的技术中那样形成包括两层绝缘膜的硬掩模的情况比较，可以减少形成并且去除氮化硅膜的步骤以允许制造成本减少。
此外，如例如图7中所示，如果形成氧化硅膜HOx的沟槽处理掩模、然后形成多晶硅层PS1以便覆盖其上表面而未去除沟槽处理掩模，则步骤数目相应地更小，因为无去除沟槽处理掩模的步骤。因而可以使用氧化硅膜HOx的沟槽处理掩模的图案来更容易执行处理。
注意，在用于后侧处理的前述对准标记MK中，沟槽部DTR从前主表面S1延伸经过半导体层SL到达后主表面S2。因此，对准标记MK可以不仅用于后侧处理(例如设置透镜LNS)，而且用于在前侧处理(例如形成与前主表面S1的隔离绝缘膜SPT)中对准。特别是当如在前述第二和第四例子中那样使用对准标记MK时可以进一步增强该效果，在该对准标记MK中，凹进部REC形成于半导体层SL的前主表面S1中。这是因为通过视觉识别凹进部REC，可以使用对准标记MK作为用于在对前主表面S1侧的处理期间对准的标记。
因此，实施例1的对准标记MK的制造方法可以简化步骤并且减少制造成本。此外，通过将用于对后主表面S2侧的处理的对准标记MK用于对前主表面S1侧的处理，可以进一步提高制造半导体器件DEV的效率。
在上文描述的实施例1的例子中的每个例子中，如例如图7中所示，形成多晶硅层PS1以便覆盖氧化硅膜HOx的上表面，并且在后续步骤中去除氧化硅膜HOx。然而，也可以有可能的是在去除氧化硅膜HOx之后形成多晶硅层PS1以便覆盖主表面S1。当在去除氧化硅膜HOx之后形成多晶硅层PS1时，氧化硅膜HOx也可以是光阻剂而不是氧化硅膜。
(实施例2)
与实施例1比较，实施例2与之不同在于在形成对准标记MK的多晶硅层PS1与传送晶体管TG的栅极电极GE之间的关系。下文将使用图44至61来给出对实施例2的描述。
如图44中所示，根据实施例2的第一例子的半导体器件DEV具有与图5中所示半导体器件DEV的外形基本上相同的外形。然而，在实施例2中，填充对准标记MK的导电膜或者半导体膜(第一层)在与形成传送晶体管TG的栅极电极GE的导电膜的层相同的层中。
换而言之，例如，在实施例2的第一例子中的形成对准标记MK的多晶硅层GE(对应于实施例1中的形成对准标记MK的多晶硅层PS1)与形成晶体管TG的栅极电极GE的导电膜同时形成到相同层中。形成对准标记MK的多晶硅层GE和形成栅极电极GE的导电膜起初形成为相同导电膜(第一层)。在后续步骤中，通过蚀刻来去除第一层的一部分，从而产生图5中所示图案化的多晶硅层GE和栅极电极GE的形式。
注意，如后文将描述的那样，当对准标记MK由半导体膜形成时，在与对准标记MK的半导体膜的层相同的层中形成栅极电极GE之后，在不同步骤中向栅极电极GE中的每个栅极电极中引入杂质。以这一方式，将栅极电极GE改变成导电膜。
在实施例2的第一例子中，优选地形成作为形成对准标记MK的第一层的多晶硅层GE以便填充半导体层SL中形成的沟槽部的内部以形成对准标记MK。这可以抑制例如暴露沟槽部的底表面或者侧表面的一部分并且无意地蚀刻暴露的区域这样的问题。
当假设例如形成于半导体层SL中以形成对准标记的沟槽部的宽度(在图5的沿着主表面S1和S2的左右方向上)的宽度是w并且用于形成栅极电极GE(用于形成对准标记MK)的多晶硅层PS1的厚度是h时，优选满足w≤2h，即前述宽度不多于前述厚度的两倍。这允许多晶硅层PS1具体地在沟槽部的宽度方向上填充沟槽部。
实施例2的第一例子中的配置与实施例1的第一例子(图5)的配置不同在于前述要点而在别的方面相同。因此，将通过向相同部件提供相同标号来不重复对它们的描述。
接着，参照图45至50，将给出对具体根据实施例2的半导体器件中的第一例子的对准标记MK的制造方法的描述。注意，在图45至50中，以与图6至17中相同的方式，并排示出了标记形成部、外围电路部和光接收元件形成部。
如图45中所示，首先制备与在图6的步骤中相同的、作为具有如下结构的所谓SOI衬底的半导体衬底SUB，在该结构中，子衬底SSL、绝缘膜层Ox和半导体层SL以这一顺序来堆叠。也以与图10的步骤中相同的方式，在光接收元件形成部和外围电路部中，形成多个隔离区域SPT和p型井区域PWL以这样形成光电二极管PD。这里也可以在形成隔离区域SPT之后首先形成p型井区域PWL，或者备选地，可以在形成p型井区域之后形成隔离区域SPT。也可以有可能的是在形成p型井区域PWL之后，形成隔离区域SPT，随后再次形成p型井区域PWL。
然后，如图46中所示，以与图6的步骤中相同的方式，例如通过CVD方法形成绝缘膜，比如氧化硅膜HOx，以便覆盖半导体衬底SUB的主表面S1(半导体层SL的前主表面S1)。
接着，以与图6中相同的方式，图案化氧化硅膜HOx，并且使用图案化的氧化硅膜HOx作为硬掩模(沟槽处理掩模)，使半导体衬底SUB受到典型蚀刻以形成有沟槽部DTR，该沟槽部DTR具有从主表面S1延伸并且到达绝缘膜层Ox的内部的突出部PR。图46中所示高差T优选地不少于10nm而不多于150nm(更优选地不少于30nm而不多于80nm)。
如图47中所示，通过使用诸如氢氟酸等的化学溶液的蚀刻来去除氧化硅膜HOx。如图48中所示，例如通过典型热氧化方法，在前主表面S1之上形成由氧化硅膜组成的绝缘膜GI。绝缘膜GI也形成于沟槽部DTR的其中暴露半导体层SL的内侧表面之上。
如图49中所示，通过与在例如图12的步骤中相同的CVD方法形成导电膜或者半导体膜(第一层)，如比如多晶硅层PS1，以便覆盖沟槽部DTR的内部外围壁表面和形成有绝缘膜GI的前主表面S1的上表面。这里形成的第一层与在图7的步骤中的第一层相同。当这里形成的多晶硅层PS1是不含杂质的半导体膜时，至少向形成的多晶硅层PS1的用作栅极电极GE的区域中注入导电杂质。备选地，也可以形成例如含金属材料的薄膜作为第一层PS1。
优选地，多晶硅层PS1覆盖沟槽部DTR的内壁表面以填充沟槽部DTR的内部(具体为其底表面和其附近)。为了实现这一点，举例而言，如果沟槽部DTR的宽度(在附图的左右方向上)是w并且多晶硅层PS1的厚度是h，则优选满足w≤2h，即前述宽度不多于前述厚度的两倍。通过这样填充沟槽部DTR的内部，有可能抑制例如暴露沟槽部DTR的内部底表面或者侧表面的一部分并且无意地蚀刻暴露的区域这样的问题。
如图50中所示，以与图13的步骤中相同的方式，向在图49的步骤中形成的多晶硅层PS1涂敷并且使用典型光刻蚀技术来图案化光阻剂PHR。然后，使用光阻剂PHR的图案作为掩模，蚀刻多晶硅层PS1。具体而言，通过这里执行的蚀刻，留下各自在沟槽部DTR内部嵌入的多晶硅层PS1和绝缘层I1，并且去除在沟槽部DTR外部的多晶硅层PS1(这里具体为多晶硅层PS1的位于主表面S1之上的一部分(除了栅极电极GE之外)和多晶硅层PS1的紧接位于沟槽部DTR的内部的一部分上方的一部分)。
因而，蚀刻多晶硅层PS1以填充沟槽部DTR的内部作为对准标记MK的多晶硅层GE(与多晶硅层PS1相同)并且作为栅极电极GE设置于绝缘膜GI之上。以这一方式，形成作为填充沟槽部DTR内部的多晶硅层GE的对准标记MK和用于形成晶体管TR的栅极电极GE。
在去除光阻剂PHR之后，执行与紧接在图13的步骤之后执行的处理相同的处理(用于形成源极/漏极区域等)，并且进一步执行与在图14至17的步骤中相同的处理以形成具有与图44中相同的形式的半导体器件DEV。也就是说，对准标记MK用于在对后表面(后主表面S2)侧的处理期间例如滤色器、片上透镜LNS等的对准。注意，以与在实施例1中相同的方式，在图44中省略对各自在图示前述步骤的图45至50中示出的栅极绝缘膜GI(包括沟槽部DTR的内部外围侧表面之上的绝缘膜GI)、隔离区域SPT和p型井PWL的描绘。
如图51中所示，根据实施例2的第二例子的半导体器件DEV具有与实施例2的第一例子的半导体器件DEV的配置基本上相同的配置、但是与之不同在于以与在例如实施例1的第二例子(图20)中相同的方式，对准标记MK具有凹进部REC。
如图52中所示，作为实施例2的第二例子的制造方法，使用与第一例子(图50)的制造方法相同的制造方法。然而，以与在上文描述的其它例子的制造方法中相同的方式，也可以形成凹进部REC。
如图53中所示，与实施例2的第一例子的对准标记MK相似，在与形成栅极电极GE的多晶硅层PS1的层相同的层中形成作为实施例2的第三例子的对准标记MK。然而，在前述第三例子的对准标记MK中，多晶硅层GE在附图的与其中布置片上透镜LNS的方向相对的方向的向下方向上从主表面(从其中形成对准标记MK的半导体层SL内部的沟槽部内部)突出，从而对准标记MK具有作为在其最上层与前主表面S1之间的阶梯部的边沿部BR。边沿部BR具有向多晶硅层GE继续作为半导体层SL内部的对准标记的一部分的形式并且设置于半导体层SL外部。
边沿部BR可以在沿着前主表面S1的方向上具有比形成在半导体层SL以内的对准标记MK的多晶硅层GE的宽度更大的宽度。这可以提高从前主表面S1侧对标记MK的视觉可识别性。
注意，在图53的配置中，如果对准标记MK的除了突出部之外的部分(由沟槽部形成)的宽度是w并且多晶硅层GE的厚度是h，则优选地满足由w≤2h给定的关系。
实际上，在其中对准标记MK与半导体层SL接触的侧表面和前主表面S1中的每个表面与对准标记MK(在与栅极电极GE的平面相同的平面中在沿着前主表面S1的方向上延伸)之间的区域中，形成绝缘膜GI。
图53的配置与图44的配置不同在于对准标记MK具有如上文描述的边沿部BR而在别的方面与图44的配置相同。因此将通过向相同部件提供相同标号来不重复对它们的描述。
接着，如图54中所示，将给出对具体根据实施例2的半导体器件中的第三例子的对准标记MK的制造方法的描述。在这些附图中，以与在示出了前述个别步骤的附图中相同的方式示出了标记形成部、外围电路部和光接收元件形成部。
如图54中所示，在执行与如例如图45至49中相同的处理之后，向多晶硅层PS1上涂敷并且使用典型光刻蚀技术来图案化光阻剂PHR。这时，将光阻剂PHR形成到如下图案中，该图案覆盖紧接位于栅极绝缘膜GI(其中形成栅极电极GE)上方的区域和紧接位于沟槽部DTR上方的区域并且也包括沟槽部DTR的外围(附近)。紧接于沟槽部DTR上方的光阻剂PHR的图案也在沿着前主表面S1的方向上具有比沟槽部DTR的宽度更大的宽度。
使用如上文描述的那样图案化的光阻剂PHR作为掩模，执行典型蚀刻以图案化多晶硅层PS1。因此，同时形成栅极电极GE和形成对准标记MK的多晶硅层GE。在此，形成对准标记MK的多晶硅层GE被形成为具有在沟槽部DTR上方(在主表面S1上方、即在其上设置片上透镜的一侧相对的一侧上)向上突出的边沿部BR。
随后，执行与在上文描述的图50中所示步骤之后执行的处理相同的处理以形成具有与例如图53中相同的形式的半导体器件DEV。
接着，作为另一修改，将描述实施例2的第四至第六例子。如图55中所示，根据实施例2的第四例子的半导体器件DEV与实施例2的第一例子的半导体器件DEV基本上相同。然而，第四例子与前述第一例子不同在于对准标记MK无突出部PR。
如图56至57中所示，实施例2的第四例子的制造方法与实施例2的第一例子的制造方法基本上相同。图56和57分别与图46和50相同，然而，图56和57与图46和50不同在于蚀刻半导体层SL，从而沟槽部DTR未进入绝缘膜层Ox而是停止于绝缘膜层Ox的最上表面(后主表面S2)。该形式与在图39至41的步骤中相同。因此，在制造方法中，未形成突出部PR。第四例子的制造方法在别的方面与前述第一例子的制造方法相同。
如图58中所示，根据实施例2的第五例子的半导体器件DEV具有与第四例子的半导体器件DEV的配置基本上相同的配置，但是与之不同在于以与例如第二例子中相同的方式，对准标记MK具有凹进部REC。
如图59中所示，实施例2的第五例子的制造方法与第四例子(图57)的制造方法相同，但是与例如第二例子(图52)的制造方法相似，形成凹进部REC。
如图60中所示，根据实施例2的第六例子的半导体器件DEV具有与第四例子的半导体器件DEV的配置基本上相同的配置，但是与之不同在于以与第三例子中相同的方式，对准标记MK具有边沿部BR。
如图61中所示，在实施例2的第六例子中的制造方法与第三例子(图54)的制造方法相同，但是与之不同在于以与例如第四例子(图57)的制造方法中相同的方式，未形成突出部PR。
接着，将给出对实施例2的功能/效果的描述。在实施例2中，除了实施例1的功能/效果之外，还实现以下功能/效果。
在实施例2中，栅极电极GE和对准标记MK的多晶硅层PS1形成于相同层中。也就是说，形成栅极电极GE的步骤也用作形成对准标记MK的步骤。因而，与其中例如在单独步骤中形成上文各自提到的栅极电极GE和对准标记MK的情况比较，有可能减少处理步骤数目和制造成本。
另外，如果如在例如前述第三和第六例子中那样使用具有边沿部BR的对准标记MK，则边沿部BR可以不仅用于在用于后侧(主表面S2侧)(片上透镜LNS等形成于其上)的步骤中对准，而且用于在包括形成栅极电极GE及在形成栅极电极GE以后的、用于前侧(主表面S1侧)的步骤(比如形成用于接触和光电二极管的保护膜的步骤)中对准。对准标记MK具有如下形式，在该形式中，具体形成于沟槽部DTR内部的多晶硅层GE具有在前主表面S1上方向上突出的边沿部BR(具有比沟槽部DTR的宽度更大的宽度)，从而多晶硅层GE的任意掩模的图案设置于与对准标记MK二维重叠的位置。因而，与其中例如多晶硅层GE的掩模的图案形成在与对准标记MK的位置不同的位置的情况比较，可以减少掩模在主表面S1中占用的面积。
因此，如果使用前述第三和第六例子，则通过形成用于在与用于后主表面S2的对准标记MK的位置二维相同的位置、包括栅极处理和在栅极处理之后的、对前主表面S1的处理期间对准的对准标记MK，可以最大化对准标记MK的使用效率。
当对准标记MK的导电层PS1和栅极电极GE中的每个栅极电极GE的导电层PS1如在实施例2中那样形成于相同层中时，通过用于在其之前形成栅极绝缘膜的氧化步骤，也同时氧化用于形成对准标记MK的沟槽部DTR的侧表面(见图48)。因此，在沟槽部DTR的侧表面与对准标记MK的导电层PS1之间，插入与栅极绝缘膜对应的氧化物膜GI。对照而言，当如在实施例1中那样在不同步骤中形成对准标记MK的导电层PS1和栅极电极GE中的每个栅极电极GE的导电层PS1时，形成对准标记的导电层PS1以在沟槽部DTR的侧表面与衬底硅发生直接接触，从而无氧化物膜存在于其之间(见图7)。因此，如果确认不存在与在用于形成对准标记MK的沟槽部DR的侧表面的栅极绝缘膜对应的氧化物膜GI，则有可能确认在不同步骤中形成对准标记MK的导电层PS1和栅极电极GE中的每个栅极电极GK的导电层PS1。因此，如果有在栅极氧化期间形成的在形成上文提到的对准标记MK的导电层PS1与沟槽部DTR的侧表面之间氧化物膜GI，则有可能验证对准标记MK的导电层PS1和栅极电极GE中的每个栅极电极GE的导电层PS1形成于相同层中。
本发明的实施例2与本发明的实施例1不同仅在于上文描述的要点。也就是说，上文未描述的关于本发明实施例2的配置、条件、过程、效果等都基于本发明实施例1的配置、条件、过程、效果等。
(实施例3)
与实施例2比较，实施例3与之不同在于对准标记MK的配置。下文将使用图62至95来给出对实施例3的描述。
如图62中所示，根据实施例3的第一例子的半导体器件DEV具有与图23中所示半导体器件DEV的外形基本上相同的外形。然而，在实施例3中，例如作为形成对准标记MK的导电膜或者半导体膜(第一层)的多晶硅层GE在与形成传送晶体管TG的栅极电极GE的导电膜的层相同的层中。图62的对准标记在与形成为与传送晶体管TG的栅极电极GE发生接触作为用于形成栅极电极GE的硬掩模(栅极处理掩模)的绝缘层HI(第二层，该第二层是绝缘膜)的层相同的层中由绝缘层HI填充。
换而言之，形成实施例3的第一例子中的对准标记MK的多晶硅层GE是形成晶体管TG的栅极电极GE的第一层。形成对准标记MK的绝缘层HI已经与作为用于形成栅极电极GE的硬掩模的绝缘层HI同时形成并且形成为与该绝缘层HI相同的层。形成对准标记MK的多晶硅层GE和形成栅极电极GE的导电膜原先形成为相同导电膜或者半导体膜(第一层)。在后续步骤中，通过蚀刻来去除第一层的一部分以产生图62中所示形式。类似地，形成实施例3的第一例子中的对准标记的绝缘层H1原先被形成为与形成硬掩模的绝缘层(氧化硅膜或者氮化硅膜)相同的层，该硬掩模形成于栅极电极GE之上以便形成栅极电极GE。在后续步骤中，通过蚀刻来去除绝缘层的一部分以产生图62中所示形式。
在实施例3的第一例子中，优选地，以与实施例1和2中相同的方式形成作为形成对准标记MK的第一层的多晶硅层GE和从其向内的绝缘层HI以填充半导体层SL中形成的沟槽部的内部以便形成对准标记。这可以抑制例如暴露沟槽部的底表面或者侧表面的一部分并且意外地蚀刻暴露的区域这样的问题。
实施例3的第一例子中的配置与图23的实施例1的第四例子中的配置不同在于前述要点而在别的方面相同。因此将通过向相同部件提供相同标号来不重复对它们的描述。
接着，参照图63至70，将给出对根据实施例3的半导体器件中的第一例子的对准标记MK的制造方法的描述。
如图63中所示，首先制备与图25中相同的半导体衬底SUB。例如，以与图45的步骤中相同的方式，在半导体衬底SUB的光接收元件形成部和外围电路部的所需区域中，首先形成例如光电二极管PD、隔离区域SPT等。
如图64中所示，以与图25(图46)的步骤中相同的方式，首先形成并且图案化绝缘膜，如比如氧化硅膜HOx。然后，使用图案化的氧化硅膜HOx作为硬掩模(沟槽处理掩模)，形成沟槽部DTR。优选地，沟槽部DTR的尺寸确定为与例如图25的步骤中的尺寸相同。
如图65中所示，例如使用稀释的水合氢氟酸溶液来去除氧化硅膜HOx。如图66中所示，以与图48的步骤中相同的方式，例如通过典型热氧化方法在前主表面S1以及沟槽部DTR的侧表面和底表面之上形成由氧化硅膜组成的绝缘膜GI。
如图67中所示，以与图26中的步骤中相同的方式，例如通过CVD方法形成导电膜或者半导体膜(第一层)，如比如多晶硅层PS1，以便覆盖沟槽部DTR的内部外围壁表面和形成有绝缘膜GI的前主表面S1的上表面。这里形成的第一层与在图7的步骤中的第一层相同。当这里形成的多晶硅层PS1是不含杂质的半导体膜时，(至少向多晶硅层PS1的用作栅极电极GE的区域中)注入杂质。备选地，作为第一层S1，也可以形成例如含金属材料的薄膜。
如图68中所示，以与图27的步骤中相同的方式，形成例如由氧化硅膜或者氮化硅膜组成的绝缘层II(第二层)以便图67中形成的多晶硅层PS1的上表面。
这里如果沟槽部DTR的宽度是w，多晶硅层PS1的厚度是h1，并且硬掩模绝缘层I1的厚度是h2，则优选满足w≤2(h1+h2)。这允许多晶硅层PS1和绝缘层I1具体地在宽度方向上填充沟槽部。如果这样填充沟槽部DTR的内部，则可以抑制在后续硅蚀刻步骤中意外地蚀刻暴露的区域这样的问题。
如图69中所示，向在图68的步骤中形成的绝缘层I1上涂敷并且使用典型光刻蚀技术来图案化光阻剂PHR。这里，例如，光阻剂PHR的图案紧接地形成在其中将形成用于形成晶体管TG的栅极电极GE的区域上方。然后，使用图案化的光阻剂PHR作为掩模，蚀刻绝缘层I1以图案化。这时，去除绝缘层I1的位于除了沟槽部DTR内部(和紧接于其上方的)区域以及紧接于光阻剂PHR的图案以下的区域之外的区域中的一部分(即除了至少紧接于其中将形成栅极电极GE的区域上方的绝缘层I1之外)以在沟槽部DTR内部(和紧接于其上方)的区域以及紧接于光阻剂PHR的图案以下的区域中留下作为绝缘层HI的绝缘层I1。因此，紧接于其中将形成栅极电极GE的区域上方的绝缘层HI(与绝缘层I1相同)保留在硬掩模的图案中。
如图70中所示，在去除光阻剂PHR之后，使用绝缘层HI作为栅极处理掩模，图案化多晶硅层PS1。因此，多晶硅层PS1紧接于绝缘层HI以下保留以形成栅极电极GE的图案。蚀刻多晶硅层PS1以便保留于沟槽部DTR内部。这时，在除了沟槽部DTR内部之外的区域中去除多晶硅层PS1的一部分(即除了至少紧接于其中将形成栅极电极GE的区域上方的多晶硅层PS1)。因此，在沟槽部DTR内部，形成作为与栅极电极GE的层相同的层的多晶硅层GE(与多晶硅层PS1相同)，并且从其向内形成作为与硬掩模绝缘层HI的层相同的层的绝缘层HI。也就是说，在沟槽部DTR内部，形成包括多晶硅层GE和绝缘层HI的对准标记MK。
随后，执行与紧接在图13的步骤之后执行的处理相同的处理(用于形成源极/漏极区域等)，并且进一步执行与图14至17中相同的处理以形成具有与例如图62中所示相同的形式的半导体器件DEV。注意，在与图17中所示步骤中相同的处理中，也可以通过将半导体衬底SUB去除至例如图29的点划线A所示区域来形成具有图62的形式的对准标记MK，或者也可以通过将半导体衬底SUB去除至例如图29的点划线B所示区域来形成具有图24的形式的对准标记MK。
如图71中所示，根据实施例3的第二例子的半导体器件DEV具有与实施例3的第一例子的半导体器件DEV的配置相同的配置、但是与之不同在于对准标记MK以与例如实施例1的第二例子(图20)中相同的方式具有凹进部REC。
如图72中所示，实施例3的第二例子中的制造方法与第一例子(图70)中的制造方法相同，但是以与前述其它例子中的制造方法中相同的方式，也可以形成凹进部REC。
如图73中所示，在根据实施例3的第三例子的半导体器件中，与在实施例3的第一例子中的对准标记MK基本上相似，对准标记MK形成在与形成栅极电极GE的多晶硅层PS1的层相同的层中。然而，与例如图53的对准标记MK相似，形成第三例子的前述对准标记MK以具有边沿部BR，在该边沿部BR中，多晶硅层GE和绝缘层HI在半导体层SL的前主表面S1以下向下突出(在与其上设置片上透镜的上侧相对的下侧上)。假设在对准标记MK中，多晶硅层GE和绝缘层HI中的每层包括用于形成对准标记MK的边沿部BR。
前述第三例子的配置与前述第一例子的配置不同在于上文描述的对准标记MK的形式而在别的方面与第一例子的配置相同。因此将通过向相同部件提供相同标号来不重复对它们的描述。
接着，参照图74和75，将给出对具体根据实施例3的半导体器件中的第三例子的对准标记MK的制造方法的描述。
如图74中所示，在执行与例如图63至68中相同的处理之后，向在图68的步骤中形成的绝缘层I1涂敷并且使用典型光刻蚀技术来图案化光阻剂PHR。这里，例如光阻剂PHR的图案紧接形成于其中将形成用于形成晶体管TG的栅极电极的区域上方并且紧接形成于沟槽部DTR上方(及其附近)。
然后，使用光阻剂PHR作为掩模，执行典型蚀刻以图案化绝缘层I1。这时，为了提供如下形式，在该形式中，光阻剂PHR和绝缘层I1保留在其中将形成对准标记MK的区域中，通过蚀刻来去除绝缘层I1的在除了其中将形成对准标记MK的区域之外的区域中的一部分。因此，位于沟槽部DTR内部和紧接于沟槽部DTR上方(及其附近)的绝缘层I1(与绝缘层II相同)保留为绝缘层HI，并且紧接在其中将形成栅极电极GE的区域上方的绝缘层I1保留为硬掩模(栅极处理掩模)的图案。然而，与例如图69中的绝缘层HI比较，形成位于沟槽部DTR内部和紧接于沟槽部DTR上方的绝缘层HI(在与作为栅极处理掩模的绝缘层I1相同的层中)以具有在附图的向上方向上突出的边沿部BR。
如图75中所示，在去除光阻剂PHR之后，以与例如图70的步骤中相同的方式，使用绝缘层HI的图案作为用于栅极电极处理的硬掩模，执行典型蚀刻。通过处理，蚀刻多晶硅层PS1以紧接在硬掩模绝缘膜HI以下保留并且形成具有边沿部BR的对准标记MK。以这一方式，形成图案为对准标记MK，从而多晶硅层PS1和绝缘层II中的每层具有在前主表面S1上方的边沿部BR。
随后，执行与在第一例子中的图70中所示步骤之后的步骤中相同的处理以形成具有图73的形式的半导体器件DEV。
接着，作为另一修改，将描述实施例3的第四至第九例子。如图76中所示，根据实施例3的第四例子的半导体器件DEV与实施例3的第一例子的半导体器件DEV基本上相同。然而，第四例子与实施例3的第一例子不同在于第四例子的对准标记MK具有突出部PR和与图32的实施例1的第五例子的对准标记MK的配置相同的配置。
如图77中所示，在使用具有SOI结构的半导体衬底SUB来首先执行与在图45至48的步骤中相同的处理之后，以与图67的步骤中相同的方式形成多晶硅层PS1(第一层)。
如图78至80中所示，执行与在图68至70的步骤中相同的处理。如果使用具有SOI结构的半导体衬底SUB来这样形成具有突出部PR的沟槽部DTR，该突出部PR到达绝缘膜层Ox的内部，则形成具有图76中所示形式的半导体器件DEV。
如图81中所示，根据实施例3的第五例子的半导体器件DEV具有与第四例子的半导体器件DEV的配置基本上相同的配置，但是与之不同在于对准标记MK以与例如第二例子中相同的方式具有凹进部REC。
如图82中所示，实施例3的第五例子的制造方法与第四例子(图80)的制造方法相同，但是以与例如第二例子(图72)的制造方法中相同的方式形成凹进部REC。
如图83中所示，根据实施例3的第六例子的半导体器件DEV具有与第四例子的半导体器件DEV的配置基本上相同的配置，但是与之不同在于对准标记MK以与例如第三例子中相同的方式具有边沿部BR。
如图84和85中所示，实施例3的第六例子的制造方法与第三例子(图74和75)的制造方法相同，但是与之不同在于对准标记MK具有突出部PR，该突出部PR到达半导体衬底SUB的绝缘膜层Ox的内部。
如图86中所示，根据实施例3的第七例子的半导体器件DEV与实施例3的第四例子的半导体器件DEV基本上相同。然而，第七例子与前述第一例子不同在于对准标记MK无突出部PR。
如图87至90中所示，实施例3的第七例子的制造方法与实施例3的第四例子的制造方法基本上相同，但是与之不同在于形成对准标记MK以停止于绝缘膜层Ox的最上表面。这一形式与在图39至41的步骤中相同。因此，在第七例子的制造方法中，未形成突出部PR。制造方法在别的方面与在前述第四例子中相同。
如图91中所示，根据实施例3的第八例子的半导体器件DEV具有与第七例子的半导体器件DEV的配置基本上相同的配置，但是与之不同在于对准标记MK以与例如第二例子中相同的方式具有凹进部REC。
如图92中所示，实施例3的第八例子的制造方法与第七例子(图90)的制造方法相同，但是以与例如第二例子(图72)的制造方法中相同的方式形成凹进部REC。
如图93中所示，根据实施例3的第九例子的半导体器件DEV具有与第七例子的半导体器件DEV的配置基本上相同的配置，但是与之不同在于对准标记MK以与例如第三例子中相同的方式具有边沿部BR。
如图94至95中所示，实施例3的第九例子的制造方法与第六例子(图85和85)的制造方法相同，但是与之不同在于形成对准标记MK以停止于绝缘膜层Ox的最上表面(无突出部PR)。
接着，将给出对实施例3的功能/效果的描述。在实施例3中，以与实施例2中基本上相同的方式，在与栅极电极GE的层相同的层中形成用于形成对准标记MK的第一层GE。此外，与作为栅极处理掩模的绝缘层HI的层相同的层形成对准掩模MK，该栅极处理掩模是用于形成栅极电极GE的绝缘膜。因此，以与实施例2中相同的方式，使用形成栅极电极GE的步骤来形成对准标记MK。因而，与其中例如在不同步骤中形成上文各自提到的栅极电极GE和对准标记MK的情况比较，有可能减少处理步骤数目和制造成本。
对准标记MK具有包括多晶硅层GE和作为栅极处理掩模的绝缘层HI的两层以允许在沿着主表面S1的方向上的宽度与在其中形成仅有多晶硅层GE的对准标记MK的情况下的宽度相比有所增加并且允许更容易视觉识别标记。因此，用来形成栅极电极GE的绝缘层HI可以有效用于形成对准标记MK。
如果也在实施例3中使用如例如73至75中所示具有边沿部BR的对准标记MK，该边沿部BR在与其中布置光电二极管PD的方向相对的方向上从前主表面S1突出，则可以不仅在用于后侧(主表面S2侧)(其上形成片上透镜LNS等)的步骤中、而且在前侧(主表面S1侧)上的栅极形成(如比如形成接触)之后的步骤中使用对准标记MK。边沿部BR与在其中同时形成有栅极电极GE的掩模图案形成于与对准标记MK二维重叠的位置的状态中相同。这减少掩模占用的面积并且提高面积的使用效率。
本发明的实施例3与本发明的实施例1和2不同仅在于上文描述的要点。也就是说，上文未描述的关于本发明实施例3的配置、条件、过程、效果等都基于本发明实施例1和2的配置、条件、过程、效果等。
应当考虑这里公开的实施例在所有要点上为示例而非限制。本发明的范围不是由上文给出的描述而是由权利要求限定所示并且旨在于包括与权利要求等效的含义和在权利要求内的所有修改。上文各自示出的实施例和修改也可以在与其各自的主旨一致的范围内相互组合。
本发明特别有利地适用于使用用于对准的标记来形成的后侧照射固态图像传感器及其制造方法。