薄膜晶体管阵列基板及其制造方法与流程

本发明涉及通过减少关断电流(off-current)而具有优异特性的薄膜晶体管阵列基板及其制造方法。

背景技术：
平板显示器的重要性近来随多媒体的发展而增加。因而，各种类型的平板显示器已经投入实际应用，比如液晶显示器(LCD)、等离子显示面板(PDP)、场致发射显示器(FED)和有机发光二极管(OLED)显示器。这些平板显示器之中，液晶显示器具有优于阴极射线管(CRT)的可视性，并且平均功耗以及产生的光量小于阴极射线管(CRT)。此外，因为OLED显示器具有1毫秒或者更少的快速反应时间、低功耗以及自发光结构，因而OLED显示器在视角方面不存在问题。因而，OLED显示器已经被认为是下一代显示器。使用薄膜晶体管的有源矩阵液晶显示器是由薄膜晶体管的电容所保持的电压来驱动的，该薄膜晶体管与像素电极连接。除了包括迁移率、漏电流等等的薄膜晶体管的基本特性之外，在有源矩阵液晶显示器的薄膜晶体管中，能够保持长寿命的耐久性和电学可靠性是非常重要的。薄膜晶体管包括栅电极、有源层、源电极和漏电极。有源层由非晶硅或者多晶硅形成。主要用于形成有源层的非晶硅具有形成工艺简单的优点。因此，有源层的制造成本可以降低。然而，由于非晶硅的特性(其中，在能带间隙的中间存在费米能级)，电子的动作和空穴的动作是不自由的。因此，由空穴电流引起的漏电流在关断区域增加。结果，在图像中产生串扰，并且发生图像质量下降，例如斑点。

技术实现要素：
本发明的实施例提供了能够通过降低漏电流而改善图像质量的薄膜晶体管阵列基板及其制造方法。在一个方面中，提供了一种薄膜晶体管阵列基板，包括基板，位于所述基板上的栅电极，位于所述栅电极上的栅绝缘层，位于所述栅绝缘层上的有源层，所述有源层包括沟道，位于所述有源层上的欧姆接触层，以及通过所述欧姆接触层而分别与所述有源层的两侧连接的源电极和漏电极，其中所述栅绝缘层包括位于所述有源层附近的磷掺杂层。在另一方面，提供了一种用于制造薄膜晶体管阵列基板的方法，包括在基板上形成栅电极，在所述栅电极上形成栅绝缘层，在所述栅绝缘层上掺杂磷(P)，以形成磷掺杂层，在所述栅绝缘层上形成有源层和欧姆接触层，以及形成源电极和漏电极，所述源电极和漏电极通过所述欧姆接触层而分别与所述有源层的两侧连接。附图说明包括附图以提供对本发明的进一步理解并且并入说明书中且组成该说明书的一部分，附图示出了本发明的实施方式并与说明书文字一起用于解释本发明的原理。在附图中：图1是根据本发明示例性实施例的薄膜晶体管阵列基板的剖视图；图2是图1的区域“A”的放大视图；图3A是表示根据磷(P)掺杂浓度的阈值电压的图表，图3B是表示根据磷(P)掺杂浓度的导通电流的图表；图4是表示有源层和栅绝缘层的每一个中包含的磷(P)浓度的图表；图5A和5B示出根据本发明示例性实施例的磷掺杂层的结构；图6A至6G是顺序地示出根据本发明示例性实施例的用于制造薄膜晶体管阵列基板的方法的每一阶段的剖面图；以及图7表示是基于根据本发明示例性实施例的实验例和比较例而制造的薄膜晶体管导通电流和关断电流特性的图表。具体实施方式现在将详细参考本发明的实施例，附图中图示出了这些实施例的范例。尽可能地，在整个附图中使用相同的附图标记表示相同或者类似的部分。应注意的是，如果确定已知技术可能会误导本发明的实施例，将省略这些已知技术的详细说明。图1是根据本发明示例性实施例的薄膜晶体管阵列基板的剖视图。图2是图1的区域“A”的放大视图。如图1中所示，根据本发明实施例的薄膜晶体管(TFT)阵列基板包括基板100，位于基板100上的栅电极110，用于隔离栅电极110的栅绝缘层120，位于栅绝缘层120上的有源层130，位于有源层130上的欧姆接触层135，以及通过欧姆接触层135而分别连接到有源层130的两侧的源电极140a和漏电极140b。更具体地说，基板100由透明玻璃、塑料或者金属形成，栅电极110位于基板100上。栅绝缘层120位于栅电极110上，以隔离栅电极110。栅绝缘层120包括绝缘层121和磷掺杂层122。绝缘层121由硅的氮化物或者硅的氧化物形成，磷掺杂层122是通过用磷(P)掺杂硅的氮化物层或者硅的氧化物层(即绝缘层121)而形成的。磷掺杂层122接触栅绝缘层120的表面，绝缘层121在磷掺杂层122下方形成，并构成栅绝缘层120。有源层130位于栅绝缘层120上，欧姆接触层135位于有源层130上。有源层130是具有沟道的半导体层，并由非晶硅形成。欧姆接触层135降低有源层130与源极140a和漏电极140b之间的接触电阻，并由n+型非晶硅形成。源电极140a和漏电极140b通过欧姆接触层135而分别连接到有源层130的两侧。如图1中所示，源电极140a和漏电极140b可以分别覆盖有源层130的两端。替代地，源电极140a和漏电极140b可以仅仅接触欧姆接触层135。源电极140a和漏电极140b中的每一个的结构并未受到特别限制。设置钝化层150以覆盖具有栅电极110、有源层130、源电极140a和漏电极140b的薄膜晶体管。像素电极160穿过钝化层150，并与源电极140a和漏电极140b之一连接。如图2中所示，因为栅绝缘层120中包括的磷掺杂层122是通过掺杂磷而形成的，因此磷以预定浓度分布到栅绝缘层120的表面中。特别是，磷掺杂层122接触有源层130，因而影响有源层130的空穴电流。通常，栅绝缘层120和有源层130之间的界面处的载流子的生成与流动是根据材料特性而决定的。在本发明的实施例中，栅绝缘层120和有源层130之间的界面(即，栅绝缘层120的表面)掺杂了磷(P)以形成磷掺杂层122，从而降低了有源层130中的空穴流动。因而，磷掺杂层122不阻碍电子的流动，而阻碍空穴的流动。因此，可以减小关断电流，并且可以增加开/关电流比。图3A是表示根据磷(P)掺杂浓度的阈值电压的图表，图3B是表示根据磷(P)掺杂浓度的导通电流的图表。图4是表示有源层和栅绝缘层的每一个中包含的磷(P)浓度的图表。磷掺杂层122中包含的磷(P)掺杂浓度主要取决于薄膜晶体管的电特性。如图3A中所示，随着磷(P)掺杂浓度增加，阈值电压降低。如图3B中所示，随着磷(P)掺杂浓度减少，导通电流增加。因此，在本发明的实施例中，磷掺杂层122中包含的磷(P)掺杂浓度可以大约是1017至1021/cm3。当磷(P)掺杂浓度等于或者小于大约1021/cm3时，可以防止薄膜晶体管的特性降低，包括亚阈值斜率倾斜(hanging)、导通电流减少，等等。此外，当磷(P)掺杂浓度等于或者大于大约1017/cm3时，可以减小关断电流。如图4中所示，从栅绝缘层120的表面起测量，磷掺杂层122的厚度等于或者小于大约因为磷掺杂层122是通过等离子处理形成的，因此用磷(P)对栅绝缘层120的表面进行深掺杂花费非常多的时间和成本。图5A和5B示出根据本发明实施例的磷掺杂层的结构。在图1中所示的TFT阵列基板的结构中，可以在栅绝缘层120的整个表面上形成磷掺杂层122。而另一方面，如图5A中所示，可以仅仅在接触有源层130的一部分栅绝缘层120上形成磷掺杂层122。在这一情况下，磷掺杂层122具有与有源层130相同的面积，并且接触有源层130。替代地，如图5B中所示，可以仅仅在接触有源层130的沟道CH的一部分栅绝缘层120上形成磷掺杂层122。在这一情况下，磷掺杂层122具有与有源层130的沟道CH相同的面积，并且接触有源层130的沟道CH。因为磷掺杂层122用于阻碍有源层130的沟道CH处的空穴流动，因此只要磷掺杂层122接触有源层130的沟道CH，便可以减小关断电流。如下描述根据本发明实施例的制造TFT阵列基板的方法。图6A至6G是顺序地示出根据本发明实施例的用于制造TFT阵列基板的方法的每一阶段的剖面图。如图6A中所示，在由玻璃、塑料或者金属形成的基板200上叠置具有低电阻的金属层。例如，具有低电阻的金属层可以使用铬(Cr)、钼(Mo)、铝(Al)、钛(Ti)、金(Au)、银(Ag)和铜(Cu)。随后，使用光刻工艺对金属层构图，以形成栅电极210。接下来，在形成有栅电极210的基板200上形成栅绝缘层220。栅绝缘层220电气隔离栅电极210，并可以包括硅的氧化物(SiOx)层、硅的氮化物(SiNx)层或者它们的双层。接下来，在栅绝缘层220的表面上执行等离子处理，从而用磷(P)以预订浓度对栅绝缘层220的表面进行掺杂。执行用磷(P)对栅绝缘层220的表面进行掺杂的等离子处理，使得栅绝缘层220不受到等离子处理的损伤。等离子处理是在大约400至800℃的温度、大约0.01至4.00托的压力、以及大约50至900瓦的功率下执行的，并且使用了以氩(Ar)气、氦(He)气或者氮(N2)气作为载气的PH3气体。在栅绝缘层220的表面掺杂的磷(P)的浓度可以大约是1017至1021/cm3。在栅绝缘层220的表面掺杂的磷(P)在随后的热处理(而没有额外工艺)中扩散到栅绝缘层220中，以形成磷掺杂层222。其中未扩散有磷(P)的栅绝缘层220用作绝缘层221。绝缘层221由硅的氮化物或者硅的氧化物形成。因此，栅绝缘层220包括磷掺杂层222和位于磷掺杂层222下方的绝缘层221。接下来，如图6B中所示，在形成有磷掺杂层222的栅绝缘层220上顺序地叠置非晶硅层231和n+型非晶硅层232。非晶硅层231用作有源层，n+型非晶硅层232用作欧姆接触层。将由诸如光致抗蚀剂等感光材料形成的感光层238施加到n+型非晶硅层232，随后使用半色调掩模280，将光选择性地照射到感光层238上。对此，半色调掩模280包括用于完全透射照射光的透射部分I，用于透射一部分照射光且阻挡一部分照射光的半可透部分II，和用于完全阻挡照射光的阻挡部分III。通过半色调掩模280透射的光照射到感光层238上。接下来，如图6C中所示，当通过半色调掩模280暴露出的感光层238被显影后，具有预定厚度的第一感光图案238a和具有预定厚度的第二感光图案238b保留在感光层238的一个区域中，在该区域中，光被半色调掩模280的阻挡部分III完全阻挡，或者被半色调掩模280的半可透部分II部分地阻挡。此外，在用于完全透射照射光的透射部分I中，感光层238被完全去除，从而暴露出n+型非晶硅层232的表面。通过半色调掩模280的阻挡部分III形成的第一感光图案238a的厚度大于通过半色调掩模280的半可透部分II形成的第二感光图案238b的厚度。因为使用了正性光致抗蚀剂，因而在与用于完全透射光的透射部分I相对应的感光层238区域中，感光层238被完全去除，然而，本发明的实施例并不受限于此。例如可以使用负性光致抗蚀剂。接下来，使用由此作为掩模形成的第一感光图案238a和第二感光图案238b，选择性地去除位于第一感光图案238a和第二感光图案238b下方的非晶硅层231和n+型非晶硅层232。因此，在栅绝缘层220上形成由非晶硅形成的有源层230。在这一情况下，在有源层230上形成n+型非晶硅图案233。n+型非晶硅图案233由n+型非晶硅层232形成，并以与有源层230相同的方式构图。接下来，如图6D中所示，执行灰化工艺，以去除第一感光图案238a和第二感光图案238b的每一个的一部分。因此，完全去除了通过半色调掩模280的半可透部分II形成的第二感光图案238b。在这一情况下，去除了第二感光图案238b的感光层238(即第一感光图案238a)形成为第三感光图案238a’。第三感光图案238a’保留作为与阻挡部分III相对应的源电极区域和漏电极区域。使用第三感光图案238a’作为掩模去除n+型非晶硅图案233的一部分，以在有源层230上形成欧姆接触层235。欧姆接触层235由n+型非晶硅层232以及在有源层230与源电极和漏电极区域之间的欧姆触点形成。接下来，如图6E中所示，去除第三感光图案238a’，以最终形成有源层230和欧姆接触层235。接下来，如图6F中所示，在基板200上叠置具有低电阻的金属层。例如，具有低电阻的金属层可以使用铬(Cr)、钼(Mo)、铝(Al)、钛(Ti)、金(Au)、银(Ag)和铜(Cu)。随后，使用光刻工艺对金属层构图，以形成源电极240a和漏电极240b。接下来，在形成有源电极240a和漏电极240b的基板200的整个表面上形成钝化层250。按照与栅绝缘层220相同的方式，钝化层250可以包括硅的氧化物(SiOx)层、硅的氮化物(SiNx)层或者它们的双层。替代地，钝化层250可以由有机绝缘层形成，例如光丙烯(photoacrylic)。随后，对钝化层250的一部分进行蚀刻，以形成暴露漏电极240b的通孔255。接下来，如图6G中所示，在形成有通孔255的基板200的整个表面上，形成由透明导电材料形成的透明导电层，随后对该透明导电层构图，以形成通过通孔255连接到漏电极240b的像素电极260。如上所述，根据本发明实施例的用于制造TFT阵列基板的方法可以通过等离子处理在栅绝缘层的表面上形成磷掺杂层。在本发明的实施例中，在形成栅绝缘层之后，通过等离子处理在栅绝缘层的表面上形成磷掺杂层。替代地，可以在用于形成栅绝缘层的工艺中将磷(P)添加到栅绝缘层中，以形成磷掺杂层。此外，在本发明的实施例中，使用半色调掩模同时地形成有源层和欧姆接触层。替代地，除了有源层和欧姆接触层之外，还可以使用半色调掩模同时地形成源电极和漏电极。如下描述根据本发明实施例而制造的薄膜晶体管的实验例。以下的实验例是用于说明本发明实施例的一个例子，因而本发明实施例不受限于此。<实验例>使用溅射机在基板上沉积钼(Mo)以形成栅电极，使用等离子增强化学气相沉积(PECVD)在300℃下在基板上沉积硅的氮化物(SiNx)以形成栅绝缘层。在大约400℃的温度、大约1.00托的压力和大约200瓦的功率的条件下，对栅绝缘层执行使用PH3气体的磷(P)掺杂工艺，以形成磷掺杂层。随后，在形成有磷掺杂层的栅绝缘层上顺序地叠置非晶硅层和n+型非晶硅层。使用半色调掩模对非晶硅层和n+型非晶硅层构图，以形成有源层和欧姆接触层。使用溅射机在基板上沉积钼(Mo)，以形成源电极和漏电极。从而，完成了根据本发明实施例的一个实验例的薄膜晶体管。<比较例>根据比较例的薄膜晶体管是通过与上述实验例相同的方式制造的，只除了形成磷掺杂层之外。图7示出基于根据本发明实施例的实验例与比较例的每一个而制造的薄膜晶体管的开关特性。如图7中所示，在根据比较例的薄膜晶体管中，当栅电压关断时，产生大量漏极电流。而另一方面，在根据本发明实施例的实验例的薄膜晶体管中，当关断栅电压时，漏极电流减少了大约为比较例的漏极电流的63％。如上所述，根据本发明实施例的TFT阵列基板及其制造方法在有源层和栅绝缘层之间形成磷掺杂层，由此降低了薄膜晶体管的关断电流和薄膜晶体管的漏电流。因此，本发明的实施例可以提供具有优异电特性的薄膜晶体管。尽管已经参考其多个例证性的实施例描述了实施方式，但是应当被理解的是：可以由本领域技术人员构思出属于本公开内容的原理范围内的大量其他修改方案和实施方案。尤其是，可以对属于本公开内容、附图和所附权利要求内的主题组合方案的组成部件和/或结构作出各种变化和修改。除了组成部件和/或结构的变化和修改之外，替代使用对于本领域技术人员而言也是清楚明白的。