技术总结
本发明提供了一种性能改进的半导体器件。半导体衬底形成有单位MISFET元件。单位MISFET元件的各个源极区域经由第一源极互连线和第二源极互连线彼此电耦合。单位MISFET元件的各个栅电极经由第一栅极互连线彼此电耦合且经由第一栅极互连线电耦合至与第二源极互连线位于同一层中的第二栅极互连线。单位MISFET元件的各个漏极区域经由嵌入半导体衬底的沟槽中的导电插塞电耦合至背面电极。第一源极互连线和第一栅极互连线的每一条的厚度均小于第二源极互连线的厚度。在插塞之上，第一栅极互连线延伸。
技术研发人员：吉田芳规;加藤浩一;可知刚;古谷景佑
受保护的技术使用者：瑞萨电子株式会社
技术研发日：2014.11.21
技术公布日：2019.02.15