技术领域本发明属于半导体领域，尤其涉及一种LED芯片及制备方法。
背景技术：
LED（LightingEmittingDiode，发光二极管）芯片是LED的核心结构，目前，LED芯片大多采用蓝宝石作为衬底，如图1所示，芯片结构包括：(1)、在蓝宝石衬底材料上分别沉积外延层，从下到上依次为缓冲层、N型GaN层，MQW（MultipleQuantumWells，多量子阱）发光层，P型GaN层。（2）、将芯片从P型GaN层刻蚀至N型GaN层，在刻蚀区域上制备N电极即负极。（3）、在P型GaN层上沉积ITO（Indiumtinoxide，氧化铟锡）层，在ITO层上制备P电极即正极，其中，ITO层之上包括二氧化硅钝化层。但是，对于如图1所示的水平结构的LED芯片，电流扩散很不均匀，产生电流扩散不均匀的原因主要是因为P型GaN和N型GaN的电阻率差别很大，电流流经P型GaN层时，基本没有横向扩散，因此在P型GaN表面通过ITO透明导电层解决了电流扩散的问题。但是，如图2所示，当电流经过P型GaN层扩散时，由于ITO层的电阻率较低，电流会经过ITO横向扩散大量集聚在靠近负极的区域，发生拥堵现象，造成该部分电流密度过大，进而影响芯片的稳定性，降低其光效和使用寿命。具体地，如图3所示，为相关技术中的LED芯片电流流向的路径模型。出现电流横向扩散的区域只有ITO层和N型GaN层，其中，ITO层电阻设为dt，N型GaN层电阻设为dx，P型GaN层电阻设为R1，PN结台阶电阻设为R2。由于常规ITO材料的电阻率小于N型GaN的电阻率，其中，ITO的电阻率在10-4数量级，而N型GaN层的电阻率在10-2-10-3数量级，因此电流会优先通过ITO横向扩散至靠近负极的区域例如图3中的L路径，造成电流拥堵在靠近负极的区域。针对水平结构的LED芯片的电流会拥堵在靠近电极的区域的缺点，在相关技术中公开了一种改善的方案。如图4所示，在相关技术中，基于上述芯片结构，在ITO层上制作完成孔洞，孔洞从正极向负极存在疏密分布，孔洞的制作使得电流能够尽量均匀地注入整个LED芯片，使其工作于均匀发光的状态，提高了LED芯片的发光效率。虽然在ITO层表面制作孔洞，缓解了电流优先向负极区域扩散的不均匀现象，但是，同样存在一些问题，例如，ITO层表面电流的局部扩散不均匀，电流会优先流向没有ITO孔洞的区域，即：ITO上无孔洞的区域电流密度大，而有孔洞的区域电流密度小，因而也会造成电流扩散的不均匀性。
技术实现要素：
本发明旨在至少在一定程度上解决上述的技术问题之一。为此，本发明提出一种LED芯片，该LED芯片可以有效减小电流拥堵，使得电流扩散更加均匀，发光效率得到提高，寿命长、稳定性得到增强。本发明还提出一种该LED芯片的制备方法。为解决上述问题，本发明一方面实施例提出一种LED芯片，包括：衬底；在所述衬底之上依次包括缓冲层、N型半导体层、发光层、P型半导体层和透明导电层，其中，所述透明导电层为阶梯状透明导电层；P型电极，位于所述阶梯状透明导电层的最上端并与透明导电层电连接；N型电极，位于所述阶梯状透明导电层的最下端的旁侧并与所述N型半导体层电连接。基于上述方面实施例的LED芯片的结构，本发明另一方面实施例提出一种LED芯片的制备方法，该制备方法包括以下步骤：在衬底上依次外延生长缓冲层、N型半导体层、发光层和P型半导体层以获得外延片；在所述外延片上制取PN结台阶；在制取所述PN结台阶之后的外延片上制备透明导电层，所述透明导电层为阶梯状透明导电层；在所述阶梯状透明导电层的最上端形成P电极；在PN结台阶上形成N电极。根据本发明实施例的LED芯片，通过设置阶梯状的透明导电层，可以有效减少电流拥堵，进而芯片的发光效率得到提高，寿命长、稳定性得到增强。本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。附图说明本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：图1为现有技术的一种LED芯片的结构示意图；图2为现有技术的LED芯片的电流拥堵示意图；图3为现有技术的LED芯片的电流扩散等效电路示意图；图4为现有技术的LED芯片的ITO层上的孔洞结构示意图；图5为根据本发明的一个实施例的LED芯片的结构示意图；图6为根据本发明的一个具体实施例的LED芯片的透明导电层的截面图；图7为根据本发明的一个具体实施例的LED芯片的透明导电层上的俯视图；图8为根据本发明的另一个实施例的LED芯片的结构示意图。具体实施方式为了使本发明所解决的技术问题、技术方案及有益效果更加清楚明白，以下结合实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。下面参照附图描述根据本发明实施例提出的LEDN芯片以及LED芯片的制备方法。图5为根据本发明的一个实施例的LED芯片的结构示意图。如图5所示，本发明实施例的LED芯片100包括衬底10例如蓝宝石衬底、在衬底10之上依次包括缓冲层20、N型半导体层30例如N型GaN层、发光层40例如MQW层、P型半导体层50例如P型GaN层和透明导电层60例如ITO层，ITO层起到增加电流扩散的作用，其中，所述透明导电层60为阶梯状透明导电层；以及，P型电极70和N型电极80，所述P型电极70位于所述阶梯状透明导电层的最上端并与透明导电层60电连接，所述N型电极80位于所述阶梯状透明导电层的最下端的旁侧并与所述N型半导体层30电连接。具体地，在本发明实例中，电极即P型电极70和N型电极80可以包括Cr/Ti/Au电极、Cr/Pt/Au电极和Ti/Al/Ti/Au电极中的一种或两种。现有的LED芯片，由于透明导电层的电阻率较低，电流会经过透明导电层横向扩散大量集聚在靠近N型电极的区域，发生拥堵现象，造成该部分电流密度过大，进而影响芯片的稳定性，降低其光效和使用寿命。针对此种问题，在本发明的一个实施例中，通过在P型半导体层50上设置阶梯状的透明导电层，使得透明导电层60的厚度沿P型电极70（正极）到N型电极80（负极）的方向逐渐减小。具体地，由于材料电阻与横截面积成反比，透明导电层60的厚度越小，即横截面积越小，则透明导电层60的电阻越大。如图3所示，电流在透明导电层60从P型电极区域向N型电极区域横向扩散时将越来越困难，将不会优先经透明导电层60横向扩散至N型电极区域，从而达到防止电流在N型电极区域聚集的目的。所述透明导电层60的厚度为100-300nm，如图6所示，透明导电层60包括多个台阶61，每个台阶61的高度和宽度可以一致，也可以根据透明导电层60的阻值作不同的调整，台阶61的个数与LED芯片的表面面积相关，可根据实际需要设置，具体台阶61的参数应与透明导电层60例如ITO层的电阻以及外延层N型半导体层30例如N型GaN层的电阻匹配。在本发明的一个实施例中，所述台阶61的高度为8-25μm，台阶61的宽度为3-10μm。优选地，例如图7所示，所述台阶61的边缘为圆弧形，则电流从P型电极70到N型电极80横向流动的过程中，会更加均匀的扩散到整个透明导电层60。进一步优选地，所述多个台阶61呈轴对称，对称轴为P型电极70和N型电极80中心的连线，常规LED芯片的电极为圆形，电极的圆心即是其中心，当然电极并不仅局限于圆形的情况。需说明的是，规则对称的导电层图形更加有利于电流的扩散，可进一步增强电流均匀扩散到整个透明导电层60的效果。进一步地，如图8所示，上述LED芯片100还包括钝化层90，所述钝化层90覆盖在透明导电层60和N型电极层30的裸露区域。所述钝化层90为二氧化硅层，钝化层90可起保护透明导电层60的作用，还可以减少光的全反射。综上所述，本发明实施例的LED芯片，通过设置阶梯状的透明导电层，可以有效减少电流拥堵，进而LED芯片的发光效率得到提高，寿命长、稳定性得到增强。基于上述方面实施例的LED芯片的结构，下面参照附图描述根据本发明的另一方面实施例提出的LED芯片的制备方法。本发明实施例的LED芯片的制备方法包括以下步骤：S1，在衬底10上依次外延生长缓冲层20、N型半导体层30、发光层40和P型半导体层50以获得外延片。具体地，以蓝宝石为衬底，采用MOCVD（金属有机化学气相沉积）设备制备LED的外延层，从蓝宝石衬底10依次向上包括：缓冲层20例如氮化镓，N型半导体层30例如N-GaN（n型氮化镓），发光层40例如MQW（多量子肼层）结构，P型半导体层50例如P-GaN（p型氮化镓）。S2，在外延片上制取PN结台阶，并在制取PN结台阶之后的外延片上制备透明导电层。具体地，在外延片上制取PN结台阶具体包括：通过光刻方法在外延片上制备掩膜，例如，采用正性光刻胶对外延片表面进行光刻以制作掩膜，暴露出需要刻蚀的部位。进而对带有掩膜的外延片进行刻蚀直到N型半导体层30以获得PN结台阶，例如，利用ICP（InductiveCoupledPlasmaEmissionSpectrometer，电感耦合等离子体）刻蚀机对具有掩膜的外延片进行干法刻蚀，刻蚀时间例如为10-14分钟，刻蚀深度达到1.2-1.6um，刻蚀完成后，去除残余光刻胶，即获得PN结台阶。S3，在制取所述PN结台阶之后的外延片上制备透明导电层60，所述透明导电层60为阶梯状透明导电层；在制取PN结台阶之后的外延片上制备透明导电层60，具体包括：采用蒸镀方法在制取PN结台阶之后的外延片上蒸镀透明导电层60，例如，将制作完PN结台阶的外延片进行化学溶液表面处理，然后放入蒸镀机内进行蒸镀以形成透明导电层例如ITO薄膜，透明导电层即薄膜的最终厚度100-300nm，进而对透明导电层在氮气氛围内进行退火处理，例如，退火在纯氮气氛围中，退火温度为450-540℃，退火时间为20-40分钟。最后，对退火处理之后的外延片进行刻蚀，例如，在黄光区用正性光刻胶保护需要保留的区域，用ITO刻蚀液去除不需要保护的区域，完成ITO制备，获得透明导电层。进一步，将透明导电层60制作成阶梯状的透明导电层。具体地，例如，利用黄光区光刻技术，在透明导电层例如ITO层上制作掩膜，以暴露出需要制作的第一个台阶的区域，进而使用ITO刻蚀液对暴露出的部分进行刻蚀，控制刻蚀液浓度，温度和浸泡时间，以控制台阶的高度和宽度，台阶的形状可以是方形或圆弧形，在本发明的一个实施例中，台阶的高度为8-25μm，台阶的宽度为3-10μm。重复上述过程，制备出第二个，第三个……第N个台阶，具体的台阶参数应与透明导电层电阻大小以及N型半导体层电阻大小匹配。刻蚀完成后，去除掉残余的光刻胶。S4，在所述阶梯状透明导电层的最上端形成P型电极70。S5，在PN结台阶上形成N型电极80。具体地，首先，采用光刻方法在外延片上获得电极掩膜，例如，在黄光区，利用负性光刻胶对外延片进行光刻以制备电极掩膜，以暴露出需要制备电极的区域，即在阶梯状透明导电层的最上端的区域制备P电极，在PN结台阶上制备N电极。然后，采用蒸镀方法分别制备P型电极和N型电极，将制备好掩膜的外延片放入金属蒸镀机内进行蒸镀，其中，电极材料可以为Cr\\Ti\\Au、Cr\\Pt\\Au和Ti\\Al\\Ti\\Au中的一种或两种。在蒸镀完成之后，去除电极掩膜，并在去除所述电极掩膜之后，在氮气氛围内对外延片进行热处理，其中，热处理温度为280-350℃，时间为15-25分钟，进行合金热处理之后，完成电极的制备，制备获得P型电极和N型电极如图5所示。另外，在制备P型电极70和N型电极80之后，为了保护LED芯片及减少出射光的全反射，上述制备方法还可以包括：S6，在透明导电层60和N型半导体层30的裸露区域形成钝化层90。具体地，钝化层90可以为二氧化硅层。在制作完电极的外延片表面用PECVD（PlasmaEnhancedChemicalVaporDeposition，等离子体增强化学气相沉积）设备沉积一层SiO2，二氧化硅层的厚度为50-100nm。进而采用光刻、刻蚀方法对钝化层进行处理以获得电极部分，例如，用光刻技术制作掩膜以暴露出电极部分，用HF-NH4F缓冲刻蚀液去除掉暴露部分的SiO2，刻蚀完成后，去除掉残余的光刻胶，即获得沉积钝化层的LED芯片如图8所示，则完成整个LED芯片的制备。根据本发明实施例的LED芯片的制备方法，通过光刻、刻蚀方法在LED芯片上形成阶梯状的透明导电层，可以减少LED芯片的电流拥堵，并且与设置孔洞的芯片相比，电流扩散更加均匀，进而提高芯片的发光效率，延长LED芯片的寿命、增强芯片的稳定性。在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。尽管上面已经示出和描述了本发明的实施例，但上述实施例不能理解为对本发明的限制，本领域的普通技术人员在不脱离本发明的原理和宗旨的情况下在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。