制造像素结构的方法及像素结构与流程

本发明是有关于一种制造像素结构的方法及像素结构。

背景技术：

电子纸为一种像纸一样超薄轻便、可弯曲及低耗电的显示技术，目前以电泳显示技术(electrophoretic display；EPD)及胆固醇液晶显示技术的研究为主。其中电泳式显示技术最被广为采用，在2009年，全球90％以上电子纸均采用电泳显示技术。

电子纸显示器(或称电子墨水显示器)通常包含第一透明基板、共通电极层、电子墨水层、像素阵列以及第二透明基板。像素阵列包含多个像素结构。每个像素结构包含至少一个薄膜电晶体。薄膜电晶体包含闸极、闸介电层、半导体层、源极及汲极。

依据薄膜电晶体的闸极的位置，可分为底闸型薄膜电晶体及顶闸型薄膜电晶体。但一般而言，若像素结构要具有良好的器件特性，例如具有足够的电容值，包含其中一种型态(例如底闸型)薄膜电晶体的像素结构及其周边线路的电路布局无法直接套用在包含另一种型态(例如顶闸型)薄膜电晶体的像素结构及其周边线路。如此一来，在开发包含其中一种型态薄膜电晶体的像素结构及其周边线路的电路布局之后，需再耗费时间设计包含另一种型态薄膜电晶体的像素结构及其周边线路的电路布局。

技术实现要素：

本发明的目的在于提供一种制造像素结构的方法，在不变动周边线路的情况下，可用以制造包含底闸型薄膜电晶体的像素结构或包含顶闸型薄膜电晶体的像素结构，且所形成的这两种像素结构皆具有足够的电容。如此一来， 在开发包含其中一种型态薄膜电晶体的像素结构及其周边线路的电路布局之后，就不需再耗费时间设计包含另一种型态薄膜电晶体的像素结构及其周边线路的电路布局。

本发明提供一种制造像素结构的方法，其包含：形成源极、汲极及第一电容电极；形成半导体层接触源极的一部分及汲极的一部分；形成闸极及第二电容电极，第二电容电极大致对准第一电容电极；形成位于半导体层、源极、汲极及第一电容电极，与闸极及第二电容电极之间的闸介电层；在源极、汲极、第一电容电极、半导体层、闸极及第二电容电极的上方形成保护层；以及在保护层上方形成像素电极，像素电极大致对准第一电容电极。

根据本发明一实施例，第二电容电极与像素电极等电位。

根据本发明一实施例，形成位于半导体层、源极、汲极及第一电容电极，与闸极及第二电容电极之间的闸介电层步骤是在形成源极、汲极及第一电容电极步骤之后进行，方法还包含形成第一开口贯穿闸介电层，且形成闸极及第二电容电极步骤包含形成第二电容电极在第一开口内。

根据本发明一实施例，方法还包含形成第二开口贯穿保护层，第二开口大致对准第一开口，且形成像素电极步骤包含形成像素电极在第二开口内，并接触第二电容电极。

根据本发明一实施例，方法还包含形成第三开口贯穿汲极且大致对准第一开口，且形成闸极及第二电容电极步骤包含形成第二电容电极在第三开口内。

本发明另提供一种像素结构，其包含：源极、汲极及第一电容电极，其中第一电容电极具有共通电压电位；半导体层，接触源极的一部分及汲极的一部分；闸极及第二电容电极，闸极位于半导体层、源极及汲极上，第二电容电极位于第一电容电极上，第二电容电极大致对准第一电容电极；闸介电层，位于半导体层、源极、汲极及第一电容电极，与闸极及第二电容电极之间；保护层，位于源极、汲极、第一电容电极、半导体层、闸极及第二电容电极的上方；以及像素电极，位于保护层上方。

根据本发明一实施例，第二电容电极与像素电极等电位。

根据本发明一实施例，闸介电层具有第一开口，第二电容电极位于第一开口内。

根据本发明一实施例，保护层具有第二开口位于第一开口上方并大致对准第一开口，像素电极位于第二开口内，并接触第二电容电极。

根据本发明一实施例，汲极具有第三开口位于第一开口下方并大致对准第一开口，第二电容电极位于第三开口内。

依据上述，本发明提供一种制造像素结构的方法，在不变动周边线路的情况下，可用以制造包含底闸型薄膜电晶体的像素结构或包含顶闸型薄膜电晶体的像素结构，且所形成的这两种像素结构皆具有足够的电容。

附图说明

为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附图式的说明如下：

图1A-图1F是绘示根据本发明一实施例的制造像素结构的方法在各工艺阶段的剖面示意图。

图2A-图2F是绘示根据本发明另一实施例的制造像素结构的方法在各工艺阶段的剖面示意图。

具体实施方式

为了使本公开内容的叙述更加详尽与完备，下文针对了本发明的实施态样与具体实施例提出了说明性的描述；但这并非实施或运用本发明具体实施例的唯一形式。以下所公开的各实施例，在有益的情形下可相互组合或取代，也可在一实施例中附加其他的实施例，而无须进一步的记载或说明。

本发明提供一种制造像素结构的方法。图1A-图1F绘示根据本发明一实施例的制造像素结构的方法在各工艺阶段的剖面示意图。如第图1A所示，提供基板110。基板110可为单层或多层结构，其材料可为玻璃、石英、透明高分子材料或其他合适的材质。

请继续参照图1A。形成源极S、汲极D及第一电容电极C1在基板110 上，源极S、汲极D及第一电容电极C1彼此分离。在一实施例中，在基板110上先毯覆式形成导电层(未绘示)。例如可利用溅镀、蒸镀工艺或其他薄膜沉积技术在基板110上形成导电层。导电层可为单层或多层结构，其可包含金属或合金，例如钼、铬、铝、钕、钛、铜、银、金、锌、铟、镓、其他合适的金属或上述的组合。在一实施例中，使用第一光罩，对导电层进行第一微影及蚀刻工艺，以形成源极S、汲极D及第一电容电极C1。在一实施例中，在形成源极S、汲极D及第一电容电极C1时，同时在基板110上形成资料线(未绘示)及共通电极线(未绘示)，源极S、汲极D、第一电容电极C1、资料线及共通电极线属于同一图案化导电层。在一实施例中，第一电容电极C1耦接或连接共通电极线，所以第一电容电极C1可具有共通电压电位。因此在本实施例中，第一电容电极C1又可称共通电容电极。

接着，如图1B所示，形成半导体层SE在源极S及汲极D的上方，接触源极S的一部分及汲极D的一部分。在一实施例中，在源极S、汲极D及第一电容电极C1上先毯覆式形成半导体材料层(未绘示)。例如可利用真空镀膜(例如物理气相沉积法或化学气相沉积法)或液态涂布(例如旋转涂布或狭缝涂布)形成半导体材料层。半导体材料层可包含非晶硅、多晶硅、微晶硅、单晶硅、有机半导体、氧化物半导体或其他合适的材料。在一实施例中，半导体层SE包含金属氧化物或合金氧化物，例如氧化铟、氧化铟镓锌、氧化铟镓、氧化铟锌、氧化锌、氧化锌锡、氧化铬锡、氧化镓锡、氧化钛锡、氧化铜铝、氧化锶铜、硫氧化镧铜、其他适合的材料或上述的组合。在一实施例中，使用第二光罩，对半导体材料层进行第二微影及蚀刻工艺，以形成半导体层SE。在其他实施例中，先形成半导体层，然后再形成源极、汲极及第一电容电极。

如图1C所示，在半导体层SE、源极S、汲极D及第一电容电极C1的上方形成闸介电层120。在一实施例中，在半导体层SE、源极S、汲极D及第一电容电极C1上毯覆式形成闸介电层120。例如可利用化学气相沉积法或其他合适的薄膜沉积技术形成闸介电层120。闸介电层120可为单层或多层结构，其可包含有机介电材、无机介电材或上述的组合。有机介电材料例如为聚亚酰胺(Polyimide,PI)、其他适合的材料或上述的组合；无机介电材料例如为氧 化硅、氮化硅、氮氧化硅、其他适合的材料或上述的组合。

如图1D所示，使用第三光罩，对闸介电层120进行第三微影及蚀刻工艺，以形成贯穿闸介电层120的第一开口O1及贯穿汲极D的第三开口O3。第三开口O3大致对准第一开口O1。在此所述的是指一元件对基板110的垂直投影与另一元件对基板110的垂直投影完全重迭或部分重迭。也就是说，第三开口O3对基板110的垂直投影与第一开口O1对基板110的垂直投影完全重迭或部分重迭。如图1D所示，第三开口O3对基板110的垂直投影位于第一开口O1对基板110的垂直投影内。

请继续参照图1D。在形成第一开口O1及第三开口O3之后，在闸介电层120上形成闸极G及第二电容电极C2，第二电容电极C2大致对准第一电容电极C1。闸极G及第二电容电极C2彼此分离。闸介电层120位于半导体层SE、源极S、汲极D及第一电容电极C1，与闸极G及第二电容电极C2之间。在一实施例中，在闸介电层120上先毯覆式形成导电层(未绘示)。例如可利用溅镀、蒸镀工艺或其他薄膜沉积技术在闸介电层120上形成导电层。导电层可为单层或多层结构，其可包含金属或合金，例如钼、铬、铝、钕、钛、铜、银、金、锌、铟、镓、其他合适的金属或上述的组合。然后，在一实施例中，使用第四光罩，对导电层进行第四微影及蚀刻工艺，在闸介电层120上以形成闸极G及第二电容电极C2。在一实施例中，在形成闸极G及第二电容电极C2在闸介电层120时，在基板110上同时形成扫描线(未绘示)，闸极G、第二电容电极C2及扫描线属于同一图案化导电层。在一实施例中，如图1D所示，闸极G形成在半导体层SE上方，并大致对准半导体层SE。第二电容电极C2除了形成在第一电容电极C1上方之外，还形成在第一开口O1及第三开口O3内。

然后，如图1E所示，在源极S、汲极D、第一电容电极C1、半导体层SE、闸极G及第二电容电极C2的上方形成保护层130。在一实施例中，在源极S、汲极D、第一电容电极C1、半导体层SE、闸极G及第二电容电极C2上先毯覆式形成保护层130。例如可利用化学气相沉积法或其他薄膜沉积技术形成保护层130。保护层130可为单层或多层结构，其可包含有机介电材、无 机介电材或上述的组合。然后，在一实施例中，使用第三光罩，对保护层130进行第五微影及蚀刻工艺，以形成贯穿保护层130的第二开口O2，暴露出第二电容电极C2。第二开口O2大致对准第一开口O1。

如图1F所示，在保护层130上方形成像素电极PE，像素电极PE大致对准第一电容电极C1及第二电容电极C2。在一实施例中，在保护层130上先毯覆式形成像素电极材料层(未绘示)。例如可利用溅镀工艺或其他薄膜沉积技术在保护层130上形成像素电极材料层。像素电极材料层可为单层或多层结构，其材料可为透明导电材料，例如氧化铟锡、氧化铪、氧化铝锌、氧化铝锡、氧化镓锌、氧化铟钛、氧化铟钼或其他透明导电材料。然后，在一实施例中，使用第五光罩，对像素电极材料层进行第六微影及蚀刻工艺，以形成像素电极PE。在一实施例中，如图1F所示，像素电极PE除了形成在第一电容电极C1及第二电容电极C2的上方之外，还形成在第二开口O2内，并接触第二电容电极C2。如此一来，像素电极PE透过第二电容电极C2耦接汲极D，第二电容电极C2与像素电极PE为等电位。

如图1F所示，所制成的包含顶闸型薄膜电晶体的像素结构具有一个电容，由具有共通电压电位的第一电容电极C1、闸介电层120以及与像素电极PE等电位的第二电容电极C2所构成。此包含顶闸型薄膜电晶体的像素结构具有足够的电容值。

图2A-图2F绘示根据本发明另一实施例的制造像素结构的方法在各工艺阶段的剖面示意图。如图2A所示，提供基板110。然后，在基板110上形成闸极G及第二电容电极C2。在一实施例中，在基板110上先毯覆式形成导电层(未绘示)，再使用第一光罩，对导电层进行第一微影及蚀刻工艺，以形成闸极G及第二电容电极C2。

如图2B所示，在闸极G及第二电容电极C2的上方形成闸介电层120。在一实施例中，毯覆式形成闸介电层120覆盖闸极G及第二电容电极C2。

如图2C所示，在闸极G的上方形成半导体层SE。在一实施例中，在源极S、汲极D及第一电容电极C1上先毯覆式形成半导体材料层(未绘示)，再使用第二光罩，对半导体材料层进行第二微影及蚀刻工艺，以形成半导体层 SE。

如图2D所示，在半导体层SE上形成源极S、汲极D，以及在第二电容电极C2上形成第一电容电极C1。半导体层SE接触源极S的一部分及汲极D的一部分。在一实施例中，在半导体层SE及闸介电层120上先毯覆式形成导电层(未绘示)，再使用第三光罩，对导电层进行第三微影及蚀刻工艺，以形成源极S、汲极D及第一电容电极C1。在一实施例中，在形成源极S、汲极D及第一电容电极C1时，同时形成资料线(未绘示)及共通电极线(未绘示)，源极S、汲极D、第一电容电极C1、资料线及共通电极线属于同一图案化导电层。在一实施例中，第一电容电极C1耦接或连接共通电极线，所以第一电容电极C1可具有共通电压电位。

如图2E所示，在闸极G、第二电容电极C2、半导体层SE、源极S、汲极D及第一电容电极C1的上方形成保护层130。在一实施例中，在闸极G、第二电容电极C2、半导体层SE、源极S、汲极D及第一电容电极C1上先毯覆式形成保护层130。在一实施例中，使用第四光罩，对保护层130进行第四微影及蚀刻工艺，以形成贯穿保护层130的第二开口O2、贯穿汲极D的第三开口O3及贯穿闸介电层120的第一开口O1。第二开口O2大致对准第三开口O3，第三开口O3大致对准第一开口O1。

如图2F所示，在保护层130上方形成像素电极PE，像素电极PE大致对准第一电容电极C1。在一实施例中，在保护层130上先毯覆式形成像素电极材料层(未绘示)，再使用第五光罩，对像素电极材料层进行第五微影及蚀刻工艺，以形成像素电极PE。在一实施例中，如图2F所示，像素电极PE除了形成在第一电容电极C1及第二电容电极C2的上方之外，还形成在第二开口O2、第三开口O3及第一开口O1内，并接触第二电容电极C2及汲极D，使第二电容电极C2与像素电极PE为等电位。

如图2F所示，所制成的包含底闸型薄膜电晶体的像素结构具有二个电容，由与像素电极PE等电位的第二电容电极C2、闸介电层120、具有共通电压电位的第一电容电极C1、保护层130以及像素电极PE所构成。此包含底闸型薄膜电晶体的像素结构具有足够的电容值。

假使根据图2F的包含底闸型薄膜电晶体的像素结构，要设计具有二个电容的包含顶闸型薄膜电晶体的像素结构，则需使图1F的第二电容电极C2具有共通电压电位，第一电容电极C1不具有共通电压电位。如此一来，必须大幅修改周边线路。因此，本发明提供上述制造像素结构的方法，在不变动周边线路的情况下，可制造包含顶闸型薄膜电晶体的像素结构(参照图1A-图1F)或包含底闸型薄膜电晶体的像素结构(参照图2A-图2F)，且这两种像素结构皆具有足够的电容。换言之，图1A-图1F的实施例与图2A-图2F的实施例中的各构成元件的布局是相同的，可使用同一组光罩制造，而两者的差异仅在于形成各构成元件的顺序不同。如此一来，开发包含其中一种型态薄膜电晶体的像素结构及其周边线路的电路布局之后，就不需再耗费时间设计包含另一种型态薄膜电晶体的像素结构及其周边线路的电路布局。

本发明另提供一种像素结构。图1F绘示根据本发明一实施例的像素结构的剖面示意图。如图1F所示，像素结构包含：源极S、汲极D及第一电容电极C1，位于基板110上，其中第一电容电极C1具有共通电压电位；半导体层SE，接触源极S的一部分及汲极D的一部分；闸极G及第二电容电极C2，闸极G位于半导体层SE、源极S及汲极D上，第二电容电极C2位于第一电容电极C1上，第二电容电极C2大致对准第一电容电极C1；闸介电层120，位于半导体层SE、源极S、汲极D及第一电容电极C1，与闸极G及第二电容电极C2之间；保护层130，位于源极S、汲极D、第一电容电极C1、半导体层SE、闸极G及第二电容电极C2的上方；以及像素电极PE，位于保护层130上方。

实施例中，第二电容电极C2与像素电极PE等电位。在一实施例中，闸介电层120具有第一开口O1贯穿闸介电层120，第二电容电极C2位于第一开口O1内。在一实施例中，保护层130具有第二开口O2贯穿保护层130，第二开口O2位于第一开口O1上方并大致对准第一开口O1。像素电极PE位于第二开口O2内，并接触第二电容电极C2。在一实施例中，汲极D具有第三开口O3贯穿汲极D，第三开口O3位于第一开口O1下方并大致对准第一开口O1。第二电容电极C2位于第三开口O3内。像素电极PE透过第二电容 电极C2与汲极D连接。

图2F绘示根据本发明另一实施例的像素结构的剖面示意图。如图2F所示，像素结构包含：闸极G及第二电容电极C2，位于基板110上；闸介电层120，位于闸极G及第二电容电极C2上；半导体层SE，位于闸介电层120及闸极G上方；源极S、汲极D及第一电容电极C1，源极S及汲极D位于闸极G上，半导体层SE接触源极S的一部分及汲极D的一部分，第一电容电极C1位于第二电容电极C2上，第一电容电极C1大致对准第二电容电极C2，第一电容电极C1具有共通电压电位；保护层130，位于源极S、汲极D、第一电容电极C1、半导体层SE、闸极G及第二电容电极C2的上方；以及像素电极PE，位于保护层130上方。

在一实施例中，第二电容电极C2与像素电极PE等电位。在一实施例中，保护层130具有第二开口O2贯穿保护层130，像素电极PE位于第二开口O2内，并接触第二电容电极C2。在一实施例中，汲极D具有第三开口O3贯穿汲极D，第三开口O3位于第二开口O2下方并大致对准第二开口O2。像素电极PE位于第二开口O2及第三开口O3内。在一实施例中，闸介电层120具有第一开口O1贯穿闸介电层120，第一开口O1位于第三开口O3下方并大致对准第三开口O3。像素电极PE位于第一开口O1内。

虽然本发明已经以实施方式公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作各种变动与润饰，因此本发明的保护范围当视权利要求所界定者为准。