1.一种用于制造集成电路的方法，包括：
在所述集成电路的衬底之中和/或之上形成功能块，所述功能块包括：至少两个相同的功能块，分别设置在所述集成电路上的两个或更多个不同的位置处；以及
在所述至少两个相同的功能块的内部和/或邻近区域中，分别形成电无源伪模块；以及
在所述至少两个相同的功能块的内部和/或邻近区域中，分别形成至少两个不同的电无源伪模块。
2.根据权利要求1所述的方法，
其中所述至少两个相同的功能块中的每一个都包括：在所述衬底内的由绝缘区域定界的有源区域，并且
其中形成所述电无源伪模块包括：在为对应的所述有源区域定界的所述绝缘区域中，形成伪有源区域。
3.根据权利要求2所述的方法，
其中所述至少两个相同的功能块中的每一个都在其相应的邻近区域中包括伪有源区域，两个所述伪有源区域具有不同的几何形状。
4.根据权利要求1所述的方法，
其中所述两个相同的功能块中的每一个都包括：在所述衬底中的由绝缘区域定界的有源区域，并且
其中形成电无源伪模块包括：形成至少一个伪多晶硅区域，所述至少一个伪多晶硅区域至少部分地在为对应的所述有源区域定界的所述绝缘区域之上。
5.根据权利要求4所述的方法，
其中所述至少两个相同的功能块中的每一个都在其相应的邻近区域中包括至少一个伪多晶硅区域，两个所述伪多晶硅区域具有不同的几何形状。
6.根据权利要求2所述的方法，
其中形成电无源伪模块包括：形成至少一个伪多晶硅区域，所述至少一个伪多晶硅区域至少部分地在为对应的所述有源区域定界的所述绝缘区域之上，并且
其中所述至少一个伪多晶硅区域至少部分在对应的所述伪有源区域之上延伸。
7.根据权利要求6所述的方法，
其中形成电无源伪模块包括：在所述伪有源区域之上和/或在所述伪多晶硅区域之上，形成至少一个导电伪接触。
8.根据权利要求1所述的方法，
其中在所述集成电路的功能块的布局之后，自动地执行电无源伪模块的限定和布局。
9.根据权利要求8所述的方法，
其中在生成至少一个光刻掩膜期间，考虑到预设规则集，而自动地执行电无源伪模块的限定和布局。
10.根据权利要求2所述的方法，
其中在生成用于限定所述集成电路的所述有源区域的掩膜期间，执行每个伪有源区域的限定。
11.根据权利要求4所述的方法，
其中在生成被称为“多晶硅掩膜”的掩膜期间，执行每个多晶硅区域的限定。
12.根据权利要求7所述的方法，
其中在生成被称为“接触掩膜”的掩膜期间，执行每个导电伪接触的限定。
13.根据权利要求9所述的方法，
其中所述预设规则集包含用于所用技术的设计规则，所述设计规则至少部分被放宽。
14.根据权利要求9所述的方法，
其中所述集成电路的多个面积区域被限定为分别包含相同的功能块，并且将不同的预设规则集分配给所述多个面积区域；并且
其中考虑到分配给所述面积区域的所述规则集，而执行在所述多个面积区域中的每一个面积区域内的所述伪模块的限定和布局。
15.根据权利要求1所述的方法，
其中所述功能块包括标准单元，并且在这些标准单元的邻近区域中形成与这些标准单元相关联的伪模块。
16.根据权利要求1所述的方法，进一步包括：
将至少一个标线片用于使覆盖一组集成电路的光致抗蚀剂曝光；
对用于在所述一组集成电路内获得伪模块的规则的所述至少一个标线片进行修改，以便在所述一组集成电路内获得具有不同的类型的伪模块的集成电路；以及
使晶片逐步地位移，以便借由所述至少一个标线片而逐步地处理所有组的集成电路。
17.一种集成电路，包括：
衬底；
在所述衬底上的多个功能块，所述功能块包括：至少两个相同的功能块，分别设置在所述集成电路上的两个或更多个不同的位置处；
电无源伪模块，位于所述功能块的内部和/或邻近区域中；
其中至少两个不同的电无源伪模块位于所述至少两个相同的功能块的内部和/或相应的邻近区域中。
18.根据权利要求17所述的集成电路，
其中所述至少两个相同的功能块中的每一个都包括在所述衬底内的由绝缘区域定界的有源区域，并且所述电无源伪模块包括位于为对应的所述有源区域定界的所述绝缘区域中的伪有源区域。
19.根据权利要求18所述的集成电路，
其中所述至少两个相同的功能块中的每一个都在它们相应的邻近区域中包括伪有源区域，两个所述伪有源区域具有不同的几何形状。
20.根据权利要求17所述的集成电路，
其中所述两个相同的功能块中的每一个都包括：在所述衬底内的由绝缘区域定界的有源区域，并且
其中所述电无源伪模块包括至少一个伪多晶硅区域，所述至少一个伪多晶硅区域至少部分位于为对应的所述有源区域定界的所述绝缘区域之上。
21.根据权利要求20所述的集成电路，
其中所述至少两个相同的功能块中的每一个都在它们相应的邻近区域中包括至少一个伪多晶硅区域，两个所述伪多晶硅区域具有不同的几何形状。
22.根据权利要求18所述的集成电路，
其中所述电无源伪模块包括至少一个伪多晶硅区域，所述至少一个伪多晶硅区域至少部分位于为对应的所述有源区域定界的所述绝缘区域之上，并且
其中所述至少一个伪多晶硅区域至少部分在对应的所述伪有源区域之上延伸。
23.根据权利要求22所述的集成电路，
其中所述电无源伪模块包括位于所述伪有源区域之上和/或位于所述伪多晶硅区域之上的至少一个导电伪接触。
24.根据权利要求17所述的集成电路，
其中所述集成电路包括：分别包含相同的功能块的多个面积区域，并且
其中每个面积区域，与每个相同的功能块相关联的一个或多个所述伪模块相同；但是面积区域之间，与每个相同的功能块相关联的一个或多个所述伪模块不同。
25.根据权利要求24所述的集成电路，
其中面积区域之间，与每个相同的功能块相关联的一个或多个所述伪模块类型不同。
26.根据权利要求17所述的集成电路，
其中所述功能块包括标准单元，并且与这些标准单元相关联的所述伪模块位于这些标准单元的邻近区域中。
27.根据权利要求17所述的集成电路，被制造在晶片上，所述晶片包括：相同的多组集成电路，每组包括具有由于伪模块而不同的配置的至少两个集成电路。