技术总结
公开了一种半导体器件，包括：垂直沟道层，其形成在半导体衬底之上；第一层叠导电层，其以预定间隔层叠在半导体衬底上以围绕垂直沟道层的一侧表面；第二层叠导电层，其以预定间隔层叠在半导体衬底上以围绕垂直沟道层的另一侧表面；第一电荷储存层，其布置在垂直沟道层与第一层叠导电层之间；以及第二电荷储存层，其布置在垂直沟道层与第二层叠导电层之间。
技术研发人员：郑盛旭;
受保护的技术使用者：爱思开海力士有限公司;
文档号码：201510520651
技术研发日：2015.08.21
技术公布日：2016.09.14