整流器及其制造方法与流程

本发明涉及半导体技术领域，特别涉及一种整流器及其制造方法。

背景技术：

整流器是一种用于调整电路输出电流的电子器件，通过其单向导电和反向隔断的特性，广泛应用于例如电源、信号处理等各类电路之中。

传统整流器主要有PN结二极管和肖特基二极管两类，但两类二极管均具有明显性能劣势，具体如下：

PN结二极管：通过二极管内P区和N区之间所形成空间电荷区来实现单向导通和反向隔断，但该类二极管的正向压降较大，例如硅PN结二极管的正向压降达到0.7伏，锗PN结二极管的正向压降也约为0.3伏。只有施加在该类二极管上正向电压超过其正向压降时才允许电流通过，增加了该类二极管的使用功耗。

肖特基二极管：通过例如金、银、钛等贵金属和半导体接触，形成异质结势垒而实现单向导通和反向隔断，但该类二极管的反向漏电稳定性较差，该反向漏电会随着二极管温度的升高而增加，且伴随着反向漏电的增加也会初始其温度升高。使得该类型二极管在使用过程中可靠性越来越差。

综上，传统整流二极管难以同时具有低正向压降和低反向漏电的特性。

技术实现要素：

本发明实施例的目的是提供一种整流器，该整流器能够同时具有低正向压降和低反向漏电的特性。

为解决以上提到的至少一个技术问题，本发明实施例提供一种整流器，包括：

衬底，所述衬底包括相对的第一表面和第二表面；

位于所述衬底第一表面上的外延层；

位于所述外延层上的若干第一沟槽；

位于所述第一沟槽内的第一沟槽栅和第二沟槽栅；

位于所述外延层表面的离子注入区，所述离子注入区和衬底的导电类型相反；

位于所述外延层上的与所述离子注入区、第一沟槽栅和第二沟槽栅均欧姆连接的第一电极；

位于所述衬底第二表面上的第二电极。

由以上本发明实施例提供的技术方案可见，本发明实施例所提供的整流器在第一沟槽内设置并列的第一沟槽栅和第二沟槽栅，利用第一沟槽栅和第二沟槽栅来影响空间电荷区的电场，提升了通电后导电多晶硅对于空间电荷区的影响力，降低正向导通压降和反向漏电特性。

本发明实施例的目的是提供了一种整流器，通过该方法制成的整流器能够同时具有低正向压降和低反向漏电的特性。

为实现上述目的，本发明实施例提供一种整流器的制造方法，包括：

提供衬底，所述衬底包括相对的第一表面和第二表面；

在所述衬底的第一表面上生长一外延层；

在所述外延层上形成若干第一沟槽；

形成第一沟槽栅和第二沟槽栅；

在外延层表面形成离子注入区，离子注入区和衬底的导电类型相反；

正面金属化，在所述外延层上形成与所述离子注入区、第一沟槽栅和第二沟槽栅均欧姆连接的第一电极；

背面金属化，在所述衬底第二表面上形成第二电极。

由以上本发明实施例提供的技术方案可见，本发明实施例所提供的整流器的制造方法，通过在第一沟槽内形成第一沟槽栅和第二沟槽栅，利用第一沟槽 栅和第二沟槽栅来影响空间电荷区的电场，提升了通电后导电多晶硅对于空间电荷区的影响力，降低正向导通压降和反向漏电特性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例中整流器的平面图；

图2为本发明实施例中整流器的剖面示意图；

图3为本发明实施例中整流器通电后的剖面示意图，此时，第一电极通正电压，第二电极通负电压；

图4为本发明实施例中整流器和传统整流器正向通电后的电流曲线图；

图5为本发明实施例中整流器通电后的剖面示意图，此时，第一电极通负电压，第二电极通正电压；

图6为本发明实施例中整流器和传统整流器反向通电后的电流曲线图；

图7为本发明实施例中整流器制造方法的流程图；

图8为本发明实施例中整流器制造方法中步骤S3的具体流程图；

图9为本发明实施例中整流器制造方法中步骤S4的具体流程图；

图10至图17是本发明实施例中整流器制造方法中各个阶段内器件的剖面示意图。

具体实施方式

本发明实施例提供一种整流器及其制造方法。

为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基 于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

其次，在详述本发明实施例中，为便于说明，表示整流器结构的剖面图不会依照一般比例做局部放大，而且所述附图仅为示例，在此不应限定本发明所保护的范围。此外，在实际制造过程中，该器件应该包括长度、宽度和深度的三维空间尺寸。

另外，本说明书和附图之中，分配给层或区域的参考标记N或P表示这些层或区域分别包括大量的负性电子或正性空穴。进一步地，分配给N或P的参考标记+和—表示掺杂剂的浓度高于或低于某个浓度预设值，该值可以根据需求进行预先设定，下文不做赘述。

参图1所示，本发明实施例中，整流器100包括形成于半导体基板上的第一区域110和第二区域120。第一区域110为基板上的中心区域，第二区域120位于第一区域110的外圈并环绕第一区域110设置。

第一区域110作为整流器100的原胞区，用于承载例如整流二极管等元件。第二区域120作为整流器100的保护区，用于承载例如耐压环等元件。

结合图2所示，本发明实施例中，整流器100包括衬底10，衬底10具有相对的第一表面11和第二表面12。衬底10的材质可以是硅、碳化硅、砷化镓、或者锗硅等半导体材料。本发明实施例中，衬底10采用的是晶向<100>的N型硅片。

衬底10的第一表面11设有外延层20，该外延层20位于第一区域110和第二区域120上。

外延层20和衬底10通过添加例如砷的N型离子而使得其导电类型均转化为N型。该外延层20的厚度可以为2～50μm，所述外延层的电阻率可以为0.1～20Ω·cm。

当然，外延层20的厚度和电阻率可以根据功率二极管的耐压需求进行预设；例如需制备耐压为100伏的功率二极管时，可以设定外延层的厚度为10 μm，电阻率为2Ω·cm，此为本领域普通技术人员所熟知的技术，在此不做赘述。

外延层20上形成有若干个第一沟槽30，第一沟槽30的数量根据器件所需电流设置。第一沟槽30的截面形状也可以根据需求进行设定，可以设定为方形或圆形等多种形状，在此不做赘述。

本发明实施例中，第一沟槽30包括侧壁面34以及底壁面35，第一沟槽30内填充有绝缘氧化层32。第一导电多晶硅31设置于绝缘氧化层32内形成第一沟槽栅，第二导电多晶硅33设置于绝缘氧化层32内且位于第一沟槽30的侧壁面34与第一导电多晶硅31之间形成第二沟槽栅。在本发明的一个实施例中，第一沟槽栅的宽度大于第二沟槽栅的宽度，第一沟槽栅的深度大于第二沟槽栅的深度。

本发明实施例中，淀积第二导电多晶硅33的厚度可以设定为100～1000埃，同时，第一导电多晶硅31的厚度大于第二导电多晶硅33的厚度。

值得注意的是，绝缘氧化层32填充于第一导电多晶硅31和第一沟槽30中侧壁面34和底壁面35之间，且位于底壁面35之间的绝缘氧化层32的厚度比位于侧壁面之间的绝缘氧化层32的厚度更大，使得第一沟槽30的底部能够承受更高的电场强度，提高整流器100的工作性能。

离子注入区40位于第一沟槽30之间的外延层20中。具体的，在第一区域110内，离子注入区40与第一沟槽30交错设置。离子注入区40的导电类型和衬底10与外延层20相反，在衬底10为N型硅片时，离子注入区40可以通过从外延层20的表面向其内部注入P型离子来得到，例如可以通过注入P型杂质硼来形成离子注入区40。

其中，P型离子的注入能量和注入剂量均可以根据需求进行预设。甚至说，P型离子也并不限于单次注入，还可采用多次注入的方式来实现；例如首次注入部分P型离子形成离子注入区40后，还可再次注入能量和剂量较小的P型离子，便于后续工艺能够形成良好的欧姆连接，在此不做赘述。

本发明实施例中，第一沟槽30深度大于离子注入区40的深度。

第一电极50位于外延层20上，并与离子注入区40、第一导电多晶硅31和第二导电多晶硅33欧姆连接。

第二电极60位于衬底10的第二表面12上，与衬底10也欧姆连接。

其中，第一电极50和第二电极60可以通过钛、铝、银等金属或金属化合物或其复合物制备得到，仅需保证所需与其相关元件连接的稳定性即可，在此不做赘述。

整流器100还包括位于第二区域120内、与所述第一电极50欧姆连接的若干耐压保护环，此时第二区域120形成一个耐压保护区。其中，耐压保护环的结构为本领域普通技术人员所熟知的技术，在此不做赘述。

下面以衬底10采用N型衬底，离子注入区40采用P型离子注入所得为例，结合第一电极50和第二电极60所接电压正负性不同来详述整流器100的工作原理：

1、阳极加正电压，阴极加负电压。在第一电极50接正电压，第二电极60接负电压。

参图3所示，第一导电多晶硅31和第二导电多晶硅33也通上正电荷。第一导电多晶硅31和第二导电多晶硅33上正电荷引起电场的作用下，靠近第一沟槽30表面的P型体区(离子注入区40)反型为N型薄层，该N型薄层平行于第一沟槽30内的绝缘氧化层32，给电子形成了一个由第一电极至第二电极的电子通道41。电子从第二电极60朝向第一电极50移动，并依次经过衬底10、外延层20和电子通道41抵达第一电极50，实现整流器100的正向导通。

由于电子直接从电子通道41移动，电子通道41内电子浓度极大，也可视为一个N型层，第一电极50和第二电极60之间的电子始终通过N型体区来移动。相对于传统整流器正向导通过程中，电子需要经过N型体区和P型体区的方式，消除了JFET寄生电阻的影响，可以进一步降低了二极管内正向压降。

由于第二导电多晶硅33位于第一导电多晶硅31和第一沟槽30的侧壁面 34之间，第二导电多晶硅33到相对于每个第一沟槽30边上的同一个离子注入区40显然比第一导电多晶硅31的距离更小。通过第二导电多晶硅33所形成的电子通道41比现有技术中仅通过第一导电多晶硅31所形成的电子通道，无论厚度还是形成速度都更好，提高了整流器100正向导通性能。

并且由于整流器100内布满低线宽沟槽型MOS结构，使得外延层20的单位面积上沟道密度大大增加，降低了整流器100的面积，并降低了器件的制造成本。

结合图4所示，以100伏的整流器为例，通过本发明实施例中整流器和传统整流器进行正向导通测试。在任选一个正向电流值时，均能得到：本发明实施例中的整流器的正向导通压降比传统的整流器的导通压降要小。

2、阳极加负电压，阴极加正电压。在第一电极50接负电压，第二电极60接正电压。

参图5所示，离子注入区40的P型体区和作为外延层20的N型体区所形成二极管具有一个空间电荷区，该空间电荷区的电场使得载流子无法通过，实现所形成二极管的反向隔断。

在第一导电多晶硅31和第二导电多晶硅33也通上负电荷时，第一导电多晶硅31和第二导电多晶硅33上负电荷则会也会补偿N型外延区内(离子注入区40)所产生电场，使得离子注入区40的P型体区和作为外延层20的N型体区之间的内部电场被大大降低。

以整流器100的反向击穿电压为100伏为例，若无第一导电多晶硅31和第二导电多晶硅33存在时，加载至第一电极50和第二电极60上反向电压为100伏时，则会将二极管反向击穿；若有第一导电多晶硅31和第二导电多晶硅33存在时，即时加载至第一电极50和第二电极60上反向电压为100伏时，由于第一导电多晶硅31和第二导电多晶硅33降低了前述空间电荷区的电场，使得二极管并未被反向击穿。若需要将二极管反向击穿，则需要提高加载至第一电极50和第二电极60上反向电压，从而使得整流器100能够承受较高的耐压， 提高其反向阻断性能。同时，在反向阻断过程中，也具有较小的反向漏电。

并且，由于本发明实施例所提供的整流器100相对于传统整流器，具有更高的耐压。则在承受耐压相同时，本发明实施例所提供的整流器100的外延电阻率比传统整流器的外延电阻率更低，进而有效降低整流器的正向导通压降，提高其正向导通效率。

结合图6所示，以100伏的整流器为例，得到其反向阻断电压达到120伏，比传统的整流器的反向阻断电压要大的多，同时其在反向隔断过程中，漏电也小的多。

本发明实施例中，所提供的整流器100在原有第一导电多晶硅31的基础上，增加与离子注入区40更接近的第二导电多晶硅33，提升了通电后导电多晶硅对于整流器100内二极管所形成空间电荷区的影响力，为电子提供了电子通道，并降低正向导通压降。

图7至图9展示了本发明实施例中整流器制造方法的过程。以下结合图10至图14所描述的发明实施例中整流器制造方法中各个阶段内整流器的剖面示意图纤细描述该制造方法。

S1、提供衬底10，衬底10包括相对的第一表面11和第二表面12。

结合图7和10所示，衬底10的材质可以是硅、碳化硅、砷化镓、磷化铟或者锗硅等半导体材料。本发明实施例中，衬底10采用的是晶向<100>的N型硅片。

S2、在衬底10的第一表面11上生长一外延层20。

外延层20和衬底10的导电类型同为N型，但外延层20内离子浓度相对于衬底10离子浓度略小。该外延层20的厚度可以为2～50μm，外延层的电阻率可以为0.1～20Ω·cm。

当然，外延层20的厚度和电阻率可以根据功率二极管的耐压需求进行预设；例如需制备耐压为100伏的功率二极管时，可以设定外延层的厚度为10μm，电阻率为2Ω·cm，此为本领域普通技术人员所熟知的技术，在此不做 赘述。

S3、在外延层20上形成若干第一沟槽30。

结合图8和图10所示，本发明实施例中，步骤S3具体包括如下子步骤。

S31、在外延层20上生长第一氧化层(图10未示出)。

第一氧化层可以是二氧化硅等组成，第一氧化层的厚度为800～6000埃，可以通过热氧化工艺生成。当然，第一氧化层的厚度可以根据制造工艺的要求进行预设，且生成氧化层的方式为业内常规手段，在此不做赘述。

S32、在第一氧化层上形成一层带预设图形的第一光刻胶(图10未示出)。

本发明实施例中，通过光刻板来形成带预设图形的第一光刻胶。预设图形可以理解为沟槽、窗口或通孔，例如需要形成的沟槽的界面是圆形时，则可以通过光刻板形成带圆形窗口的第一光刻胶。本实施例中，第一光刻胶的预设图形为用来在外延层20上制作第一沟槽30的预设图形。

S33、以第一光刻胶为掩蔽层，刻蚀第一氧化层和外延层20，形成若干第一沟槽30。

通过干法刻蚀等多种手段，对没有被第一光刻胶保护的区域，依次进行第一氧化层和外延层20刻蚀。可以通过控制刻蚀工艺的参数，得到预设深度的第一沟槽30。

通过上述步骤S3，在外延层20上形成了若干第一沟槽30，第一沟槽30可以设定为垂直于外延层20的表面向其内部延伸。

执行完步骤S3后，还需去除第一光刻胶和第一氧化层，以备执行后续步骤。去除光刻胶和第一氧化层的工艺为业内常规手段，在此不做赘述。

S4、形成第一沟槽栅和第二沟槽栅。

结合图9、图11至图15所示，本发明实施例中，步骤S4具体包括如下步骤：

S41、在第一沟槽30内生长第二氧化层321。

结合图11所示，本发明实施例中，第二氧化层321覆盖第一沟槽上侧壁 面41和底壁面42以及外延层20的表面上。第二氧化层321可以是二氧化硅等组成，第二氧化层的厚度为900～5000埃，可以通过热氧化工艺生成。当然，第二氧化层321的厚度可以根据制造工艺的要求进行预设，且生成氧化层的方式为业内常规手段，在此不做赘述。

S42、在第二氧化层321上生长第一导电多晶硅31，形成第一沟槽栅。

本发明实施例中，可以通过沉积方式，在第二氧化层321上形成第一导电多晶硅31，以使得第一导电多晶硅31填充满第一沟槽30，并形成第一沟槽栅。

淀积第一导电多晶硅31的厚度可以是1000～10000埃，也可以根据整流器性能需求进行调整，在此不做赘述。

值得注意的是，位于第一导电多晶硅31下方的第二氧化层321的厚度比位于第一导电多晶硅31侧方的第二氧化层321的厚度更大，使得第一沟槽30的底部能够承受更高的电场强度，提高整流器100的工作性能。

S43、在第一导电多晶硅31上生长第三氧化层322。

如前述步骤S3中揭示，本发明实施例中，第三氧化层322可以是二氧化硅等组成，氧化层的厚度为100～1000埃，可以通过热氧化工艺生成。当然，第三氧化层322的厚度可以根据制造工艺的要求进行预设，且生成氧化层的方式为业内常规手段，在此不做赘述。

S44、在第三氧化层322上形成一层带预设图形的第二光刻胶(图12中未示出)。

结合图12所示，本发明实施例中，利用有源区光刻板，通过该光刻掩膜在第三氧化层上形成一层带有预设图形的第二光刻胶。

S45、以第二光刻胶为掩蔽层，去除未被第二光刻胶保护的第三氧化层322、第一导电多晶硅31和第二氧化层321，并去除第二光刻胶。

如前述步骤S3中揭示，由于第二光刻胶上有预设图形的沟槽，可以通过干法刻蚀等多种手段对在预设图形的沟槽内的第三氧化层322、第一导电多晶硅31和第二氧化层321进行腐蚀。

本发明实施例，结合图1和图12知，通过步骤S45依次刻蚀掉位于第一区域110内衬底10表面的第三氧化层322、第一导电多晶硅31和第二氧化层321。

S46、对位于第一沟槽30内的第二氧化层321进行回刻，得到位于第一导电多晶硅31和第一沟槽的侧壁面34之间的第二沟槽36。

结合图13所示，本发明实施例中，可以通过干法或湿法对位于第一沟槽30之中的第二氧化层321进行刻蚀，得到位于第一导电多晶硅31和侧壁面34之间的第二沟槽36。该过程中，通过调整刻蚀的工艺，可以得到深度和宽度均符合需求的第二沟槽36。

S47、在第二沟槽36内生长第四氧化层323。

结合图14所示，第四氧化层323覆盖于第二沟槽36和外延层20的表面上。第四氧化层323的厚度可以在10～1000埃，可以通过热氧化工艺生成。当然，第四氧化层323的厚度可以根据制造工艺的要求进行预设，且生成氧化层的方式为业内常规手段，在此不做赘述。

S48、在第四氧化层323上淀积第二导电多晶硅33，形成第二沟槽栅。

本发明实施例中，可以通过淀积方式，在第四氧化层323上生成第二导电多晶硅33，以使得第二导电多晶硅33和第四氧化层323共同填充满第二沟槽36，并形成第二沟槽栅。在本发明实施例中，第二沟槽栅的深度和宽度均小于第一沟槽栅。

淀积第二导电多晶硅33的厚度可以是100～1000埃，也可以根据整流器性能需求进行调整。在此不做赘述。

结合图15所示，执行完步骤S4后，还需去除外延层20表面的第四氧化层323以及第二导电多晶硅33，以备后续步骤的执行。去除外延层20表面的第四氧化层323以及第二导电多晶硅33的工艺为业内常规手段，在此不做赘述。

S5、在外延层20表面形成离子注入区40，离子注入区40和衬底10的导 电类型相反。

结合图16所示，离子注入区40的导电类型和衬底10与外延层20相反，在衬底10为N型硅片时，离子注入区40可以通过从外延层20的表面向其内部注入P型离子来得到，例如可以通过注入P型杂质硼来形成离子注入区40。

其中，P型离子的注入能量和注入剂量均可以根据需求进行预设。甚至说，P型离子也并不限于单次注入，还可采用多次注入的方式来实现；例如首次注入部分P型离子形成离子注入区40后，还可再次注入能量和剂量较小的P型离子，便于后续工艺能够形成良好的欧姆连接，在此不做赘述。

S6、正面金属化，在外延层20表面形成与离子注入区40、第一沟槽栅和第二沟槽栅均欧姆连接的第一电极50。

在本发明实施例中，第一电极50与第一导电多晶硅31和第二导电多晶硅33欧姆连接。

S7、背面金属化，在衬底第二表面12上形成第二电极60。

结合图17所示，第一电极50和第二电极60可以通过钛、铝、银等金属或金属化合物或其复合物制备得到，仅需保证所需与其相关元件连接的稳定性即可，在此不做赘述。

本发明实例中，可以通过对器件表面进行绝缘氧化层刻蚀和金属溅射，再通过光刻板刻蚀金属，进行第三次光刻形成金属引线作为第一电极50，保证第一电极50能够与离子注入区40、第一沟槽栅和第二沟槽栅均欧姆连接。

第二电极60的制备则可以通过对衬底第二表面进行减薄，再溅射金属形成金属引线来得到。

本发明实施例中，整流器的制备方法还包括制造防护区的步骤，具体如下：在外延层上形成环绕离子注入区的保护区，保护区包括与第一电极欧姆连接的若干耐压保护环。

其中，耐压保护环的制造工艺为本领域普通技术人员所熟知的技术，在此不做赘述在此不做赘述。

本发明实施例所提供的整流器制造方法，仅利用3个光刻板，无高温推阱过程即可完成制备，有效简化工艺流程，降低制造成本。

以上所述仅为本发明的实施例而已，并不用于限制本发明。对于本领域技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的权利要求范围之内。