存储器结构及其制造方法与流程

本发明是有关于一种存储器结构及其制造方法，且特别是有关于一种可变电阻式存储器(resistiverandom-accessmemory，reram)结构及其制造方法。

背景技术：

存储器元件，例如非易失性存储器元件，一般是设计为，当存储器元件失去或移除电源后仍能保存数据状态的完整性。目前业界已有许多不同型态的非易失性存储器元件被提出。不过相关业者仍不断研发新的设计或是结合现有技术，进行存储单元平面的叠层以达到具有更高储存容量的存储器元件的结构。例如已有一些三维叠层与非门(nand)型闪存结构被提出。

可变电阻式存储器(resistiverandom-accessmemory，rram或reram)是非易失性存储器的其中一种型态。电阻式存储器由于其简单的金属-绝缘物-金属(metal-insulator-metal，mim)的结构和有前途的可扩展性而受到许多注目。根据介电材料的不同种类，从钙钛矿(perovskites)到过渡金属氧化物到硫属化合物(chalcogenides)，不同形式的可变电阻式存储器已经被揭露。相关业者无不希望可以研发和制造出具有优异电子特性的电阻式存储器元件。

技术实现要素：

本发明是有关于一种存储器结构及其制造方法，其中存储器结构具有优异的操作特性。

根据本发明的一方面，提出一种存储器结构，其包括一下电极、一上绝缘层、一材料层、一共享开口、一介电膜、与一上电极。上绝缘层位于下电极上。材料层位于上绝缘层上。上绝缘层与材料层具有一共享开口以 露出下电极的一部分。介电膜位于下电极露出的部分上。介电膜与材料层含有相同的一第一过渡金属。上电极位于介电膜上并填充共享开口。

根据本发明的另一方面，提出一种存储器结构，其包括一下电极、一介电膜、及一上电极。介电膜位于下电极上，并具有20埃至50埃的一厚度。介电膜所含有的一第一过渡金属与下电极所含有的一第二过渡金属是不相同。上电极位于介电膜上。

根据本发明的又另一方面，提出一种存储器结构的制造方法，其包括以下步骤。于一下电极上形成一上绝缘层。于上绝缘层上形成含有一第一过渡金属的一材料层。图案化材料层与上绝缘层，以形成一露出下电极的一部分的共享开口。通过一等离子工艺形成含有的第一过渡金属的一介电膜在下电极的露出的部分上方，其中等离子工艺是使用材料层用作第一过渡金属的等离子源。

为了对本发明的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下：

附图说明

图1a至图1d绘示根据一实施例的存储器结构的制造方法。

图2a至图2b绘示根据另一实施例的存储器结构的制造方法。

图3a至图3c绘示根据又另一实施例的存储器结构的制造方法。

图4及图5显示实施例与比较例的存储器结构的电性。

【符号说明】

102：势垒层

104：下绝缘层

106：孔洞

108：下电极

110：上绝缘层

112、212：材料层

114、214：共享开口

116、216、316：介电膜

116b、316b：下介电层

116u、316u：上介电层

118、318a：上电极

318b：导电线路

具体实施方式

本发明内容的实施例是提出一种电阻式存储器结构及其制造方法。根据实施例，具有介电膜的电阻式存储器结构具有优异的操作特性。

须注意的是，本发明并非显示出所有可能的实施例，未于本发明提出的其他实施态样也可能可以应用。再者，图式上的尺寸比例并非按照实际产品等比例绘制。因此，说明书和图示内容仅作叙述实施例的用，而非作为限缩本发明保护范围之用。另外，实施例中的叙述，例如细部结构、工艺步骤和材料应用等等，仅为举例说明的用，并非对本发明欲保护的范围做限缩。实施例的步骤和结构各的细节可在不脱离本发明的精神和范围内根据实际应用工艺的需要而加以变化与修饰。

图1a至图1d绘示根据一实施例的存储器结构的制造方法。

请参照图1a，势垒层102可形成在下绝缘层104的孔洞106的侧壁与底表面上。下电极108可形成在势垒层102上并填充孔洞106。可形成上绝缘层110在下绝缘层104、势垒层102与下电极108上。材料层112可形成于上绝缘层110上。

实施例中，材料层112含有第一过渡金属，下电极108含有第二过渡金属。第一过渡金属与第二过渡金属可为不同，并分别择自由钽(ta)、铪(hf)、钨(w)及钛(ti)所构成的群组。上绝缘层110与下绝缘层104可分别包括不具有第一过渡金属及/或第二过渡金属的介电材料，例如氧化物、氮化物、或氮氧化物，如氧化硅(sio、peteos等)、氮化硅、氮氧化硅等。

请参照图1b，图案化材料层112与上绝缘层110，以形成从材料层112连通至上绝缘层110的一共享开口114，共享开口114露出下电极108。图案化的方式可包括光刻刻蚀工艺。刻蚀可包括干法刻蚀或湿法刻蚀法等。

请参照图1c，进行一等离子工艺，以轰击并等离子化露出的材料层112，转沉积在共享开口114露出的下电极108上而形成介电膜116。由于介电膜116的材料至少源自材料层112，因此材料层112与介电膜116具 有至少一相同的材料，即相同的第一过渡金属。

于此例中，是在含氧气氛下进行等离子工艺，此氧等离子处理使得形成的介电膜116包括氧化物，如含第一过渡金属的氧化物。此含氧气体的等离子工艺亦会对露出的含有第二过渡金属的下电极108作用，而在下电极108的表面产生介电膜116的第二过渡金属的氧化物部分。据此，形成的介电膜116包括第一过渡金属与第二过渡金属的氧化物。

举例而言，介电膜116包括下介电层116b与位于下介电层116b上的上介电层116u。下介电层116b为下电极108受氧等离子处理而形成的含第二过渡金属的氧化物。上介电层116u为材料层112受氧等离子处理而转沉积的含第一过渡金属的氧化物。下介电层116b的材质可不同于上介电层116u的材质。

一实施例中，下绝缘层104是氧化硅(sio)。上绝缘层110是由peteos形成的氧化硅。势垒层102是tin。下电极108的材质是w。材料层112是ti。透过氧等离子处理形成的下介电层116b是氧化钨(wox)，上介电层116u是氧化钛(tiox)。

然而，本发明并不限于此。亦可使用能透过氧等离子形成作为(电阻式)存储器结构的双层记忆层介电膜116的任何设计。举例来说，一实施例中，材料层112是由第一过渡金属构成的导电材料如金属ta、hf、ti、或w，或含有第一过渡金属的导电材料如tin等等。另一实施例中，材料层112是含有第一过渡金属的氮化或氧化等的介电物质，如氧化铪(hfo2)、氧化钽(ta2o5)、氧化钛(tio2)、氧化钨(wo3)等。又另一实施例中，材料层112是氧化硅(sio2)。一实施例中，下电极108是由不同于第一过渡金属的第二过渡金属构成的导电材料，如金属ta、hf、ti、或w。另一实施例中，下电极108是含有第二过渡金属的导电材料，例如tin等等。

作为存储器结构的记忆层的介电膜116可包括氧化钽(taox)、氧化铪(hfox)、氧化钨(wox)、氧化钛(tiox)、或氧化硅(siox)等。举例来说，具有双层结构(上介电层116u/下介电层116b)的介电膜116可包括taox/wox、hfox/wox、tiox/wox、wox/woy、siox/wox、tiox/taox、hfox/taox等设计。

等离子气氛可根据实际需求，进一步包括其他气体，例如惰性气体， 其在等离子化后只有轰击而没有氧化作用，不会沉积形成介电膜116的一部分。惰性气体可例如包括氦、氖、氩、氪、氙及/或氮气等。

等离子工艺的功率可为200w～800w，一实施例中例如约600w。氧气流速可为100sccm～500sccm，一实施例中例如约400sccm。偏压(bias)可为100volt～200volt，一实施例中例如约100volt。时间可为10s～300s，一实施例中例如约60s。然而，本发明并不限于此。亦可根据实际的工艺或机台设计使用其它适当的参数。

实施例中，利用等离子工艺形成的双层介电膜116的厚度是有上限值约50埃，且厚度范围(下介电层116b与上介电层116u的总厚度)是20埃至50埃，例如30埃。

根据实施例，利用等离子工艺形成的双层介电膜116的性质(例如适当的厚度及/或材料致密程度及/或等离子工艺参数可能造成的孔隙/电洞密度)是有助于提升存储器结构的操作性能，例如适当权衡的起始操作电压(formingvoltage)与崩溃电压(breakdownvoltage)；或形成周期(formingcycle)高等。

举例来说，当记忆层厚度小于20埃时，虽然有益于得到低的起始操作电压，但也会同时造成不期望之低的崩溃电压。反之，当记忆层厚度大于50埃时，虽然有益于得到高的崩溃电压，但也会同时造成不期望之高的起始操作电压，并降低形成周期。换言之，不当的厚度范围会无法得到良好权衡的电性。同理也适用于讨论工艺参数范围对存储器结构性能所造成的影响。

请参照图1d，上电极118形成在介电膜116上并填充共享开口114。上电极118也可延伸至材料层112上，并被图案化成导电线路(routing)。上电极118可包括金、铝、铜、氮化钛(tin)等导电性质佳的材质。

图2a至图2b绘示根据另一实施例的存储器结构的制造方法，其与参照图1a至图1d所示实施例的间的差异在于形成的介电膜是单一层薄膜。本实施例中与前述实施例相同或相似的元件是沿用同样或相似的元件标号，且相同或相似元件的相关说明不再赘述。

请参照图2a，于此例中，材料层212是不同于上绝缘层110的氧化介电材料，如含有第一过渡金属的介电氧化物，且等离子工艺是在仅含有 惰性气体的环境下进行，因此形成的作为记忆层的介电膜216是氧化物材料层212受惰性等离子处理而转沉积的含第一过渡金属的单一层氧化物。

一实施例中，下绝缘层104是氧化硅(sio)。上绝缘层110是由peteos形成的氧化硅。势垒层102是tin。下电极108的材质是w。材料层212是氧化铪(hfo2)。透过惰性等离子处理形成的介电膜216是单一层氧化铪(hfox)薄膜。

然而，本发明并不限于此。亦可使用能透过惰性等离子工艺形成作为(电阻式)存储器结构的单一记忆层介电膜216的任何设计。举例来说，一实施例中，材料层212包括含有第一过渡金属的介电氧化物质，如hfo2、ta2o5、tio2、wo3等。形成的介电膜216可包括taox、hfox、wox、tiox等。

实施例中，利用等离子工艺形成的单一层介电膜216的厚度是有上限值约50埃，且厚度范围在20埃至50埃，例如30埃。

根据实施例，利用等离子工艺形成的单一层介电膜216的性质有助于提升存储器结构的操作性能，例如适当权衡的起始操作电压与崩溃电压；或形成周期(formingcycle)高等。

请参照图2b，形成上电极118于介电膜216上并填充贯穿上绝缘层110与材料层212的共享开口214。

图3a至图3c绘示根据又另一实施例的存储器结构的制造方法，其与参照图1a至图1d所示实施例的间的差异在于双层介电膜中的上介电层是从下绝缘层转沉积而形成。

请参照图3a，势垒层102可形成在下绝缘层104的孔洞106的侧壁与底表面上。下电极108可形成在势垒层102上并填充孔洞106。

请参照图3b，进行氧等离子工艺，以形成介电膜316。介电膜316包括下介电层316b与上介电层316u。下介电层316b为下电极108的表面受氧等离子处理而形成的含第二过渡金属的氧化物。上介电层316u为下绝缘层104受等离子处理而转沉积的氧化物。

一实施例中，下电极108是金属钨，所形成的下介电层316b是wox；下绝缘层104是sio，所形成的上介电层316u是siox。

实施例中，利用等离子工艺形成的双层介电膜316的厚度(下介电层 316b与上介电层316u的总厚度)是20埃至50埃，且性质有助于提升存储器结构的操作性能。

请参照图3c，可在介电膜316上形成上电极318a。可在上电极318a上形成导电线路(routing)318b。上电极318a与导电线路318b可分别包括金、铝、铜、氮化钛(tin)等导电性质佳的物质。

图4及图5显示实施例与比较例的存储器结构的电性。比较例中，下介电层是通过快速热氧化工艺(500℃，60秒)从w下电极的表面形成的厚wox；且并未形成材料层，氧等离子是直接作用在露出的peteos上绝缘层与wox下介电层，而形成siox上介电层。实施例双层介电膜的wox下介电层与siox上介电层皆为例用氧等离子工艺(120bias，30mt，600w，60秒)形成的氧化薄膜。比起比较例的存储器结构，实施例的存储器结构具有更高的起始电阻(initialresistance；rini)。

实施例的下绝缘层、势垒层、下电极、上绝缘层、材料层、上电极、导电线路可利用化学气相沉积(chemicalvapordeposition，cvd)、物理气相沉积(physicalvapordeposition，pvd)、原子层沉积(atomiclayerdeposition，ald)、溅射工艺、或其他适合的工艺形成。

根据以上揭露内容，利用等离子工艺形成的氧化物介电膜至少含有与材料层相同的第一过渡金属，或也可进一步含有与下电极相同的第二过渡金属。利用等离子工艺形成的介电膜的总厚度介于20埃至50埃，且性质有助于提升存储器结构的操作性能。

综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视随附的权利要求范围所界定的为准。