包括高性能封装间连接的层叠封装（POP）器件的制作方法

相关申请的交叉引用

本申请要求于2014年12月15日在美国专利商标局提交的临时申请no.62/092,140以及于2015年1月29日在美国专利商标局提交的非临时申请no.14/609,289的优先权和权益，这两件申请的全部内容通过援引纳入于此。

背景

领域

各特征涉及包括高性能封装间连接的层叠封装(pop)器件。

背景技术：

图1解说了层叠封装(pop)器件100。pop器件100包括第一封装102和第二封装104。第一封装102包括第一管芯120和第一封装基板122。第二封装104包括第二管芯140和第二封装基板142。如图1所示，第二封装104通过一组焊球150耦合至第一封装102。

图1的pop器件100的一个缺陷在于该组焊球150是低效类型的封装到封装互连。归因于它们的大小和构造，对于提供高质量和/或高性能信号而言焊球不是理想的，这可限制封装到封装互连的通信带宽和/或性能。另外，焊球具有有限的功能性和构造。例如，单个焊球只能传送一个电信号。此外，相邻焊球(归因于它们的大小和彼此的邻近度)易于彼此干扰，从而导致低电信号质量和/或性能。

因此，存在对能在封装之间提供更好质量和/或性能信号的层叠封装(pop)器件的需求。理想地，此类pop器件将具有较佳的形状因子，同时满足移动和/或可穿戴设备的需要和/或要求。

概览

各特征、装置以及方法在此描述了包括高性能封装间连接的层叠封装(pop)器件。

第一示例提供了一种集成器件封装，包括：第一封装基板；耦合到第一封装基板的第一管芯；位于第一封装基板上的包装层；以及耦合到第一封装基板的封装间连接。封装间连接至少部分地位于包装层中。封装间连接包括配置成提供用于参考接地信号的第一电路径的第一互连。第一互连具有第一互连的宽度的至少约两倍长的长度。封装间连接还包括配置成提供用于至少一个第二信号的第二电路径的第二组互连。第二组互连被配置成通过电场至少部分地耦合到第一互连。

第二示例提供一种集成器件封装，包括：第一封装基板、耦合到第一封装基板的第一管芯、位于第一封装基板上的包装层以及耦合到第一封装基板的封装间连接。封装间连接至少部分地位于包装层中。封装间连接包括配置成提供用于参考接地信号的第一电路径的第一互连。第一互连具有第一互连的宽度的至少约两倍长的长度。封装间连接还包括配置成提供用于至少一个第二信号的至少一个第二电路径的电垂直耦合装置。第一互连和电垂直耦合装置被定位在包装层中。

第三示例提供一种层叠封装(pop)器件，包括第一集成器件封装和耦合到第一集成器件封装的第二集成器件封装。第一集成器件封装包括第一封装基板、耦合到第一封装基板的第一管芯、位于第一封装基板上的包装层以及耦合到第一封装基板的封装间连接。封装间连接至少部分地位于包装层中。封装间连接包括配置成提供用于参考接地信号的第一电路径的第一互连。第一互连具有第一互连的宽度的至少约两倍长的长度。封装间连接还包括配置成提供用于至少一个第二信号的第二电路径的第二组互连。第二组互连被进一步配置成通过电场至少部分地耦合到第一互连。

第四示例提供了一种用于制造器件的方法。该方法制造第一集成器件封装，其中制造第一集成器件封装包括：

提供第一封装基板；将第一管芯耦合到第一封装基板；在第一封装基板上形成包装层；以及提供到第一封装基板且至少部分地在所述包装层中的封装间连接。该方法提供封装间连接包括在包装层中形成第一互连。第一互连被形成为提供用于参考接地信号的第一电路径。第一互连具有第一互连的宽度的至少约两倍长的长度。该方法提供封装间连接包括在包装层中形成第二组互连。第二组互连被形成为提供用于至少一个第二信号的至少一个第二电路径。第二组互连被形成为通过电场至少部分地耦合到第一互连。

附图

在结合附图理解下面阐述的详细描述时，各种特征、本质和优点会变得明显，在附图中，同样的参考特征贯穿始终作相应标识。

图1解说了层叠封装(pop)器件。

图2解说了包括封装间连接的层叠封装(pop)器件的剖视图。

图3解说了包括封装间连接的层叠封装(pop)器件的平面图。

图4解说了包括封装间连接的层叠封装(pop)器件的倾斜视图。

图5解说了封装间连接的电属性。

图6解说了包括封装间连接的层叠封装(pop)器件的平面图。

图7解说了包括封装间连接的层叠封装(pop)器件的倾斜视图。

图8解说了包括封装间连接的另一层叠封装(pop)器件的平面图。

图9解说了包括封装间连接的另一层叠封装(pop)器件的平面图。

图10解说了包括封装间连接的另一层叠封装(pop)器件的平面图。

图11解说了包括封装间连接的层叠封装(pop)器件的剖视图。

图12解说了包括封装间连接的层叠封装(pop)器件的剖视图。

图13解说了用于提供/制造封装间连接的示例性序列。

图14解说了示例性封装间连接。

图15解说了用于提供/制造封装间连接的方法的示例性流程图。

图16解说了用于提供/制造包括封装间连接的层叠封装(pop)器件的示例性序列。

图17解说了用于提供/制造包括封装间连接的层叠封装(pop)器件的方法的示例性流程图。

图18(包括图18a-18b)解说了用于提供/制造包括封装间连接的层叠封装(pop)器件的示例性序列。

图19解说了用于提供/制造包括封装间连接的层叠封装(pop)器件的方法的示例性流程图。

图20解说了半加成图案化(sap)工艺的示例。

图21解说了半加成图案化(sap)工艺的流程图的示例。

图22解说了镶嵌工艺的示例。

图23解说了镶嵌工艺的流程图的示例。

图24解说了可集成本文所描述的层叠封装(pop)器件、集成封装、半导体器件、管芯、集成电路和/或印刷电路板(pcb)的各种电子设备。

详细描述

在以下描述中，给出了具体细节以提供对本公开的各方面的透彻理解。然而，本领域普通技术人员将理解，没有这些具体细节也可实践这些方面。例如，电路可用框图示出以避免使这些方面湮没在不必要的细节中。在其他实例中，公知的电路、结构和技术可不被详细示出以免模糊本公开的这些方面。

一些特征涉及包括第一集成器件封装和第二集成器件封装的层叠封装(pop)器件。第一集成器件封装包括第一封装基板、耦合到第一封装基板的第一管芯、耦合到第一封装基板的封装间连接、以及包装封装间连接的包装层。封装间连接包括：配置成提供用于参考接地信号的第一电路径的第一组互连；以及配置成提供用于第二信号的第二电路径的第二组互连。第一电路径包括封装间连接中的第一横向方向。第二互连免于与第一互连直接接触。第二互连被进一步配置成在第二信号穿过第二互连时至少部分地电耦合到第一互连(例如，通过电场)。第二集成器件封装耦合到第一集成器件封装。第二集成器件封装包括第二封装基板、耦合到第二封装基板的第二管芯。在一些实现中，封装间连接进一步包括电介质层(例如，硅层/材料、玻璃层/材料)。封装间连接至少部分地包围第一管芯。在一些实现中，封装间连接进一步包括第三组互连，第一和第三组互连被配置成提供用于参考接地信号的第一电路径。在一些实现中，第一和第三组互连至少部分地包围第二组互连。在一些实现中，封装间连接是封装间同轴连接。

互连是器件(例如，集成器件、集成器件封装、管芯)和/或基底(例如，封装基板、印刷电路板、中介体)的允许或促成两个点、元件和/或组件之间的电连接的元件或组件。在一些实现中，互连可包括迹线、通孔、焊盘、柱、重分布金属层、和/或凸块下金属化(ubm)层。在一些实现中，互连是为信号(例如，数据信号、接地信号、功率信号)提供电路径的导电材料。互连可包括一个以上的元件/组件。

包括高性能封装间连接的示例性层叠封装(pop)器件

图2解说了包括封装间连接的层叠封装(pop)器件200。pop器件200包括第一封装202(例如，第一集成器件封装)和第二封装204(例如，第二集成器件封装)。第一封装202包括第一管芯220、第一封装基板222、封装间连接250以及包装层260。第二封装204包括第二管芯240和第二封装基板242。

第一封装基板222包括第一组焊盘224和第二组焊盘226。第一封装基板222可包括一个或多个介电层。第一封装基板222可包括若干互连(例如，迹线、通孔、焊盘)，它们未被示出。第一管芯220通过第一组焊球228耦合到第一封装基板222。具体地，第一管芯220通过第一组焊球228耦合至第一组焊盘224。在一些实现中，第一管芯220可不同地耦合至基板222。例如，第一管芯220可通过一组柱耦合到基板222。底部填料229包围第一组焊球228。第二组焊球230耦合至第一封装基板222。

包装层260包装第一管芯220。封装间连接250至少部分地嵌入在包装层260中。封装间连接250包括介电层252、第一组互连254以及第二组互连256。第一组互连254可包括一个或多个第一互连。第二组互连256可包括一个或多个第二互连。封装间连接250垂直穿过包装层260。介电层252可包括至少硅材料和/或玻璃材料之一。介电层252可以是电绝缘装置。在一些实现中，封装间连接250是电耦合装置(例如，封装间连接装置)。电耦合装置可包括介电层。电耦合装置可至少部分地包围管芯220。电耦合装置可以是封装间同轴连接装置。第一组互连254和第二组互连256垂直穿过包装层260。电耦合装置可包括电横向耦合装置和电垂直耦合装置。在一些实现中，电垂直耦合装置被配置成向信号提供沿垂直方向的电路径。在一些实现中，电横向耦合装置被配置成向信号提供沿横向方向的电路径。

垂直方向是层叠封装(pop)器件的两个基板之间(例如，两个封装基板之间)的方向。在一些实现中，垂直方向是垂直于基板的第一表面的方向。在一些实现中，基板的第一表面可以是基板的包括最大表面积的表面。在一些实现中，横向方向是垂直于垂直方向的方向。在一些实现中，横向方向是沿(例如，平行于)表面的第一表面的方向，其中第一表面可以是基板的包括最大表面积的表面。

在一些实现中，封装间连接250至少部分地包围(例如，在横向上包围)第一管芯220。在一些实现中，第一组互连254是至少部分地包围第一管芯220的实心导电材料段(例如，金属板)。在一些实现中，第二组互连256包括至少部分地包围第一管芯220的若干通孔(例如，穿透封装通孔)。第二组互连256位于第一组互连254与第一管芯220之间。在一些实现中，第一组互连254被配置成提供用于接地参考信号的第一电路径。例如，第一组互连254可被配置成提供沿至少横向方向和/或垂直方向的第一电路径。在一些实现中，第二组互连256被配置成提供用于功率信号或输入/输出信号的第二电路径。例如，第二组互连256可被配置成提供沿至少垂直方向的第二电路径。信号的电路径的示例在图4和7中进一步解说和描述。

在一些实现中，封装间连接250被配置成使得第一组互连254和第二组互连256一起用作封装间同轴连接(例如，分立封装间同轴连接)。在这一配置中，第一组互连254被配置成提供用于接地参考信号的第一电路径，且第二组互连256被配置成提供用于功率信号或输入/输出信号的第二电路径。在一些实现中，同轴连接(例如，分立同轴连接)提供具有高质量信号的高性能连接。在一些实现中，分立同轴连接是当外部互连和/或内部互连是分立的时候。分立互连是由若干互连形成的非毗连互连布置。分立互连的示例在下文至少图8-10中进一步解说和描述。此外，同轴连接的外部和内部互连的示例在至少图6-10中进一步描述。同轴连接的电属性在下文在至少图5中进一步描述。

另外，在一些实现中，使用同轴连接允许减少被配置成提供用于接地参考信号的电路径的互连。即，在一些实现中，一个焊球(来自第二组焊球230)可被耦合到封装间连接250的第一组互连254。但应当注意，一个以上焊球(来自第二组焊球230)可被耦合到第一组互连254。来自第二组焊球230的任何其余焊球可被用来提供用于功率信号和/或输入/输出信号的电路径。

第二封装基板242包括第三组焊盘244和第四组焊盘246。第二封装基板242可包括若干互连(例如，迹线、通孔、焊盘)，它们未被示出。第二封装基板242可包括一个或多个介电层。第二管芯240通过第三组焊球248耦合到第二封装基板242。具体地，第二管芯240通过第三组焊球248耦合至第三组焊盘244。

如图2所示，第一封装202通过封装间连接250耦合至第二封装204。具体地，第一封装基板222通过第二组焊盘226、封装间连接250、以及第四组焊盘246耦合到第二封装基板242。第二组焊盘226可位于基板222上或嵌入在第一封装基板222中。在一些实现中，第一管芯220通过包括第一封装基板222(例如，第一封装基板中的互连)、封装间连接250、以及第二封装基板242(例如，第二封装基板中的互连)的电路径电耦合到第二管芯240。

图3解说了第一集成器件封装(例如，第一封装202)的一部分的平面图。封装间连接250被定位在包装层260(图2中示出)中，使得它至少部分地包围(例如，横向包围)第一封装202中的第一管芯220。在一些实现中，第一组互连254是至少部分地包围第一管芯220的实心导电材料段(例如，金属板)。在一些实现中，第二组互连256包括至少部分地包围第一管芯220的若干通孔(例如，穿透封装通孔)。第二组互连256位于第一组互连254与第一管芯220之间。在一些实现中，第一组互连254被配置成提供用于接地参考信号的第一电路径。例如，第一组互连254可被配置成提供沿至少横向方向和/或垂直方向的第一电路径。在一些实现中，第二组互连256被配置成提供用于功率信号和/或输入/输出信号的第二电路径。例如，第二组互连256可被配置成提供沿至少垂直方向的第二电路径。信号的电路径的示例在图4和7中进一步解说和描述。

如图3所示，第二组互连256是具有圆柱形的通孔。然而，不同实现可具有来自具有不同形状(例如，立方体、正方形、矩形、椭圆)的第二组互连256的互连。图3解说了第二组互连256包括一行通孔和/或一列通孔。然而，在一些实现中，第二组互连256包括一行或多行通孔和/或一列或多列通孔。一行互连可包括基本上排成一行的互连。一列互连可包括基本上排成一列的互连。因而，互连不需要完美地对齐才能被认为是一行互连或一列互连。在一些实现中，第二组互连256具有约100微米(μm)/70微米(μm)或更小的l/s值，其中l表示宽度(例如，线宽、迹线宽度、通孔宽度)，且s表示间隔。在一些实现中，来自第二组互连256的一个或多个互连的宽度或直径是约100微米(μm)或更小，并且来自第二组互连的相邻互连之间的间隔是约70微米(μm)或更小。在一些实现中，第二组互连256与第一组互连254之间的间隔小于来自第二组互连256的互连之间的间隔。在一些实现中，第一组互连254可具有约70微米(μm)或更小的宽度。包装层中的其他互连也可具有约70微米(μm)或更小的宽度。

如图3中所示，第一组互连254和第二组互连256至少沿管芯220的第一侧的大部分(例如，第一管芯220的长度的百分之八十)来定位。例如，第一组互连254和第二组互连256被定位在管芯220周围(例如，管芯220的第一侧、第二侧、第三侧、以及第四侧周围)。图3解说了第一组互连254(它可包括一个或多个互连)基本上平行于来自第二组互连256的互连，且反之亦然。例如，第一组互连254基本上平行于来自第二组互连256的互连的相邻行或相邻列在一些实现中，第一组互连254和/或第二组互连256可平行于或垂直于管芯220的侧面。

在一些实现中，第一组互连254是包括若干互连的分立互连。分立互连的长度可以是限定该分立互连的所有互连的累积长度。在一些实现中，分立互连的长度可包括限定该分立互连的各互连之间的任何空间。

在一些实现中，封装间连接250被配置成封装间同轴连接(例如，封装间分立同轴连接)，其中第一组互连254被配置成提供用于接地参考信号的第一电路径，且第二组互连256被配置成提供用于功率信号或输入/输出信号的第二电路径。在一些实现中，同轴连接提供具有高质量信号的高性能连接。在一些实现中，第二组互连256可被配置成提供用于若干不同相应信号(例如，第二信号、第三信号、第四信号)的若干电路径(例如，第二电路径、第三电路径、第四电路径)。不同相应信号可以是功率信号和/或输入/输出信号。同轴连接的电属性在下文在至少图5中进一步描述。

图4解说了第一封装202的一部分的倾斜视图。如图4所示，第一组互连254是至少部分地包围(例如，横向地包围)第一管芯220的实心导电材料段(例如，金属板)。第二组互连256包括至少部分地包围第一管芯220的若干通孔(例如，穿透封装通孔)。第二组互连256位于第一组互连254与第一管芯220之间。在一些实现中，第一组互连254被配置成提供用于接地参考信号的第一电路径。在一些实现中，第二组互连256被配置成提供用于功率信号和/或输入/输出信号的第二电路径。如图4所示，第二组互连256是具有圆柱形的通孔。然而，不同实现可具有来自具有不同形状(例如，立方体、正方形、矩形、椭圆)的第二组互连256的互连。注意，为清楚起见，图4没有解说可存在于各互连和/或管芯220之间的介电层和/或包装层。

图4还解说了可穿越封装间连接的各互连的示例性信号流。注意，图4中示出的信号流仅仅是示例，并且不同实现可被配置有不同地穿越各互连的信号(例如，反极性)。

图4解说了从焊盘410穿越通过互连254以及通过焊盘412的参考接地信号400。焊盘410可以是第二封装(例如，封装204)的基板中的焊盘。焊盘412可以是第一封装(例如，第一封装202)的基板中的焊盘。焊盘412在横向上偏离焊盘410。在这一示例中，参考接地信号400从焊盘410垂直地行进(例如，沿垂直方向行进)到互连254。参考接地信号400随后在横向上行进(例如，沿横向方向行进)通过互连254。参考接地信号400进一步垂直地行进(例如，沿垂直方向行进)到焊盘412。注意，互连254可被耦合到两个以上焊盘。参考接地信号400可从一个以上焊盘穿入互连254，并可从一个以上焊盘穿出互连254。另外，参考接地信号400的方向可以反转。

图4进一步解说了穿越通过第二组互连256的若干信号(例如，第一信号402、第二信号404以及第三信号406)。来自第二组互连256的每一互连耦合到相应第一焊盘(例如，顶部焊盘)和相应第二焊盘(例如，底部焊盘)。为清楚起见，第二组互连256的相应焊盘未被示出。图4解说了信号(例如，第一信号402、第二信号404以及第三信号406)垂直地穿过(例如，沿垂直方向行进)来自该组互连的各互连。不同信号可向上或向下行进。各信号可包括至少功率信号和/或输入/输出信号之一。

图4解说了第一组互连254(它可包括一个或多个互连)基本上平行于来自第二组互连256的互连，且反之亦然。例如，第一组互连254基本上平行于来自第二组互连256的互连的相邻行或相邻列

在一些实现中，第一组互连254是包括若干互连的分立互连。分立互连的长度可以是限定该分立互连的所有互连的累积长度。在一些实现中，分立互连的长度可包括限定该分立互连的各互连之间的任何空间。

在一些实现中，来自第一组互连254的互连或分立互连的长度是该互连或分立互连的宽度的至少约两倍长。互连的长度可以沿y方向或沿x方向。

图5概念性地解说了提供高性能信号连接的同轴连接的电属性。图5中描述的电属性可被应用于本公开中描述的封装间连接(例如，封装间连接250、600、800、900、1000、1150、1250)中的任一者。图5解说了封装间连接500的各部分。封装间连接500包括第一互连502(例如，通孔)、第二互连504(例如，第一通孔)以及第三互连506(例如，第二通孔)。可任选地，封装间连接500可包括第四互连508(例如，通孔)。第一互连502被配置成提供用于接地参考信号的电路径。第二互连504被配置成提供用于第二信号(例如，功率信号、输入/输出信号)的第二电路径。第三互连506被配置成提供用于第三信号(例如，功率信号、输入/输出信号)的第三电路径。第二信号可与第三信号不同或相同。

如图5所示，第一互连502在第二互连504和第三互连506附近的存在帮助改进第二互连504与第三互连506之间的隔离和插入损失。如图所示，各导体之间的电场和磁场被紧紧耦合和约束，从而造成第二和第三互连504和506中的经改进信号递送特性。如图5所示，穿越通过第二互连504的第二信号没有干扰(或最小地干扰)穿越第三互连506的第三信号。类似地，穿越第三互连506的第三信号没有干扰(或最小地干扰)穿越第二互连504的第二信号。因为第二信号和第三信号没有干扰另一者或与另一者混合，所以每一相应信号(例如，第二信号、第三信号)的完整性和质量被保留，从而在集成器件中得到经改进信号性能。在不存在第一互连502的情况下，穿越第二互连504和第三互连506的相应信号将显著彼此干扰，从而导致第二互连504和第三互连506中的低质量信号。因而，第一互连帮助隔离(例如，帮助至少部分地隔离)在第二互连504中穿行的第二信号与在第三互连506中穿行的第三信号，且反之亦然。

在一些实现中，为达到上述信号隔离，第二互连504和第三互连506必须足够接近第一互连502。在一些实现中，第一互连502与第二互连504之间的第一间隔小于第二互连504与第三互连506之间的第二间隔。类似地，在一些实现中，第一互连502与第三互连506之间的第三间隔小于第二互连504与第三互连506之间的所述第二间隔。因而，在一些实现中，相比接近第三互连506，第二互连504可能必须更接近第一互连502，以得到上述所需信号隔离。类似地，相比接近第二互连504，第三互连506可能必须更接近第一互连502，以得到上述所需信号隔离。各种互连间隔的示例在上文在图3中描述。

为进一步改进第二互连504和第三互连506中信号的信号隔离，可任选第四互连508可被定位在第二互连504和第三互连506附近。第四互连508可被定位成使得第二互连504和第三互连506位于第四互连508与第一互连502之间。第四互连508被配置成提供用于第四信号的第四电路径。在一些实现中，第四信号是类似于或等同于穿越第一互连502的第一信号的参考接地信号。在一些实现中，第四互连508可以提供与第一互连502相同或相似的功能性。第四互连508可以是包括若干互连的分立互连。

在一些实现中，相比接近第三互连506，第二互连504可能必须更接近第四互连508，以得到上述所需信号隔离。类似地，相比接近第二互连504，第三互连506可能必须更接近第四互连508，以得到上述所需信号隔离。

图5示出了即使第二互连504没有直接接触第一互连502，在信号(例如，第二信号)穿越第二互连504时，第二互连504与第一互连502之间也存在至少部分电耦合(如箭头所指示的)。类似地，即使第三互连506没有直接接触第一互连502，在信号(例如，第三信号)穿越第三互连506时，第三互连506与第一互连502之间也存在至少部分电耦合(如箭头所指示的)。因而，在一些实现中，即使第二互连504没有与第一互连502直接接触，在信号(例如，第二信号)穿越第二互连504时，第二互连504也至少部分地电耦合到第一互连502(例如，通过电场)。类似地，在一些实现中，即使第三互连506没有与第一互连502直接接触，在信号(例如，第三信号)穿越第三互连506时，第三互连506也至少部分地电耦合到第一互连502(例如，通过电场)。在其中存在配置成提供用于第四信号(例如，接地参考信号)的电路径的第四互连508的情形中，其中第四互连508被配置成像第一互连502一样操作，相同的原理将适用于第四互连508(例如，在信号(例如，第二信号)穿越第二互连504或第三互连506时至少部分电耦合，即使没有与第二互连504或第三互连506的直接接触)。

图5解说了第一互连502是单个毗连互连段。然而，在一些实现中，第一互连502可以是由若干互连段限定的分立互连。分立互连可例如包括一起执行与图5中所示的毗连第一互连502相同的功能性的第一分立互连和第二分立互连。第一分立互连和第二分立互连两者可被配置成提供用于第一信号(例如，相同的第一信号，相同的参考接地信号)的电路径。在一些实现中，配置成提供用于参考接地信号的电路径的单个毗连互连段(例如，互连502、508)可与配置成提供用于功率信号和/或输入/输出信号的一个或多个电路径的一个或多个互连至少部分地电耦合。在图5中，互连502与两个互连(例如，互连504、406)至少部分地电耦合。在图4中，互连254与来自一组互连256的8个互连至少部分地电耦合(例如，通过电场)。

图5解说了耦合到第一焊盘520和第二焊盘522的第一互连502。第一焊盘520可以是第二封装(例如，封装204)的基板中的焊盘。第二焊盘522可以是第一封装(例如，封装202)的基板中的焊盘。第二焊盘522在横向上偏离第一焊盘520。在一些实现中，参考接地信号可以从第一焊盘520穿越通过第一互连502以及通过第二焊盘522。在这一示例中，参考接地信号可从第一焊盘520垂直地行进(例如，沿垂直方向行进)到第一互连502。参考接地信号随后在横向上行进(例如，沿横向方向行进)通过第一互连502。参考接地信号进一步垂直地行进(例如，沿垂直方向行进)到第二焊盘522。注意，第一互连502可被耦合到两个以上焊盘。

图5解说了耦合到可任选第一焊盘530和可任选第二焊盘532的可任选第四互连508。第一焊盘530可以是第二封装(例如，封装204)的基板中的焊盘。第二焊盘532可以是第一封装(例如，封装202)的基板中的焊盘。第二焊盘532在横向上偏离第一焊盘530。在一些实现中，参考接地信号可以从第一焊盘530穿越通过第四互连508以及通过第二焊盘532。在这一示例中，参考接地信号可从第一焊盘520垂直地行进(例如，沿垂直方向行进)到第四互连508。参考接地信号随后在横向上行进(例如，沿横向方向行进)通过第四互连508。参考接地信号进一步垂直地行进(例如，沿垂直方向行进)到第二焊盘532。注意，第四互连508可被耦合到两个以上焊盘。

图6解说了包括封装间连接600的第一集成器件封装的一部分的平面图。封装间连接600包括第一组互连254、第二组互连256、和第三组互连602。第一组互连254可包括一个或多个第一互连。第二组互连256可包括一个或多个第二互连。第三组互连602可包括一个或多个第三互连。封装间连接600被定位在包装层(例如，举例而言图2中示出的包装层260)中，使得它至少部分地包围(例如，横向包围)第一封装中的第一管芯220。第一组互连254、第二组互连256以及第三组互连602可垂直穿越包装层260。

在一些实现中，第一组互连254是至少部分地包围第一管芯220的实心导电材料段(例如，金属板)。在一些实现中，第二组互连256包括至少部分地包围第一管芯220的若干通孔(例如，穿透封装通孔)。第二组互连256位于第一组互连254与第一管芯220之间。在一些实现中，第三组互连602是至少部分地包围第一管芯220的实心导电材料段(例如，金属板)。第三组互连602位于第二组互连256与第一管芯220之间。在一些实现中，封装间连接600是电耦合装置(例如，封装间连接装置)电耦合装置可包括介电层。电耦合装置可至少部分地包围管芯220。电耦合装置可以是封装间同轴连接装置。电耦合装置可包括电横向耦合装置和电垂直耦合装置。在一些实现中，电垂直耦合装置被配置成向信号提供沿垂直方向的电路径。在一些实现中，电横向耦合装置被配置成向信号提供沿横向方向的电路径。

在一些实现中，第一组互连254和第三组互连602被配置成提供用于接地参考信号的第一电路径。在一些实现中，第二组互连256被配置成提供用于功率信号和/或输入/输出信号的第二电路径。如图6所示，第二组互连256是具有圆柱形的通孔。然而，不同实现可具有来自具有不同形状(例如，立方体、正方形、矩形、椭圆)的第二组互连256的互连。

在一些实现中，封装间连接600被配置成使得第一组互连254、第二组互连256以及第三组互连602一起用作至少封装间同轴连接。在这一配置中，第一组互连254和第三组互连602被配置成提供用于接地参考信号的第一电路径，且第二组互连256被配置成提供用于功率信号或输入/输出信号的第二电路径。封装间同轴连接被配置成使得第一组互连254和第三组互连602是外部互连，而第二组互连256是封装间同轴连接的内部互连。第一组互连254和第三组互连602可以是毗连互连。第一组互连254和第三组互连602(例如，外部互连)包围第二组互连256(例如，内部互连)。第一组互连254和第三组互连602可帮助将第二组互连256与由第一组互连254和第三组互连602所限定的周界外部的电场或磁场隔离开。在一些实现中，同轴连接通过向来自第二组互连256的一个或多个互连提供更好信号隔离来提供具有高质量信号的高性能连接，如图5中描述的。

在一些实现中，第一组互连254和第三组互连602的组合提供了封装间同轴连接，其中第一组互连254和第三组互连602完全包围来自第二组互连256的若干互连(一些或全部)。图6解说了第二组互连256包括一行通孔和/或一列通孔。然而，在一些实现中，第二组互连256包括一行或多行通孔和/或一列或多列通孔。

如图6中所示，第一组互连254、第二组互连256以及第三组互连602至少沿管芯220的第一侧的大部分(例如，第一管芯220的长度的百分之八十)来定位。例如，第一组互连254、第二组互连256以及第三组互连602被定位在管芯220周围(例如，管芯220的第一侧、第二侧、第三侧、第四侧周围)。图6解说了第一组互连254(它可包括一个或多个互连)基本上平行于来自第二组互连256的互连，且反之亦然。类似地，第三组互连602(它可包括一个或多个互连)基本上平行于来自第二组互连256的互连，且反之亦然。例如，第一组互连254和/或第三组互连602基本上平行于来自第二组互连256的互连的相邻行和/或相邻列。在一些实现中，第一组互连254、第二组互连256和/或第三组互连602可平行于或垂直于管芯220的侧面。

图8-10解说了先前讨论的分立互连的示例。分立互连的长度可以是限定该分立互连的所有互连的累计长度。在一些实现中，分立互连的长度可包括限定该分立互连的各互连之间的任何空间。

在一些实现中，来自第一组互连254的互连或分立互连的长度是该互连或分立互连的宽度的至少约两倍长。类似地，在一些实现中，来自第三组互连602的互连或分立互连的长度是该互连或分立互连的宽度的至少约两倍长。

图7解说了包括封装间连接(例如，封装间同轴连接)的封装的一部分的倾斜视图。如图7所示，第三组互连602被定位在第一管芯220附近。第二组互连256被定位在第三组互连附近，且第一组互连254被定位在第二组互连256附近。注意，为清楚起见，图7没有解说可存在于互连和/或管芯220之间的介电层和/或包装层。

图7还解说了可穿越封装间连接的各互连的示例性信号流。注意，图7中示出的信号流仅仅是示例，并且不同实现可被配置有不同地穿越各互连的信号(例如，反向极性)。

图7解说了从焊盘410穿越通过互连254以及通过焊盘412的参考接地信号400。焊盘410可以是第二封装(例如，封装204)的基板中的焊盘。焊盘412可以是第一封装(例如，封装202)的基板中的焊盘。焊盘412在横向上偏离焊盘410。在这一示例中，参考接地信号400从焊盘410垂直地行进(例如，沿垂直方向行进)到互连254。参考接地信号400随后在横向上行进(例如，沿横向方向行进)通过互连254。参考接地信号400进一步垂直地行进(例如，沿垂直方向行进)到焊盘412。注意，互连254可被耦合到两个以上焊盘。参考接地信号400可从一个以上焊盘穿入互连254，并可从一个以上焊盘穿出互连254。另外，参考接地信号400的方向可以反转。

图7解说了从焊盘710穿越通过互连602以及通过焊盘712的参考接地信号700。焊盘710可以是第二封装基板(例如，封装基板204)的基板中的焊盘。焊盘712可以是第一封装(例如，封装202)的基板中的焊盘。焊盘712在横向上偏离焊盘710。在这一示例中，参考接地信号700从焊盘710垂直地行进(例如，沿垂直方向行进)到互连602。参考接地信号700随后在横向上行进(例如，沿横向方向行进)通过互连602。参考接地信号700进一步垂直地行进(例如，沿垂直方向行进)到焊盘712。注意，互连602可被耦合到两个以上焊盘。参考接地信号700可从一个以上焊盘穿入互连602，并可从一个以上焊盘穿出互连602。另外，参考接地信号700的方向可以反转。在一些实现中，参考接地信号700与参考接地信号400相同。

图7进一步解说了穿越通过第二组互连256的若干信号(例如，第一信号402、第二信号404以及第三信号406)。来自第二组互连256的每一互连耦合到相应第一焊盘(例如，顶部焊盘)和相应第二焊盘(例如，底部焊盘)。为清楚起见，第二组互连256的相应焊盘未被示出。图4解说了信号(例如，第一信号402、第二信号404以及第三信号406)垂直地穿越(例如，沿垂直方向行进)来自该组互连的各互连。不同信号可向上或向下行进。各信号可包括至少功率信号和/或输入/输出信号之一。

如图7中所示，第一组互连254、第二组互连256以及第三组互连602至少沿管芯220的第一侧的大部分(例如，第一管芯220的长度的百分之八十)来定位。图7解说了第一组互连254(它可包括一个或多个互连)基本上平行于来自第二组互连256的互连，且反之亦然。类似地，第三组互连602(它可包括一个或多个互连)基本上平行于来自第二组互连256的互连，且反之亦然。例如，第一组互连254的第一表面和/或第三组互连602的第一表面基本上平行于来自第二组互连256的互连的相邻行和/或相邻列。

在一些实现中，第一组互连254是包括若干互连的分立互连。类似地，第三组互连602可以是包括若干互连的分立互连。分立互连的长度可以是限定该分立互连的所有互连的累积长度。在一些实现中，分立互连的长度可包括限定该分立互连的各互连之间的任何空间。

在一些实现中，来自第一组互连254的互连或分立互连的长度是该互连或分立互连的宽度的至少约两倍长。类似地，在一些实现中，来自第三组互连602的互连或分立互连的长度是该互连或分立互连的宽度的至少约两倍长。

示例性封装间连接

不同实现可以提供封装间连接的不同构造。图8-10解说了可在本公开中描述的集成器件封装的任一者中实现的不同封装间连接(例如封装间同轴连接)的其他示例。

图8解说了包括封装间连接800的第一集成器件封装的一部分的平面图。封装间连接包括第一组互连254、第二组互连256、和第三组互连802。第一组互连254可包括一个或多个第一互连。第二组互连256可包括一个或多个第二互连。第三组互连802可包括一个或多个第三互连。如图8所示，封装间连接800被定位在包装层(例如，包装层260)中，使得它至少部分地包围(例如，横向包围)第一封装中的第一管芯220。第一组互连254、第二组互连256以及第三组互连802可垂直穿越包装层260。

在一些实现中，第一组互连254是至少部分地包围第一管芯220的实心导电材料段(例如，金属板)。在一些实现中，第二组互连256包括至少部分地包围第一管芯220的若干通孔(例如，穿透封装通孔)。第二组互连256位于第一组互连254与第一管芯220之间。在一些实现中，第三组互连802包括至少部分地包围第一管芯220的若干导电材料段(例如，诸金属板)。各导电材料段可以是均匀或非均匀的。类似地，各导电材料段可以是均匀地隔开或非均匀地隔开的。第三组互连802位于第二组互连256与第一管芯220之间。在一些实现中，封装间连接800是封装间连接装置(例如，电耦合装置)。电耦合装置可包括介电层。电耦合装置可至少部分地包围管芯220。电耦合装置可以是封装间同轴连接装置。电耦合装置可包括电横向耦合装置和电垂直耦合装置。在一些实现中，电垂直耦合装置被配置成向信号提供沿垂直方向的电路径。在一些实现中，电横向耦合装置被配置成向信号提供沿横向方向的电路径。

在一些实现中，第一组互连254和第三组互连802被配置成提供用于接地参考信号的第一电路径。在一些实现中，第二组互连256被配置成提供用于功率信号和/或输入/输出信号的第二电路径。

在一些实现中，封装间连接800被配置成使得第一组互连254、第二组互连256以及第三组互连802一起用作至少封装间同轴连接(例如，封装间分立同轴连接)。在这一配置中，第一组互连254和第三组互连802被配置成提供用于接地参考信号的第一电路径，且第二组互连256被配置成提供用于功率信号或输入/输出信号的第二电路径。封装间同轴连接被配置成使得第一组互连254和第三组互连802是外部互连，而第二组互连256是封装间同轴连接的内部互连。第一组互连254可以是毗连互连且第三组互连802可以是包括若干互连的分立互连。在一些实现中，第三组互连802可被配置成用作图6的第三组互连602或具有与其相同的功能性。第一组互连254和第三组互连802(例如，外部互连)包围第二组互连256(例如，内部互连)。第一组互连254和第三组互连802可帮助将第二组互连256与由第一组互连254和第三组互连802所限定的周界外部的电场或磁场隔离开。在一些实现中，同轴连接通过向来自第二组互连256的一个或多个互连提供更好信号隔离来提供具有高质量信号的高性能连接，如图5中描述的。

在一些实现中，第一组互连254和第三组互连802的组合提供了封装间多互连同轴连接，其中第一组互连254和第三组互连802包围来自第二组互连256的若干互连(一些或全部)。图8解说了第二组互连256包括一行通孔和/或一列通孔。然而，在一些实现中，第二组互连256包括一行或多行通孔和/或一列或多列通孔。在一些实现中，来自第三组互连802的各单个毗连互连段中的一者或多者可按图5和/或7中针对互连254和/或互连602描述的方式耦合到来自基板的焊盘。

图9解说了包括封装间连接900的第一集成器件封装的一部分的平面图。封装间连接900包括第一组互连901、第二组互连256、和第三组互连902。第一组互连254可包括一个或多个第一互连。第二组互连256可包括一个或多个第二互连。第三组互连902可包括一个或多个第三互连。如图9所示，封装间连接900被定位在包装层(例如，包装层260)中，使得它至少部分地包围(例如，完全横向包围)第一封装中的第一管芯220。第一组互连901、第二组互连256以及第三组互连902可垂直穿越包装层260。

在一些实现中，第一组互连901是至少部分地包围第一管芯220的包括若干导电材料段(例如，金属板)的分立互连。各导电材料段可以是均匀或非均匀的。类似地，各导电材料段可以是均匀地隔开或非均匀地隔开的。在一些实现中，第二组互连256包括至少部分地包围第一管芯220的若干通孔(例如，穿透封装通孔)。第二组互连256位于第一组互连901与第一管芯220之间。在一些实现中，第三组互连902是至少部分地包围第一管芯220的实心导电材料段(例如，金属板)。第三组互连902位于第二组互连256与第一管芯220之间。在一些实现中，封装间连接900是电耦合装置(例如，封装间连接装置)电耦合装置可包括介电层。电耦合装置可至少部分地包围管芯220。电耦合装置可以是封装间同轴连接装置。

在一些实现中，第一组互连901和第三组互连902被配置成提供用于接地参考信号的第一电路径。在一些实现中，第二组互连256被配置成提供用于功率信号和/或输入/输出信号的第二电路径。

在一些实现中，封装间连接900被配置成使得第一组互连901、第二组互连256以及第三组互连902一起用作至少封装间同轴连接(例如，封装间分立同轴连接)。在这一配置中，第一组互连901和第三组互连902被配置成提供用于接地参考信号的第一电路径，且第二组互连256被配置成提供用于功率信号或输入/输出信号的第二电路径。封装间同轴连接被配置成使得第一组互连901和第三组互连902是外部互连，而第二组互连256是封装间同轴连接的内部互连。第一组互连901可以是包括若干互连的分立互连且第三组互连902可以是包括毗连互连。在一些实现中，第一组互连901可被配置成用作图8的第一组互连254或具有与其相同的功能性。第一组互连901和第三组互连902(例如，外部互连)包围第二组互连256(例如，内部互连)。第一组互连901和第三组互连902可帮助将第二组互连256与由第一组互连901和第三组互连902所限定的周界外部的电场或磁场隔离开。在一些实现中，同轴连接通过向来自第二组互连256的一个或多个互连提供更好信号隔离来提供具有高质量信号的高性能连接，如图5中描述的。

在一些实现中，第一组互连901和第三组互连902的组合提供了封装间多互连同轴连接，其中第一组互连254和第三组互连902完全包围来自第二组互连256的若干互连(一些或全部)。图9解说了第二组互连256包括一行通孔和/或一列通孔。然而，在一些实现中，第二组互连256包括一行或多行通孔和/或一列或多列通孔。在一些实现中，来自第三组互连901的各单个毗连互连段中的一者或多者可按图5和/或7中针对互连254和/或互连602描述的方式耦合到来自基板的焊盘。

图10解说了包括封装间连接1000的第一集成器件封装的一部分的平面图。封装间连接包括第一组互连901、第二组互连256、和第三组互连1002。第一组互连901可包括一个或多个第一互连。第二组互连256可包括一个或多个第二互连。第三组互连1002可包括一个或多个第三互连。如图10所示，封装间连接1000被定位在包装层(例如，包装层260)中，使得它至少部分地包围(例如，完全横向包围)第一封装中的第一管芯220。第一组互连901、第二组互连256以及第三组互连1002可垂直穿越包装层260。

在一些实现中，第一组互连901是至少部分地包围第一管芯220的包括若干导电材料段(例如，金属板)的分立互连。各导电材料段可以是均匀或非均匀的。类似地，各导电材料段可以是均匀地隔开或非均匀地隔开的。在一些实现中，第二组互连256包括至少部分地包围第一管芯220的若干通孔(例如，穿透封装通孔)。第二组互连256位于第一组互连901与第一管芯220之间。在一些实现中，第三组互连1002是至少部分地包围第一管芯220的包括若干导电材料段(例如，金属板)的分立互连。第三组互连1002位于第二组互连256与第一管芯220之间。在一些实现中，封装间连接1000是电耦合装置(例如，封装间连接装置)电耦合装置可包括介电层。电耦合装置可至少部分地包围管芯220。电耦合装置可以是封装间同轴连接装置。

在一些实现中，第一组互连901和第三组互连1002被配置成提供用于接地参考信号的第一电路径。在一些实现中，第二组互连256被配置成提供用于功率信号和/或输入/输出信号的第二电路径。

在一些实现中，封装间连接1000被配置成使得第一组互连901、第二组互连256以及第三组互连1002一起用作至少封装间同轴连接(例如，封装间分立同轴连接)。在这一配置中，第一组互连901和第三组互连1002被配置成提供用于接地参考信号的第一电路径，且第二组互连256被配置成提供用于功率信号或输入/输出信号的第二电路径。封装间同轴连接1000被配置成使得第一组互连901和第三组互连1002是外部互连，而第二组互连256是封装间同轴连接1000的内部互连。第一组互连901可以是包括若干互连的分立互连且第三组互连902可以是包括包括若干互连的分立互连。在一些实现中，第一组互连901可被配置成用作图8的第一组互连254或具有与其相同的功能性。在一些实现中，第三组互连1002可被配置成用作图6的第一组互连602或具有与其相同的功能性。第一组互连901和第三组互连1002(例如，外部互连)包围第二组互连256(例如，内部互连)。第一组互连901和第三组互连1002可帮助将第二组互连256与由第一组互连901和第三组互连1002所限定的周界外部的电场或磁场隔离开。在一些实现中，同轴连接通过向来自第二组互连256的一个或多个互连提供更好信号隔离来提供具有高质量信号的高性能连接，如图5中描述的。

在一些实现中，第一组互连901和第三组互连1002的组合提供了封装间多互连同轴连接，其中第一组互连901和第三组互连1002完全包围来自第二组互连256的若干互连(一些或全部)。图10解说了第二组互连256包括一行通孔和/或一列通孔。然而，在一些实现中，第二组互连256包括一行或多行通孔和/或一列或多列通孔。在一些实现中，来自第三组互连901的各单个毗连互连段中的一者或多者可按图5和/或7中针对互连254和/或互连602描述的方式耦合到来自基板的焊盘。类似地，在一些实现中，来自第三组互连1002的各单个毗连互连段中的一者或多者可按图5和/或7中针对互连254和/或互连602描述的方式耦合到来自基板的焊盘。

包括高性能封装间连接的示例性层叠封装(pop)器件

图11解说了包括高性能封装间连接的层叠封装(pop)器件1100。pop器件1100包括第一封装202(例如，第一集成器件封装)和第二封装1104(例如，第二集成器件封装)。第一封装202包括第一管芯220、第一封装基板222、封装间连接1150以及包装层260。第二封装204包括第二管芯240和第二封装基板242，如以上在图2中描述的。

第一封装基板222包括第一组焊盘224和第二组焊盘226。第一封装基板222可包括一个或多个介电层。第一封装基板222可包括若干互连(例如，迹线、通孔、焊盘)，它们未被示出。第一管芯220通过第一组焊球228耦合到第一封装基板222。具体地，第一管芯220通过第一组焊球228耦合至第一组焊盘224。底部填料229包围第一组焊球228。第二组焊球230耦合至第一封装基板222。

包装层260包装第一管芯220。封装间连接1150至少部分地嵌入在包装层260中。封装间连接1150包括介电层1152、第一组互连1154、第二组互连1156、和第三组互连1158。封装间连接1150垂直穿越包装层260。第一组互连1154可包括一个或多个第一互连。第二组互连1156可包括一个或多个第二互连。第三组互连1158可包括一个或多个第三互连。介电层1152可包括至少硅材料和/或玻璃材料之一。在一些实现中，封装间连接1150可以是本公开中描述的封装间连接(包括封装间连接800、900和/或1000)中的任一者。

在一些实现中，封装间连接1150至少部分地包围(例如，在横向上完全包围)第一管芯220。在一些实现中，第一组互连1154包括至少部分地包围第一管芯220的一个或多个导电材料段(例如，金属板)。在一些实现中，第二组互连1156包括至少部分地包围第一管芯220的若干通孔(例如，穿透封装通孔)。第二组互连1156位于第一组互连1154与第一管芯220之间。在一些实现中，第三组互连1158包括至少部分地包围第一管芯220的一个或多个导电材料段(例如，各金属板)。第三组互连1158位于第二组互连256与第一管芯220之间。

在一些实现中，第一组互连1154和第三组互连1158被配置成提供用于接地参考信号的第一电路径。在一些实现中，第二组互连1156被配置成提供用于功率信号和/或输入/输出信号的第二电路径。

在一些实现中，封装间连接1150被配置为至少封装间同轴连接(例如，封装间分立同轴连接)，其中第一组互连1154和第三组互连1158被配置成提供用于接地参考信号的第一电路径，且第二组互连1156被配置成提供用于功率信号或输入/输出信号的第二电路径。在一些实现中，同轴连接提供具有高质量信号的高性能连接。

如图11所示，第一封装1102通过封装间连接1150耦合至第二封装204。具体地，第一封装基板222通过第二组焊盘226、封装间连接1150、以及第四组焊盘246耦合到第二封装基板242。在一些实现中，第一管芯220通过包括第一封装基板222(例如，第一封装基板中的互连)、封装间连接1150、以及第二封装基板242(例如，第二封装基板中的互连)的电路径电耦合到第二管芯240。

图12解说了包括高性能封装间连接的层叠封装(pop)器件1200。pop器件1200包括第一封装202(例如，第一集成器件封装)和第二封装1204(例如，第二集成器件封装)。第一封装202包括第一管芯220、第一封装基板222、封装间连接1250以及包装层260。第二封装204包括第二管芯240和第二封装基板242，如以上在图2中描述的。图12类似于图11，不同之处在于封装间连接1250不包括介电层(例如，介电层1152)。

第一封装基板222包括第一组焊盘224和第二组焊盘226。第一封装基板222可包括一个或多个介电层。第一封装基板222可包括若干互连(例如，迹线、通孔、焊盘)，它们未被示出。第一管芯220通过第一组焊球228耦合到第一封装基板222。具体地，第一管芯220通过第一组焊球228耦合至第一组焊盘224。底部填料229包围第一组焊球228。第二组焊球230耦合至第一封装基板222。

包装层260包装第一管芯220。封装间连接1250至少部分地嵌入在包装层260中。封装间连接包括第一组互连1254、第二组互连1256、和第三组互连1258。封装间连接1250垂直穿越包装层260。第一组互连1254可包括一个或多个第一互连。第二组互连1256可包括一个或多个第二互连。第三组互连1258可包括一个或多个第三互连。在一些实现中，封装间连接1250可以是本公开中描述的封装间连接(包括封装间连接800、900和/或1000)中的任一者。

在一些实现中，封装间连接1250至少部分地包围(例如，在横向上包围)第一管芯220。在一些实现中，第一组互连1254包括至少部分地包围第一管芯220的一个或多个导电材料段(例如，金属板)。在一些实现中，第二组互连1256包括至少部分地包围第一管芯220的若干通孔(例如，穿透封装通孔)。第二组互连1256位于第一组互连1254与第一管芯220之间。在一些实现中，第三组互连1258包括至少部分地包围第一管芯220的一个或多个导电材料段(例如，各金属板)。第三组互连1258位于第二组互连256与第一管芯220之间。

在一些实现中，第一组互连1254和第三组互连1258被配置成提供用于接地参考信号的第一电路径。在一些实现中，第二组互连1256被配置成提供用于功率信号和/或输入/输出信号的第二电路径。

在一些实现中，封装间连接1250被配置为至少封装间同轴连接(例如，封装间分立同轴连接)，其中第一组互连1254和第三组互连1258被配置成提供用于接地参考信号的第一电路径，且第二组互连1256被配置成提供用于功率信号或输入/输出信号的第二电路径。在一些实现中，同轴连接提供具有高质量信号的高性能连接。

如图12所示，第一封装1202通过封装间连接1250耦合至第二封装204。具体地，第一封装基板222通过第二组焊盘226、封装间连接1250、以及第四组焊盘246耦合到第二封装基板242。在一些实现中，第一管芯220通过包括第一封装基板222(例如，第一封装基板中的互连)、封装间连接1250、以及第二封装基板242(例如，第二封装基板中的互连)的电路径电耦合到第二管芯240。

用于提供/制造封装间连接的示例性序列

在一些实现中，提供/制造封装间连接(例如，封装间同轴连接)包括若干工艺。图13解说了用于提供/制造封装间连接的示例性序列。在一些实现中，图13的序列可被用来提供/制造图2-4、6-12的封装间连接和/或本公开中描述的其他封装间连接。

应当注意，图13的序列可以组合一个或多个阶段以简化和/或阐明用于提供/制造封装间连接的序列。在一些实现中，可以改变或修改各工艺的次序。

阶段l解说了提供包括第一金属层1304和第二金属层1306的基板1302之后的状态。在一些实现中，基板1302是由供应商提供的。在一些实现中，基板1302被制造(例如，形成)。在一些实现中，基板1302是至少硅基板和/或晶片(例如，硅晶片)中的一者。第一和第二金属层1304和1306可以是晶种层。

阶段2解说了在第一金属层1304上提供(例如，形成)光致抗蚀层1308之后的状态。如阶段2中所示，光致抗蚀层1308被形成以使得形成若干腔(例如，腔1309)。

阶段3解说了在光致抗蚀层1308的腔中形成第三金属层1310以及在第二金属层1306上形成第四金属层1312之后的状态。在一些实现中，使用镀敷工艺来形成第三金属层1310和第四金属层1312。

阶段4解说了光致抗蚀层1308被移除(例如，蚀除)从而留下包括基板1302、第一组互连1322以及第二组互连1324的封装间连接1320之后的状态。在移除光致抗蚀层1308时，第一金属层1304的在光致抗蚀层1308下的各部分也被移除。第一组互连1322包括第二金属层1306和第四金属层1312。第二组互连1324包括第一金属层1304的各部分和第三金属层1310的各部分，

图14解说了可使用图13的序列来制造的封装间连接1320的倾斜视图。如图14所示，封装间连接1320(图13中示出)包括基板1302、第一组互连1322以及第二组互连1324。在一些实现中，封装间连接1320被配置为至少封装间同轴连接，其中第一组互连1322被配置成提供用于接地参考信号的第一电路径，且第二组互连1324被配置成提供用于功率信号或输入/输出信号的第二电路径。

用于提供/制造封装间连接的方法的示例性流程图

图15解说了用于提供/制造封装间连接的方法1500的示例性流程图。在一些实现中，图15的方法可被用来提供/制造图2-4、6-12的封装间连接和/或其他封装间连接。

应当注意，图15的流程图可以组合一个或多个工艺以简化和/或阐明用于提供封装间连接的方法。在一些实现中，可以改变或修改各工艺的次序。

该方法提供(在1505)包括第一金属层和第二金属层(例如，分别是1304和1306)的基板。在一些实现中，基板是由供应商提供的。在一些实现中，基板被制造(例如，形成)。在一些实现中，基板是至少硅基板和/或晶片(例如，硅晶片)中的一者。第一和第二金属层可以是晶种层。

该方法提供(在1510)光致抗蚀层。在一些实现中，光致抗蚀层被形成在第一金属层和/或第二金属层上。在一些实现中，光致抗蚀层被形成以使得若干腔被形成在光致抗蚀层中。

该方法在光致抗蚀层的腔中提供(在1515)第三金属层(例如，1310)以及在第二金属层上提供第四金属层。在一些实现中，使用镀敷工艺来形成第三金属层和第四金属层。

该方法移除(在1520)光致抗蚀层。在一些实现中，移除光致抗蚀层包括蚀除光致抗蚀层，从而留下包括基板、第一组互连以及第二组互连的封装间连接。在一些实现中，在移除光致抗蚀层时，第一金属层的在光致抗蚀层下的各部分也被移除。第一组互连包括第二金属层和第四金属层。第二组互连包括第一金属层的各部分和第三金属层的各部分，

用于提供/制造包括封装间连接的层叠封装(pop)器件的示例性序列

在一些实现中，提供/制造包括封装间连接的层叠封装(pop)器件包括若干工艺。图16解说了用于提供/制造包括封装间连接的层叠封装(pop)器件的示例性序列。在一些实现中，图16的序列可被用于提供/制造图2、图11-12的pop器件和/或本公开(诸如图8-10)中的其他pop器件。然而，出于简化目的，图16将在提供/制造图2的pop器件的上下文中描述。

应当注意，图16的序列可以组合一个或多个阶段以便简化和/或阐明用于提供集成器件封装的序列。在一些实现中，可以改变或修改各工艺的次序。

阶段1解说了提供第一封装基板1600之后的状态。第一封装基板1600包括介电层1602(它可包括若干介电层)、第一组焊盘1604、第二组焊盘1606以及第三组焊盘1608。第一封装基板1600还可包括一组焊球1609。第一封装基板1600可包括若干互连(例如，迹线、通孔、焊盘)，它们未被示出。

阶段2解说了第一管芯1610被耦合到第一封装基板1600之后的状态。第一管芯1610通过第一组焊球1614耦合到第一封装基板1600。具体地，第一管芯1610通过第一组焊球1614耦合至第一组焊盘1604。底部填料1618包围第一组焊球1614。

阶段3解说了至少一个封装间连接1620被耦合到第一封装基板1600之后的状态。在至少一些实现中，封装间连接1620可类似于封装间连接250、600、800、900、1000、1150、1250、和/或1320。封装间连接1620可通过使用附连糊剂耦合到第一封装基板1600。在一些实现中，封装间连接1620耦合到第一封装基板1600，以使得封装间连接1620至少部分地包围第一管芯1610。应当注意，在一些实现中，封装间连接1620可在第一管芯1610耦合到第一封装基板1600之前耦合到第一封装基板1600。

封装间连接1620包括介电层1622、第一组互连1624以及第二组互连1626。在一些实现中，第一组互连1624是至少部分地包围第一管芯1610的一个或多个导电材料段(例如，金属板)。在一些实现中，第二组互连1256包括至少部分地包围第一管芯1610的若干通孔(例如，穿透封装通孔)。第二组互连1626位于第一组互连1624与第一管芯1610之间。在一些实现中，第一组互连1624被配置成提供用于接地参考信号的第一电路径。在一些实现中，第二组互连1626被配置成提供用于功率信号和/或输入/输出信号的第二电路径。

阶段4解说了包装层1630被形成在第一封装基板1600、第一管芯1610以及封装间连接1620上之后的状态。包装层1630可以是模塑料、环氧树脂、和/或橡胶填料。在一些实现中，包装层1630的各部分可被研磨(例如，以暴露各互连、焊盘)。在一些实现中，阶段4解说了包括第一封装基板1600、第一管芯1610、封装间连接1620以及包装层1630的第一封装1640(例如，第一集成器件封装)。

阶段5解说了第二封装1650(例如，第二集成器件封装)被耦合到第一封装1640(例如，第一集成器件封装)之后的状态。第二封装1650包括第二管芯1660和第二封装基板1670。第二封装基板1670包括介电层1672(它可包括若干介电层)、第四组焊盘1674以及第五组焊盘1676。第二封装基板1670可包括若干互连(例如，迹线、焊盘、通孔)。第二管芯1660通过第四组焊球1662耦合到第二封装基板1670。具体地，第二管芯1660通过第三组焊球1662耦合至第四组焊盘1674。第五组焊盘1676耦合到封装间连接1620。

用于提供/制造包括封装间连接的层叠封装(pop)器件的示例性方法

图17解说了用于提供/制造包括封装间连接的层叠封装(pop)器件的方法1700的示例性流程图。在一些实现中，图17的方法可被用来提供/制造图2、图10-12的集成器件封装和/或本公开中的其他pop器件。

应当注意，图17的流程图可以组合一个或多个步骤和/或工艺以简化和/或阐明用于提供集成器件封装的方法。在一些实现中，可以改变或修改各工艺的次序。

该方法提供(在1705)第一封装基板。第一封装基板包括介电层(它可包括若干介电层)、第一组焊盘、第二组焊盘以及第三组焊盘。第一封装基板还可包括一组焊球。第一封装基板可包括若干互连(例如，迹线、通孔、焊盘)，它们未被示出。

该方法将第一管芯耦合到第一封装基板(在1710)。第一管芯通过第一组焊球耦合到第一封装基板。具体地，第一管芯通过第一组焊球耦合至第一组焊盘。底部填料被提供并包围第一管芯与第一封装基板之间的第一组焊球。

该方法将至少一个封装间连接耦合到第一封装基板(在1715)。在一些实现中，封装间连接可类似于封装间连接250、600、800、900、1000、1150、1250、和/或1320。封装间连接可通过使用附连糊剂耦合到第一封装基板。在一些实现中，封装间连接耦合到第一封装基板，以使得封装间连接至少部分地包围第一管芯。应当注意，在一些实现中，封装间连接可在第一管芯耦合到第一封装基板之前耦合到第一封装基板。

封装间连接包括介电层、第一组互连以及第二组互连。在一些实现中，第一组互连是至少部分地包围第一管芯的一个或多个导电材料段(例如，金属板)。在一些实现中，第二组互连包括至少部分地包围第一管芯的若干通孔(例如，穿透封装通孔)。第二组互连位于第一组互连与第一管芯之间。在一些实现中，第一组互连被配置成提供用于接地参考信号的第一电路径。在一些实现中，第二组互连被配置成提供用于功率信号和/或输入/输出信号的第二电路径。

该方法在第一封装基板、第一管芯以及封装间连接上形成包装层(在1720处)。包装层可以是模塑料、环氧树脂、和/或橡胶填料。在一些实现中，包装层的各部分可被研磨(例如，以暴露各互连、焊盘)。第一封装(例如，第一集成器件封装)可由第一封装基板、第一管芯、封装间连接和/或包装层来限定。

该方法将第二封装(例如，第二集成器件封装)耦合到第一封装(在1725)。第二封装包括第二管芯和第二封装基板。第二封装基板包括介电层(它可包括若干介电层)、第四组焊盘以及第五组焊盘。第二封装基板可包括若干互连(例如，迹线、通孔、焊盘)。第二管芯通过第四组焊球耦合到第二封装基板。具体地，第二管芯通过第三组焊球耦合至第四组焊盘。第五组焊盘耦合到封装间连接。

用于提供/制造包括封装间连接的层叠封装(pop)器件的示例性序列

在一些实现中，提供/制造包括封装间连接的层叠封装(pop)器件包括若干工艺。图18(包括图18a-18b)解说了用于提供/制造包括封装间连接的层叠封装(pop)器件的示例性序列。在一些实现中，图18a-18b的序列可被用于提供/制造图2、图11-12的pop器件和/或本公开(诸如图6以及8-10)中的其他pop器件。然而，出于简化目的，图18a-18b将在提供/制造图12的pop器件的实现的上下文中描述。

应当注意，图18的序列可以组合一个或多个阶段以便简化和/或阐明用于提供集成器件封装的序列。在一些实现中，可以改变或修改各工艺的次序。

如图18a所示的阶段1解说了提供第一封装基板1800之后的状态。第一封装基板1800包括介电层1802(它可包括若干介电层)、第一组焊盘1804、第二组焊盘1806以及第三组焊盘1808。第一封装基板1800还可包括一组焊球1809。第一封装基板1800可包括若干互连(例如，迹线、通孔、焊盘)，它们未被示出。

阶段2解说了第一管芯1810被耦合到第一封装基板1800之后的状态。第一管芯1810通过第一组焊球1814耦合到第一封装基板1800。具体地，第一管芯1810通过第一组焊球1814耦合至第一组焊盘1804。底部填料1818包围第一组焊球1814。

阶段3解说了包装层1830被形成在第一封装基板1800和第一管芯1810上之后的状态。包装层1830可以是模塑料、环氧树脂、和/或橡胶填料。在一些实现中，包装层1830的各部分可被研磨(例如，以暴露各互连、焊盘)。

阶段4解说了在若干腔(例如，腔1831、腔1833)被形成在包装层1830中之后的状态。不同实现可使用不同工艺来形成腔。例如，激光工艺和/或蚀刻工艺(例如，光刻工艺)可被用来在包装层1830中形成腔。

如图18b中示出的阶段5解说了至少一个封装间连接1820被形成在包装层1830中之后的状态。在至少一些实现中，封装间连接1820可类似于封装间连接250、600、800、900、1000、1150、1250、和/或1320。可通过在包装层1830的腔(例如，腔1831、腔1833)中提供一个或多个金属层来形成封装间连接1820。在一些实现中，封装间连接1820被形成在包装层1830中，以使得封装间连接1820至少部分地包围第一管芯1810。

封装间连接1820包括介电层1822、第一组互连1824以及第二组互连1826。第一组互连1824被形成在腔1831中，并且第二组互连1826被形成在腔1833中。在一些实现中，第一组互连1824是至少部分地包围第一管芯1810的一个或多个导电材料段(例如，金属板)。在一些实现中，第二组互连1826包括至少部分地包围第一管芯1810的若干通孔(例如，穿透封装通孔)。第二组互连1826位于第一组互连1824与第一管芯1810之间。在一些实现中，第一组互连1824被配置成提供用于接地参考信号的第一电路径。在一些实现中，第二组互连1826被配置成提供用于功率信号和/或输入/输出信号的第二电路径。

在一些实现中，阶段5解说了包括第一封装基板1800、第一管芯1810、封装间连接1820以及包装层1830的第一封装1840(例如，第一集成器件封装)。

阶段6解说了第二封装1850(例如，第二集成器件封装)被耦合到第一封装1840之后的状态。第二封装1850包括第二管芯1860和第二封装基板1870。第二封装基板1870包括介电层1872(它可包括若干介电层)、第四组焊盘1874以及第五组焊盘1876。第二封装基板1870可包括若干互连(例如，迹线、通孔、焊盘)。第二管芯1860通过第四组焊球1862耦合到第二封装基板1870。具体地，第二管芯1860通过第三组焊球1862耦合至第四组焊盘1874。第五组焊盘1876耦合到封装间连接1820。

用于提供/制造包括封装间连接的层叠封装(pop)器件的示例性方法

图19解说了用于提供/制造包括封装间连接的层叠封装(pop)器件的方法1900的示例性流程图。在一些实现中，图19的方法可被用来提供/制造图2、图10-12的集成器件封装和/或本公开中的其他pop器件。

应当注意，图19的流程图可以组合一个或多个步骤和/或工艺以简化和/或阐明用于提供集成器件封装的方法。在一些实现中，可以改变或修改各工艺的次序。

该方法提供(在1905)第一封装基板(例如，222)。第一封装基板包括介电层(它可包括若干介电层)、第一组焊盘、第二组焊盘以及第三组焊盘。第一封装基板还可包括一组焊球。第一封装基板可包括若干互连(例如，迹线、通孔、焊盘)，它们未被示出。

该方法将第一管芯(例如，220)耦合到第一封装基板(在1910)。第一管芯通过第一组焊球耦合到第一封装基板。具体地，第一管芯通过第一组焊球耦合至第一组焊盘。底部填料(例如，1818)被提供并包围第一管芯与第一封装基板之间的第一组焊球。

该方法在第一封装基板和第一管芯上形成(在1915)包装层(例如，260)。包装层可以是模塑料、环氧树脂、和/或橡胶填料。在一些实现中，包装层的各部分可被研磨(例如，以暴露各互连、焊盘)。

该方法在封装层中形成(在1920)若干腔。不同实现可使用不同工艺来形成腔。例如，激光工艺和/或蚀刻工艺(例如，光刻工艺)可被用来在包装层中形成腔。

该方法在包装层中形成(在1925)至少一个封装间连接。在一些实现中，封装间连接可类似于封装间连接250、600、800、900、1000、1150、1250、和/或1320。可通过在包装层的腔中提供一个或多个金属层来形成封装间连接。在一些实现中，封装间连接被形成在包装层中，以使得封装间连接至少部分地包围第一管芯。

封装间连接包括第一组互连以及第二组互连。在一些实现中，第一组互连是至少部分地包围第一管芯的一个或多个导电材料段(例如，金属板)。在一些实现中，第二组互连包括至少部分地包围第一管芯的若干通孔(例如，穿透封装通孔)。第二组互连位于第一组互连与第一管芯之间。在一些实现中，第一组互连被配置成提供用于接地参考信号的第一电路径。在一些实现中，第二组互连被配置成提供用于功率信号和/或输入/输出信号的第二电路径。

第一封装(例如，第一集成器件封装)可由第一封装基板(例如，222)、第一管芯(例如，220)、封装间连接(例如，250)和/或包装层(例如，260)来限定。

该方法将第二封装(例如，第二集成器件封装，例如242)耦合到第一封装(在1930)。第二封装包括第二管芯(例如，240)和第二封装基板。第二封装基板包括介电层(它可包括若干介电层)、第四组焊盘以及第五组焊盘。第二封装基板可包括若干互连(例如，迹线、焊盘、通孔)。第二管芯通过第四组焊球耦合到第二封装基板。具体地，第二管芯通过第三组焊球耦合至第四组焊盘。第五组焊盘耦合到封装间连接。

示例性半加成图案化(sap)工艺

在本公开中描述了各种互连(例如，迹线、通孔、焊盘)。这些互连可被形成在包装层和封装基板中。在一些实现中，这些互连可包括一个或多个金属层。例如，在一些实现中，这些互连可包括第一金属晶种层和第二金属层。可使用不同镀敷工艺来提供(例如，形成)这些金属层。以下是具有晶种层的互连(例如，迹线、通孔、焊盘)的详细示例以及可如何使用不同镀敷工艺来形成这些互连。这些互连中的一些可表示例如上述互连254、互连256或互连602。

不同实现可使用不同工艺来形成和/或制造金属层(例如，互连、重分布层、凸块下金属化层)。在一些实现中，这些工艺包括半加成图案化(sap)工艺和镶嵌工艺。这些各种不同工艺在下文进一步描述。

图20解说了用于使用半加成图案化(sap)工艺来形成互连以在(诸)介电层和/或包装层中提供和/或形成互连的序列。如图20中所示，阶段1解说了在提供(例如，形成)电介质层2002之后的集成器件(例如，基板)的状态。在一些实现中，阶段1解说了电介质层2002包括第一金属层2004。在一些实现中，第一金属层2004是晶种层。在一些实现中，可在提供(例如，接收或形成)电介质层2002之后在电介质层2002上提供(例如，形成)第一金属层2004。阶段1解说了在电介质层2002的第一表面上提供(例如，形成)第一金属层2004。在一些实现中，第一金属层2004是通过使用沉积工艺(例如，pvd、cvd、镀敷工艺)来提供的。

阶段2解说了在第一金属层2004上选择性地提供(例如，形成)光致抗蚀层2006(例如，光显影抗蚀层)之后的集成器件的状态。在一些实现中，选择性地提供光致抗蚀层2006包括在第一金属层2004上提供第一光致抗蚀层2006并且通过显影(例如，使用显影工艺)来选择性地移除该光致抗蚀层2006的一些部分。阶段2解说了提供光致抗蚀层2006，使得腔2008被形成。

阶段3解说了在腔2008中形成第二金属层2010之后的集成器件的状态。在一些实现中，在第一金属层2004的暴露部分之上形成第二金属层2010。在一些实现中，第二金属层2010是通过使用沉积工艺(例如，镀敷工艺)来提供的。

阶段4解说了在移除光致抗蚀层2006之后的集成器件的状态。不同实现可使用不同工艺来移除光致抗蚀层2006。

阶段5解说了在选择性地移除第一金属层2004的一些部分之后的集成器件的状态。在一些实现中，移除第一金属层2004中未被第二金属层2010覆盖的一个或多个部分。如阶段5所示，剩余第一金属层2004和第二金属层2010可形成和/或限定集成器件和/或基板中的互连2012(例如，迹线、通孔、焊盘)。在一些实现中，移除第一金属层2004，以使得位于第二金属层2010下方的第一金属层2004的尺寸(例如，长度、宽度)与第二金属层2010的尺寸(例如，长度、宽度)大致相同或者比其小，这可导致底切，如图20的阶段5所示。在一些实现中，上述过程可以被迭代若干次以提供和/或形成集成器件和/或基板的一个或多个电介质层中的若干互连。

图21解说了用于使用(sap)工艺以在一个或多个电介质层中提供和/或形成互连的方法的流程图。该方法(在2105)提供电介质层(例如，电介质层2002)。在一些实现中，提供电介质层包括形成电介质层。在一些实现中，提供电介质层包括形成第一金属层(例如，第一金属层2004)。在一些实现中，第一金属层是晶种层。在一些实现中，可在提供(例如，接收或形成)电介质层之后在电介质层上提供(例如，形成)第一金属层。在一些实现中，第一金属层是通过使用沉积工艺(例如，物理气相沉积(pvd)或镀敷工艺)来提供的。

该方法(在2110)在第一金属层上选择性地提供光致抗蚀层(例如，光显影抗蚀层2006)。在一些实现中，选择性地提供抗蚀层包括在第一金属层上提供第一抗蚀层并且选择性地移除该抗蚀层的一些部分(这提供了一个或多个腔)。

该方法随后(在2115)在光致抗蚀层的腔中提供第二金属层(例如，第二金属层2010)。在一些实现中，在第一金属层的暴露部分之上形成第二金属层。在一些实现中，第二金属层是通过使用沉积工艺(例如，镀敷工艺)来提供的。

该方法进一步(在2120)移除抗蚀层。不同实现可使用不同工艺来移除抗蚀层。该方法还(在2125)选择性地移除第一金属层的一些部分。在一些实现中，移除第一金属层中未被第二金属层覆盖的一个或多个部分。在一些实现中，任何剩余第一金属层和第二金属层可形成和/或限定集成器件和/或基板中的一个或多个互连(例如，迹线、通孔、焊盘)。在一些实现中，以上提及的方法可被迭代若干次以在集成器件和/或基板的一个或多个电介质层中提供和/或形成若干互连。

示例性镶嵌工艺

图22解说了用于使用镶嵌工艺来形成互连以在电介质层和/或包装层中提供和/或形成互连的序列。如图22中所示，阶段1解说了在提供(例如，形成)电介质层2202之后的集成器件的状态。在一些实现中，电介质层2202是无机层(例如，无机膜)。在一些实现中，可使用包装层来代替电介质层2202。

阶段2解说了在电介质层2202中形成腔2204之后的集成器件的状态。不同实现可将不同工艺用于在介电层2202中提供腔2204。

阶段3解说了在电介质层2202上提供第一金属层2206之后的集成器件的状态。如阶段3所示，在电介质层2202的第一表面上提供第一金属层2206。在电介质层2202上提供第一金属层2206，以使得第一金属层2206采取电介质层2202的轮廓，包括腔2204的轮廓在内。在一些实现中，第一金属层2206是晶种层。在一些实现中，第一金属层2206是通过使用沉积工艺(例如，物理气相沉积(pvd)、化学气相沉积(cvd)、或镀敷工艺)来提供的。

阶段4解说了在腔2204中和电介质层2202的表面形成第二金属层2208之后的集成器件的状态。在一些实现中，在第一金属层2206的暴露部分之上形成第二金属层2208。在一些实现中，第二金属层2208是通过使用沉积工艺(例如，镀敷工艺)来提供的。

阶段5解说了在移除第二金属层2208的一些部分和第一金属层2206的一些部分之后的集成器件的状态。不同实现可使用不同工艺来移除第二金属层2208和第一金属层2206。在一些实现中，化学机械抛光(cmp)工艺被用来移除第二金属层2208的一些部分和第一金属层2206的一些部分。如阶段5所示，剩余第一金属层2206和第二金属层2208可形成和/或限定集成器件和/或基板中的互连2212(例如，迹线、通孔、焊盘)。如阶段5所示，以在第二金属层2210的基底部分和(诸)侧面部分上形成第一金属层2206的方式来形成互连2212。在一些实现中，腔2204可包括两层电介质的沟槽和/或孔洞的组合，以使得通孔和互连(例如，金属迹线)可以在单个沉积步骤中被形成。在一些实现中，上述过程可以被迭代若干次以提供和/或形成集成器件和/或基板的一个或多个电介质层中的若干互连。

图23解说了用于使用镶嵌工艺来形成互连以在电介质层中提供和/或形成互连(例如，2012)的方法2300的流程图。该方法(在2305)提供电介质层(例如，电介质层2202)。在一些实现中，提供电介质层包括形成电介质层。在一些实现中，提供电介质层包括从供应商接收电介质层。在一些实现中，电介质层是无机层(例如，无机膜)。

该方法(在2310)在电介质层中形成至少一个腔(例如，腔2204)。不同实现可使用不同工艺来在电介质层中提供腔。

该方法(在2315)在电介质层上提供第一金属层(例如，第一金属层2206)。在一些实现中，在电介质层的第一表面上提供(例如，形成)第一金属层。在一些实现中，在电介质层上提供第一金属层，以使得第一金属层采取电介质层的轮廓，包括腔的轮廓在内。在一些实现中，第一金属层是晶种层。在一些实现中，第一金属层2206是通过使用沉积工艺(例如，pvd、cvd或镀敷工艺)来提供的。

该方法(在2320)在腔中和电介质层的表面提供第二金属层(例如，第二金属层2208)。在一些实现中，在第一金属层的暴露部分之上形成第二金属层。在一些实现中，第二金属层是通过使用沉积工艺(例如，镀敷工艺)来提供的。在一些实现中，第二金属层与第一金属层类似或相同。在一些实现中，第二金属层不同于第一金属层。

该方法随后(在2325)移除第二金属层的一些部分和第一金属层的一些部分。不同实现可使用不同工艺来移除第二金属层和第一金属层。在一些实现中，化学机械抛光(cmp)工艺被用来移除第二金属层的一些部分和第一金属层的一些部分。在一些实现中，剩余第一金属层(例如，2206)和第二金属层可形成和/或限定互连(例如，互连2212)。在一些实现中，互连可包括集成器件和/或基板中的至少迹线、通孔、和/或焊盘中的一者。在一些实现中，以在第二金属层的基底部分和(诸)侧面部分上形成第一金属层的方式来形成互连。在一些实现中，以上提及的方法可被迭代若干次以在集成器件和/或基板的一个或多个电介质层中提供和/或形成若干互连。

示例性电子设备

图24解说了可集成有前述集成器件、半导体器件、集成电路、管芯、中介体、封装或层叠封装(pop)中的任意者的各种电子设备。例如，移动电话2402、膝上型计算机2404、以及固定位置终端2406可包括如本文所描述的集成器件2400。集成器件2400可以是例如本文所描述的集成电路、管芯、封装或层叠封装中的任意者。图24中所例示出的设备2402、2404、2406仅是示例性的。其他电子设备也可以集成器件2400为其特征，此类电子设备包括但不限于移动设备、手持式个人通信系统(pcs)单元、便携式数据单元(诸如个人数字助理)、能启用全球定位系统(gps)的设备、导航设备、机顶盒、音乐播放器、视频播放器、娱乐单元、固定位置数据单位(诸如仪表读取装备)、通信设备、智能电话、平板计算机、计算机、可穿戴设备、或者存储或检索数据或计算机指令的任何其他设备，或者其任何组合。

图2、3、4、5、6、7、8、9、10、11、12、13、14、15、16、17、18a-18b、19、20、21、22、23和/或24中解说的组件、步骤、特征和/或功能之中的一个或多个可以被重新安排和/或组合成单个组件、步骤、特征或功能，或可以实施在数个组件、步骤、或功能中。也可添加额外的元件、组件、步骤、和/或功能而不会脱离本公开。还应当注意，本公开中的图2、3、4、5、6、7、8、9、10、11、12、13、14、15、16、17、18a-18b、19、20、21、22、23和/或24及其相应描述不限于管芯和/或ic。在一些实现中，图2、3、4、5、6、7、8、9、10、11、12、13、14、15、16、17、18a-18b、19、20、21、22、23和/或24及其相应描述可被用于制造、创建、提供、和/或生产集成器件。在一些实现中，一种器件可包括管芯、管芯封装、集成电路(ic)、集成器件、集成器件封装、晶片、半导体器件、层叠封装、和/或中介体。

措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何实现或方面不必被解释为优于或胜过本公开的其他方面。同样，术语“方面”不要求本公开的所有方面都包括所讨论的特征、优点或操作模式。术语“耦合”在本文中用于指两个对象之间的直接或间接耦合。例如，如果对象a物理地接触对象b，且对象b接触对象c，则对象a和c可仍被认为是彼此耦合的——即便它们并非彼此直接物理接触。

一“组”对象可包括一个或多个对象。例如，一组互连可包括一个或多个互连。一组焊球可包括一个或多个焊球。一组通孔可包括一个或多个通孔。

还应注意，这些实施例可作为被描绘为流程图、流图、结构图、或框图的过程来被描述。尽管流程图可把各操作描述为顺序过程，但是这些操作中有许多操作能够并行或并发地执行。另外，这些操作的次序可以被重新安排。过程在其操作完成时终止。

本文所描述的本公开的各种特征可被实现于不同系统中而不会脱离本公开。应当注意，本公开的以上各方面仅是示例，且不应被解释成限定本公开。对本公开的各方面的描述旨在是解说性的，而非限定所附权利要求的范围。由此，本发明的教导可以现成地应用于其他类型的装置，并且许多替换、修改、和变形对于本领域技术人员将是显而易见的。