光感测元件及其制造方法与流程

本发明涉及一种光感测元件及其制造方法，且特别是涉及一种红外光感测元件及其制造方法。

背景技术：

传统非制冷式红外光感测单元的制造方式需要在集成电路晶片之上进行数十道非标准集成电路既有的制作工艺程序，面临额外制作工艺控制的严苛要求与良率的挑战。因此，基于标准集成电路制作工艺架构，将红外光感测元件与读取电路整合在一起，有利于提升良率与规模经济效益。此外，现有红外光感测单元存在的问题是，有效感光面积低、光吸收转换的效率弱等等。因此，如何使红外光感测单元具有高吸收转换效率与并精简制造流程，是现在研发的重点之一。

技术实现要素：

本发明的目的在于提供一种光感测元件及其制造方法，其可以解决传统红外光感测单元的种种缺点。

为达上述目的，本发明提出一种光感测元件，其包括基材、半导体元件层、金属与绝缘材料叠层结构以及光吸收层。基材具有凹陷部。半导体元件层位于基材上。金属与绝缘材料叠层结构位于半导体元件层上且包括第一内连线结构、位于第一内连线结构周围的第二内连线结构以及元件导线。光吸收层位于金属与绝缘材料叠层结构上，其中第一内连线结构位于光吸收层与半导体元件层之间，以使位于不同水平面的光吸收层以及半导体元件层彼此具有固体热传途径。

本发明提出一种光感测元件，其包括基材、半导体元件层、金属与绝缘材料叠层结构以及光吸收层。基材具有凹陷部。半导体元件层位于基材上。金属与绝缘材料叠层结构位于半导体元件层上且包括第一内连线结构、位于第一内连线结构周围的第二内连线结构与元件导线，其中第二内连线结构作 为蚀刻阻挡结构，以使得第一内连线结构与位于其周围的第二内连线结构之间具有间隙。光吸收层位于金属与绝缘材料叠层结构上，其中第一内连线结构位于光吸收层与半导体元件层之间，以使位于不同水平面的光吸收层以及半导体元件层彼此具有固体热传导途径。

本发明提出一种光感测元件，其包括基材、半导体元件层、金属与绝缘材料叠层结构以及光吸收层。基材具有凹陷部。半导体元件层位于基材上。金属与绝缘材料叠层结构位于半导体元件层上且包括第一内连线结构、位于第一内连线结构周围的包覆元件导线的介电层与元件导线，其中包覆元件导线的介电层作为蚀刻阻挡结构，以使得第一内连线结构与位于其周围包覆元件导线的介电层之间具有间隙。光吸收层位于第一内连线结构上方，其中第一内连线结构位于光吸收层与半导体元件层之间，以使位于不同水平面的光吸收层以及半导体元件层彼此具有固体热传导途径。

本发明提出一种光感测元件的制造方法，包括提供基材，所述基材具有凹陷部，且凹陷部内填有绝缘材料。在基材上形成半导体元件层。在半导体元件层上形成金属与绝缘材料叠层结构，其中金属与绝缘材料叠层结构包括介电层、第一内连线结构、第二内连线结构以及元件导线。在金属与绝缘材料叠层结构上形成光吸收层，所述光吸收层与第一内连线结构连接且与第二内连线结构分离开来。之后，移除金属与绝缘材料叠层结构中一部分的介电层且同时移除位于基材的凹陷部内的绝缘材料，以于光吸收层与第二内连线结构之间、第二内连线结构与第一内连线结构之间以及基材与半导体元件层之间形成间隙。

本发明提出一种光感测元件的制造方法，包括提供基材。在基材上形成半导体元件层。在半导体元件层上形成金属与绝缘材料叠层结构，其中金属与绝缘材料叠层结构包括介电层、第一内连线结构、第二内连线结构以及元件导线。在金属与绝缘材料叠层结构上形成光吸收层，所述光吸收层与第一内连线结构连接。之后，移除金属与绝缘材料叠层结构中一部分的第二内连线结构，再移除位于半导体元件层下方部分基材形成一凹陷部，以于光吸收层与包覆元件导线的介电层之间、包覆元件导线的介电层与第一内连线结构之间、以及基材与半导体元件层之间形成间隙。

基于上述，由于本发明利用金属与绝缘材料叠层结构中的第一内连线结构将光吸收层与半导体元件层连接在一起，光吸收层可以遮蔽半导体元件 层，以提升光感测元件的吸收面积。此外，本发明采用金属与绝缘材料叠层结构的第二内连线结构或介电层作为蚀刻阻挡层，以形成特定的间隙结构以作为绝热结构，此亦为新式的红外光感测元件的制造方法。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。

附图说明

图1a至图1b为本发明一实施例的一种光感测元件的制造流程剖面示意图；

图2为本发明一实施例的一种光感测元件的上视示意图；

图3a至图3c为本发明一实施例的一种光感测元件的制造流程剖面示意图；

图4a至图4c为本发明一实施例的一种光感测元件的制造流程剖面示意图；

图5a至图5c为本发明一实施例的一种光感测元件的制造流程剖面示意图；

图6是图5c的光感测元件的上视示意图，图6中的sl2剖面线为图5c的结构；

图7至为本发明一实施例的一种光感测元件的剖面示意图。

符号说明

100：基材

101:凹陷部边界

102：绝缘材料

102a：凹陷部

103:结构固定端

104：介电层

106：半导体元件层

106a：n型区

106b：p型区

108：掺杂区

110a,110b,110c,110d：金属图案

112：连接结构

130：第一内连线结构

120：第二内连线结构

im：金属与绝缘材料叠层结构

150、202、302：光吸收层

150a：金属层

150b：电磁波损耗特性材料

160:元件导线

a：感光区

b：周边区

s1、s2、s3：间隙

d1、d2、d3：距离

w1：宽度

140、240、340、440：蚀刻路径

200：牺牲层

sl1:图1剖面线

sl5:图5剖面线

具体实施方式

图1a至图1b是依照本发明一实施例的一种光感测元件的制造流程剖面示意图。请参照图1a，本实施例的光感测元件的制造方法，包括下列步骤。首先，提供基材100，所述基材100具有凹陷部102a，且凹陷部102a内填有绝缘材料102。基材100例如是硅基材或是其他合适的半导体基材。在基材100内形成凹陷部102a以及于凹陷部102a内形成绝缘材料102的方法例如是以已知的光刻以及蚀刻方法形成凹陷部102a。之后于基材100上沉积绝缘材料以填满凹陷部102a之后，再以化学机械研磨程序移除部分的绝缘材料，以留下位于凹陷部102a内的绝缘材料102。但本发明不限制凹陷部102以及绝缘材料102的形成方法。

接着，在基材100上形成半导体元件层106。半导体元件层106例如是pn二极管元件、半导体电阻元件、接面元件或是热电堆元件等等，上述半导体元件是以现有或是已知的半导体集成电路制作工艺形成。在一实施例 中，半导体元件层106为一互补式金属氧化半导体(cmos)元件层中的一多晶硅层。上述多晶矽层作为一温度敏感串联二极体,可通过空间周期性掺杂p型,n型掺质,用于提升多晶矽层的温度压降系数(tcv),多晶硅层也可做为一温度敏感电阻，可通过调整掺杂p型掺质或是n型掺杂的浓度，用于提升多晶硅层的电阻温度系数(tcr)。

之后，在半导体元件层106上形成金属与绝缘材料叠层结构im，所述金属与绝缘材料叠层结构im与半导体元件层106有电连接。金属与绝缘材料叠层结构im包括介电层104、第一内连线结构130、第二内连线结构120以及元件导线160。第一内连线结构130至少包含互补式金属氧化半导体(cmos)元件层中的介电材质、金属连接柱或金属层。详细而言，第一内连线结构130包括多层金属图案110a,110b,110c,110d以及多个连接结构112，金属图案110a,110b,110c,110d由下而上排列成一多层结构，且每一连接结构112是位于相邻的两层金属图案110a,110b,110c,110d之间，以使相邻的两层金属图案110a,110b,110c,110d电连接。第一内连线结构130与下方的半导体元件层106具有固体热传导途径。类似地，第二内连线结构120包括多层金属图案110a,110b,110c以及多个连接结构112，金属图案110a,110b,110c由下而上排列成一多层结构，且每一连接结构112是位于相邻的两层金属图案110a,110b,110c之间，以使相邻的两层金属图案110a,110b,110c电连接。上述的金属图案110a,110b,110c,110d以及连接结构112都位于介电层104内，所述介电层104的材质例如是氧化硅或是其他合适的绝缘材料，所述连接结构112例如是互补式金属氧化半导体(cmos)元件层中的金属连接柱(via)，材质例如是钨。

值得一提的是，在本实施例中，第一内连线结构130位于元件的中央位置，且第二内连线结构120位于第一内连线结构130的周围。此外，本实施例的第一内连线结构130的高度大于第二内连线结构120的高度，因此第一内连线结构130中的金属图案的层数比第二内连线结构120的金属图案的层数多。

之后，在金属与绝缘材料叠层结构im上形成光吸收层150，所述光吸收层150与第一内连线结构130连接且与第二内连线结构120分离开来。根据本实施例，光吸收层150包括金属层150a以及电磁波损耗特性材料150b，金属层150a与第一内连线结构130连接，且金属层150a与第二内连线结构 120被介电层104隔离开来。电磁波损耗特性材料150b堆叠于金属层150a上。在本实施例中，金属层150a例如是al或是其他的金属材料，电磁波损耗特性材料150b例如是氮化硅或是与介电层104具蚀刻选择性的材料。

之后，移除金属与绝缘材料叠层结构im中一部分的介电层104且同时移除位于基材100的凹陷部102a内的绝缘材料102。根据本实施例，上述的移除步骤可以采用蚀刻制作工艺，例如是湿式蚀刻程序。所述蚀刻反应物经由蚀刻路径140将一部分的介电层104以及绝缘材料102移除。蚀刻程序完成之后所形成的结构如图1b所示，也就是于光吸收层150与第二内连线结构120之间形成间隙s1，第二内连线结构120与第一内连线结构130之间形成间隙s2，且基材100与半导体元件层106之间形成间隙s3，所述间隙s3亦即基板100的凹陷部102a。

值得一提的是，在上述蚀刻程序中，第二内连线结构120可作为蚀刻阻挡结构，以使得第二内连线结构120与第一内连线结构130之间形成间隙s2。更详细来说，当于蚀刻介电层104时，蚀刻液体或是气体对于介电层104以及金属材料具有蚀刻选择性，因此蚀刻程序不会蚀刻光吸收层150且终止于金属图案110a,110b,110c,110d以及连接结构112所在之处，进而形成间隙s1以及间隙s2。类似地，所述蚀刻液体或是气体对于绝缘材料120以及多晶硅层具有蚀刻选择性，因此此蚀刻程序会移除绝缘材料102以在半导体元件层106与基材100之间形成间隙s3。

在本实施例中，光吸收层150与第二内连线结构120之间的距离d1例如是2.5um，光吸收层150与半导体元件层106之间的距离d2例如是6.8um，且基材100与半导体元件层106之间的距离d3例如0.35um。此外，基板100的凹陷部102a(亦即间隙s3)的宽度w1例如是10um。

图2是图1b的光感测元件的上视示意图，图2中的sl1剖面线为图1b的结构。如图2所示，半导体元件层106包括n型区106a以及p型区106b。半导体元件层106与光吸收层150之间通过第一内连线结构130连接。在光感测元件的下方设置有凹陷部102a,其例如是浅沟槽隔离区,101为凹陷部边界。另外，103为结构固定端，以使光感测元件固定于基材100上。

承上所述，本实施例的光感测元件是利用第一内连线结构130连接光吸收层150与半导体元件层106，以使位于不同水平面的光吸收层150以及半导体元件层106彼此连接。换言之，当光吸收层150吸收光线(例如是红外 光)时，红外光在光吸收层150所产生的热将经由第一内连线结构130传递至半导体元件层106，以使得半导体元件层106温度变化，半导体元件层106因温度变化，可产生相对应的电性变化(如电流对电压特性曲线改变)，透过元件导线160让半导体元件层106与读取电路电性相连，而使读取电路产生对应感测信号。特别是，因本实施例的吸收层150以及半导体元件层106是位于不同的水平面，因此吸收层150的面积不会受到半导体元件层106的面积的限制。换言之，吸收层150的面积，即感光区a的面积，可以尽可能的大，以增加光感测元件的元件效能。在一实施例，当半导体元件层106的面积已经够大时，吸收层150的面积与第一内连线结构130的面积亦可与凹陷部上方的半导体元件层106的平板区域面积一样大，也就是吸收层150与第一内连线结构130与凹陷部上方的半导体元件层106的平板区域是彼此相同形状堆叠的。此外，本实施例于光感测元件中所形成的间隙s1、s2、s3中因填充的是空气，降低了固体热传导的现象，因此可以避免逸失热能，以提升半导体元件层106的感测温度敏感度。

在上述的实施例中，光吸收层150是以金属层150a以及电磁波损耗特性材料150b的叠层所组成。在此叠层结构中，金属层150a主要是作为光反射层，电磁波损耗特性材料150b主要是作为红外线吸收层，当外界的红外光射入光吸收层150时，除经电磁波损耗特性材料150b的吸收之外，反射金属层150a可进一步反射红外光至电磁波损耗特性材料150b中使红外光再次吸收，进而提升红外光吸收转换率。

图3a至图3c是依照本发明一实施例的一种光感测元件的制造流程剖面示意图。图3a至图3c的实施例与上述图1a至图1b的实施例相似，因此相同的元件以相同的符号表示，且不再重复说明。请参照图3a，在基材100上形成半导体元件层106以及金属与绝缘材料叠层结构im(包括介电层104、第一内连线结构130、第二内连线结构120以及元件导线160)之后，在介电层104上形成牺牲层200，牺牲层200未覆盖感光区a且对应形成在周边区b中。牺牲层200的材质例如是与介电层104的材质相同或是其他与光吸收层202具有蚀刻选择比的材质，例如是光致抗蚀剂。

请参照图3b，在金属与绝缘材料叠层结构im以及牺牲层200上形成光吸收层202，且位于牺牲层200上的光吸收层202与位于金属与绝缘材料叠层结构im的介电层104上的光吸收层202，由于牺牲层200之故而未连在 一起，以使得部分的牺牲层200被裸露出来。根据本实施例，光吸收层202例如是硅/金属/硅的三明治结构叠层，所述金属包括tin、nicr、au、tí或是其他具电磁波传递损耗特性的材料。接着，进行蚀刻程序，所述蚀刻程序是经由被裸露出的牺牲层200进行作为蚀刻路径240的源头，且经由蚀刻路径240将一部分的介电层104以及绝缘材料102移除，并同时剥离位于牺牲层200上的光吸收层202，以留下位于感光区a内的光吸收层202。蚀刻程序完成之后所形成的结构如图3c所示，亦即于光吸收层202与第二内连线结构120之间形成间隙s1，第二内连线结构120与第一内连线结构130之间形成间隙s2，且基材100与半导体元件层106之间形成间隙s3，所述间隙s3亦即基板100的凹陷部102a。

类似地，在上述蚀刻程序中，第二内连线结构120可作为蚀刻阻挡结构，以使得第二内连线结构120与第一内连线结构130之间形成间隙s2。更详细来说，当于蚀刻介电层104时，蚀刻液体或是气体对于介电层104以及金属材料具有蚀刻选择性，因此蚀刻程序不会蚀刻光吸收层202且终止于金属图案110a,110b,110c,110d以及连接结构112所在之处，进而形成间隙s1以及间隙s2。类似地，所述蚀刻液体或是气体对于绝缘材料102以及多晶硅层具有蚀刻选择性，因此此蚀刻程序会移除绝缘材料102以于半导体元件层106与基材100之间形成间隙s3。

图4a至图4c是依照本发明一实施例的一种光感测元件的制造流程剖面示意图。图4a至图4c的实施例与上述图1a至图1b的实施例相似，因此相同的元件以相同的符号表示，且不再重复说明。请参照图4a，在基材100上形成半导体元件层106以及金属与绝缘材料叠层结构im(包括介电层104、第一内连线结构130、第二内连线结构120以及元件导线160)之后，在金属与绝缘材料叠层结构im上形成光吸收层302，如图4b所示，且光吸收层302暴露出第二内连线结构120上的介电层104。根据本实施例，光吸收层302例如是硅/金属/硅的三明治结构叠层，所述金属包括tin、nicr、au、ti或是其他具电磁波传递损耗特性的材料。

接着，进行蚀刻程序，所述蚀刻程序是经由被裸露出的介电层104作为蚀刻路径340的源头，且所述蚀刻程序是经由蚀刻路径340将一部分的介电层104以及绝缘材料102移除。蚀刻程序完成之后所形成的结构如图4c所示，亦即于光吸收层302与第二内连线结构120之间形成间隙s1，第二内 连线结构120与第一内连线结构130之间形成间隙s2，且基材100与半导体元件层106之间形成间隙s3，所述间隙s3亦即基板100的凹陷部102a。

类似地，在上述蚀刻程序中，第二内连线结构120可作为蚀刻阻挡结构，以使得第二内连线结构120与第一内连线结构130之间形成间隙s2。更详细来说，当于蚀刻介电层104时，蚀刻液体或是气体对于介电层104以及金属材料与光吸收层302具有蚀刻选择性，因此蚀刻程序不会蚀刻光吸收层302且蚀刻终止于金属图案110a,110b,110c,110d以及连接结构112所在之处，进而形成间隙s1以及间隙s2。类似地，所述蚀刻液体或是气体对于绝缘材料102以及多晶硅层具有蚀刻选择性，因此此蚀刻程序会移除绝缘材料102以于半导体元件层106之间形成间隙s3。

图5a至图5c是依照本发明一实施例的一种光感测元件的制造流程剖面示意图。图5a至图5c的实施例与上述图1a至图1b的实施例相似，因此相同的元件以相同的符号表示，且不再重复说明。请参照图5a，在基材100上形成半导体元件层106以及金属与绝缘材料叠层结构im(包括介电层104、第一内连线结构130、第二内连线结构120以及元件导线160)。之后，在金属与绝缘材料叠层结构im上形成光吸收层150，且光吸收层150暴露出第二内连线结构120。根据本实施例，光吸收层150包括金属层150a以及电磁波损耗特性材料150b。根据本发明另一实施例，上述的光吸收层也可以是硅/金属/硅的三明治结构叠层，所述金属包括tin、nicr、au、ti或是其他具电磁波传递损耗特性的材料。

接着，如图5b所示，进行蚀刻程序，所述蚀刻程序是经由被裸露出的第二内连线结构120作为蚀刻路径440的源头，依据蚀刻路径440将第二内连线结构120移除。更详细而言，在此实施例中，蚀刻程序所使用的蚀刻液体或气体是对于第二内连线结构120与介电层104具有蚀刻选择性，因此蚀刻程序使得内连线结构120被移除并使得介电层104被保留下来。在一实施例中，第一内连线结构130，可以单独由介电材料形成，通过介电材料与半导体元件层106连接；或由介电材料包覆所有或部分多层金属图案110a,110b,110c,110d与连接结构112而形成，通过介电材料或介电材料与连接结构112与半导体元件层106连接。

之后，进行另一蚀刻程序，以移除位于半导体元件106下方的部分基板100，形成一凹陷部102a，如图5c所示。换言之，蚀刻程序完成之后所形 成的结构，亦即于光吸收层302与包覆元件导线160的介电层104之间形成间隙s1，包覆元件导线160的介电层104与第一内连线结构130之间形成间隙s2，且基材100与半导体元件层106之间形成间隙s3，所述间隙s3亦即基板100的凹陷部102a。

类似地，在上述蚀刻程序中，第二内连线结构120周围的介电层104可作为蚀刻阻挡结构，以使得包覆元件导线160的介电层104与第一内连线结构130之间形成间隙s2。更详细来说，当于蚀刻第二内连线结构120时，蚀刻液体或是气体对金属与介电层104具有蚀刻选择性，因此蚀刻程序不会蚀刻光吸收层150且蚀刻终止于介电层104所在之处，进而形成间隙s1以及间隙s2。类似地，另一蚀刻程序中，蚀刻液体或是气体对介电层104以及基板100具有蚀刻选择性，因此此蚀刻程序会移除部分基板100以于半导体元件层106之间形成间隙s3，且蚀刻终止于介电层104所在之处。

类似地，在上述图5c的实施例中，蚀刻第二内连线结构120再移除部分基板100形成绝热结构的做法，亦可透过光罩设计的变化，制作出不包含第一内连线结构的光感测元件，而后将光吸收材直截制作于半导体元件层106上，如图7所示。

图6是图5c的光感测元件的上视示意图，图6中的sl2剖面线为图5c的结构。如图6所示，半导体元件层106包括n型区106a以及p型区106b。半导体元件层106与光吸收层150之间通过第一内连线结构130连接。在光感测元件的下方具有凹陷部102a,101为凹陷部边界。另外，103为结构固定端，以使光感测元件固定于基材100上。

综上所述，由于本发明利用金属与绝缘材料叠层结构当中的第一内连线结构将光吸收层与半导体元件层连接在一起，光吸收层可以覆盖半导体元件层，以提升光吸收层的吸收面积。此外，本发明采用蚀刻介电层并以金属与绝缘材料叠层结构的第二内连线结构作为蚀刻阻挡层，或蚀刻第二内连线结构(金属材料)与部分硅基板并以介电层做为蚀刻阻挡层，以形成特定的间隙结构以作为绝热结构，此亦为新式的红外光感测元件的制造方法。

虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。