半导体器件的基底及其制作方法和半导体器件与流程

本发明涉及半导体器件技术，尤其涉及半导体器件的基底及其制作方法和半导体器件。

背景技术：

在半导体器件的基底结构中，主要包括衬底层、栅氧化层和形成在栅氧化层上的多晶硅层，多晶硅层上还刻蚀有间断区。图1为现有技术中的半导体器件的基底的结构示意图，如图1所示，该基底包括：衬底层100、栅氧化层200、多晶硅层300以及在多晶硅层300中形成的间断区400。

现有技术中，通常在刻蚀间断区400时，主要采用干法刻蚀的方式，即采用气体离子轰击腐蚀多晶硅层300。

由于栅氧化层200是不导电的，多晶硅层300与衬底层100可等效为电容，在不断的采用气体离子的轰击过程中，相当于电容两端的电压差不断增大，因此会在刻蚀多晶硅层300的过程中导致栅氧化层200被击穿，例如，在图1所示的圆圈位置500处就会比较容易击穿，导致器件失效。

技术实现要素：

本发明提供一种半导体器件的基底及其制作方法和半导体器件，以解决现有技术中在刻蚀多晶硅层导致栅氧化层被击穿，导致器件失效的问题。

本发明第一方面提供一种半导体器件的基底的制作方法，包括：

在衬底上形成栅氧化层；

在所述栅氧化层上形成多晶硅层，其中，所述多晶硅层和所述衬底接触；

在所述多晶硅层中形成间断区。

本发明第二方面提供一种半导体器件的基底，包括：

衬底；

在所述衬底上形成的栅氧化层和多晶硅层，其中，所述多晶硅层和所述衬 底接触；

所述多晶硅层中形成的间断区。

本发明的第三方面提供了一种半导体器件，包括：上述第二方面提供的半导体器件的基底。

由上述技术方案可知，本发明提供的半导体器件的基底、半导体器件的基底的制作方法和半导体器件，由于衬底和多晶硅层接触，因此，可以在刻蚀多晶硅层时将多晶硅层累积的电荷导入至衬底中，从而可以避免在刻蚀多晶硅层时导致的栅氧化层击穿而导致的器件失效的问题。

附图说明

图1为现有技术中的半导体器件的基底的结构示意图；

图2为本发明实施例一提供的半导体器件制作方法的流程图；

图3为现有技术中半导体器件的俯视图；

图4为本发明实施例二提供的半导体器件的基底的结构示意图；

图5a-5c为本发明实施例二提供的半导体器件的基底的各个制作步骤的俯视结构示意图；

图6a-6d为本发明一实施例提供的半导体器件的各个制作步骤的剖面结构示意图。

附图标记：

100-衬底层；200-栅氧化层；

300-多晶硅层；400-间断区；

500-圆圈位置；1-衬底；

2-栅氧化层；3-多晶硅层；

20-定位区；600-半导体器件；

41-间断区；21-连接区；

22-衬底的定位区上的栅氧化层。

具体实施方式

本实施例提供一种半导体器件的基底的制作方法。需要说明的是，本实施中的基底上可以用于形成有多个芯片，如图2所示，图2为本发明实施例一的半导体器件的基底的制作方法的流程图，该半导体器件的基底的制作方法包括：

步骤101，在衬底上形成栅氧化层。

步骤102，在所述栅氧化层上形成多晶硅层，其中，所述多晶硅层和所述衬底接触。

具体的，多晶硅层形成于栅氧化层上。

步骤103，在多晶硅层中形成间断区。

其中，多晶硅层和衬底只要保证能够在刻蚀多晶硅层时，能够将多晶硅层累积的电荷导入至衬底中即可。

另外，需要说明的是，在现有技术中，为了区分不同的硅片，需要对硅片上设置有用于区分硅片用的标识，图3为现有技术中半导体器件的俯视图，如图3所示，设置有标识的区域即为定位区20，在现有技术中定位区20是不布置器件的。另外，定位区20在本领域中也称为主平边。定位区20即为衬底上未设置器件的区域,一般在衬底的某一边缘处。可以看出，在图3的示意图中，包括多个半导体器件600，定位区20位于多个半导体器件600的外侧,即未布置半导体器件600的衬底区域。

可选的，在形成栅氧化层后，在刻蚀衬底的定位区上方的栅氧化层，以形成连接区，在连接区中和栅氧化层上形成多晶硅层。另外，衬底可以为硅衬底，栅氧化层为二氧化硅，可以采用化学气相沉积的方式在衬底上沉积形成栅氧化层，当然也可以直接对衬底进行氧化，以生成二氧化硅。

本实施例提供的半导体器件的基底，由于衬底和多晶硅层连接，因此，可以在刻蚀多晶硅层时将多晶硅层累积的电荷导入至衬底中，从而可以避免在刻蚀多晶硅层时导致的栅氧化层击穿而导致的器件失效的问题。

实施例二

在上述实施例一的基础上，本实施例中具体给出两种基底的制作方法的实施方式。图4为本发明实施例二提供的半导体器件的基底的结构示意图，如图4所示，其中一种实施例方式为：

在衬底1上刻蚀有用于容置栅氧化层2的凹槽，进一步的，在凹槽内生 长栅氧化层2，优选的，采用化学气相沉积的方式沉积栅氧化层2，在栅氧化层2和衬底1上形成有多晶硅层3，最后在多晶硅层3中刻蚀间断区41。

其中，需要说明的是，本实施例中，优选的，衬底1没有被刻蚀的区域对应于衬底1的定位区12，即多晶硅层3和衬底1在衬底1的定位区12处接触连接，从而可以有效利用衬底1的面积。

由于衬底1长时间暴露在空气中，因此容易造成氧化，若采用上述刻蚀衬底1的方式来制作基底，则必须首先要去除氧化造成的氧化膜，制作方法较为繁琐。

更为优选的实施方式为可以参见图5a-5c和图6a-6d所给出的实施方式，图5a-5c为本发明实施例二提供的半导体器件的基底的各个制作步骤的俯视结构示意图，图6a-6d为本发明实施例二提供的半导体器件的基底的的各个制作步骤的剖面结构示意图。

图5a为本发明实施二提供的半导体器件的基底在步骤201中的俯视图，图6a为图5a的a-a向剖面图。

如图5a和6a所示，步骤201，在衬底1上形成栅氧化层2。

其中，栅氧化层2可以通过对衬底1进行氧化形成。本实施例以衬底1为硅进行说明，为了增强基底的导电性能，衬底1中可以掺杂有金属离子，具体金属离子的类型和浓度并不加以限定。可选的，形成栅氧化层2的温度为900℃至1000℃。

图5b为本发明实施二提供的半导体器件的基底在步骤202中的俯视图，图6b为图5b的a-a向剖面图。

如图5b和图6b所示，步骤202，湿法刻蚀衬底1的定位区上的栅氧化层22，形成连接区21。

优选的，将衬底1的定位区和衬底1的定位区上的栅氧化层22浸入刻蚀溶液中，刻蚀溶液刻蚀掉衬底1的定位区上的栅氧化层22。

具体的，将衬底1以及栅氧化层2悬挂，进一步的，将衬底1的定位区和衬底1的定位区上的栅氧化层22浸入刻蚀槽，刻蚀槽中的刻蚀溶液将衬底1的定位区上的栅氧化层22刻蚀掉，进而形成连接区21。

为了方便描述，将步骤201中在衬底1上形成栅氧化层2后的器件称为“硅片”，具体的悬挂方式可以参照图3，即将整个硅片按照图3所示的方式进行悬挂， 进而将定位区20浸入至刻蚀溶液中。需要说明的是，由于图3为现有技术中半导体器件的示意图，这里只是为了为了说明硅片是以何种方式浸入到刻蚀溶液中的，但并不代表本实施例中的硅片是现有技术中的硅片。

当然，还可以有其他的方式对衬底1的定位区上的栅氧化层22进行刻蚀，例如，可以在栅氧化层2上形成有掩膜层，以掩膜层作为掩蔽，对栅氧化层2进行刻蚀。

将硅片悬挂起来采用湿法刻蚀的工艺，无需另外形成掩膜层，工艺简单，并且节约掩膜层的材料。

其中，与干法刻蚀相比，采用湿法刻蚀连接区21可以减少离子轰击对于衬底1的影响。另外，湿法刻蚀具有优良的选择性，不会损坏衬底1。

另外，湿法刻蚀衬底1的定位区上的栅氧化层22，即多晶硅层3与衬底1的定位区接触连接，由于定位区是不布置半导体器件的，因此，可以有效的利用衬底1的面积。可选的，对于硅衬底而言，可采用氢氟酸溶液进行湿法刻蚀。

图5c为本发明实施二提供的半导体器件的基底在步骤203中的俯视图

如图5c所示，步骤203，在连接区21中以及栅氧化层2上形成多晶硅层3。

图6d为本发明实施二提供的半导体器件的基底在步骤204中的剖视图。

如图6d所示，步骤204，在多晶硅层3中刻蚀间断区41。

具体的，是在多晶硅层3上形成有光刻胶，对光刻胶的预设区进行曝光显影，形成有预设图案的显影掩膜，在显影掩膜的掩蔽下，对多晶硅层3进行刻蚀，以在多晶硅层3中刻蚀间断区41。

其中，栅氧化层2的厚度为0.01微米至1.0微米。形成多晶硅层30的温度为500℃至1000℃，多晶硅层3的厚度为0.01微米至2.0微米。这里的多晶硅层3指的是形成于栅氧化层2上表面的多晶硅层3的厚度。

本实施例提供的半导体器件的基底的制作方法，不仅可以可以在刻蚀多晶硅层3时将多晶硅层3累积的电荷导入至衬底1中，从而可以避免在刻蚀多晶硅层3时导致的栅氧化层2击穿而导致的器件失效的问题，另外，又由于多晶硅层3与衬底1通过衬底1的定位区接触连接，因而可以有效的利用衬底1的面积。

实施例三

本实施例提供了一种半导体器件的基底，该基底可以采用上述实施例一或实施例二提供的方法进行制作。

其中，如图6d所示，该半导体器件的基底，包括：衬底1、在衬底1上形成的栅氧化层2、多晶硅层3和在多晶硅层3中形成的间断区41，其中，多晶硅层3和衬底1接触。

优选的，多晶硅层3和衬底1在衬底1的定位区连接。

另外，衬底1可以为硅衬底，栅氧化层2为二氧化硅，可以采用化学气相沉积的方式在衬底1上沉积形成栅氧化层2，当然也可以直接对衬底1进行氧化，以生成二氧化硅。

可选的，栅氧化层2的厚度为0.01微米至1.0微米。多晶硅层3的厚度为0.01微米至2.0微米。

本实施例提供的半导体器件的基底，由于衬底1和多晶硅层3接触连接，因此，可以在刻蚀多晶硅层3时将多晶硅层累积的电荷导入至衬底1中，从而可以避免在刻蚀多晶硅层3时导致的栅氧化层2击穿而导致的器件失效的问题。

实施例四

本实施例还提供一种半导体器件，该半导体器件包括实施例三中所述的半导体器件的基底。而该基底可以采用上述实施例一或实施例二中的方法进行制造。

需要说明的是，实现该半导体器件的其他技术特征，可以采用现有技术中的技术手段，在此不再赘述。

本实施例提供的半导体器件，采用了上述实施例中的基底，衬底和多晶硅层接触连接，因此，可以在刻蚀多晶硅层时将多晶硅层累积的电荷导入至衬底中，从而可以避免在刻蚀多晶硅层时导致的栅氧化层击穿而导致的器件失效的问题。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技 术方案的本质脱离本发明各实施例技术方案的范围。