瞬变电压抑制二极管的制备方法和瞬变电压抑制二极管与流程

本发明涉及半导体技术领域，具体而言，涉及一种瞬变电压抑制二极管的制备方法和一种瞬变电压抑制二极管。

背景技术：

瞬态电压抑制器(tvs，transientvoltagesuppressors)是用于缓解电压浪涌对集成电路的影响和损坏，其具有箝位电压低、体积小、响应快、漏电流小和可靠性高等优点，在tvs器件加载电压浪涌后，可以快速接收吸收浪涌电流，将电流降低至正常水平。

相关技术中，为了进一步地改善tvs器件的反向特性，通常在tvs器件的预设区域设置分压保护环和金属场板结构等保护结构，但是上述保护结构引入较大的附加电容，且增加了tvs器件的面积，不利于器件集成化。

因此，如何设计一种新的瞬变电压抑制二极管及其制备方案，以有效提高tvs器件反向特性和集成化成为亟待解决的技术问题。

技术实现要素：

本发明正是基于上述技术问题至少之一，提出了一种新的瞬变电压抑制二极管的制备方案，通过在衬底的垂直方向上形成串联的光电二极管和齐纳二极管，改善了半导体器件的反向特性，降低了电压浪涌对集成电路的影响程度，减小了附加电容，同时提高了半导体器件的集成化和可靠性。

有鉴于此，本发明提出了一种瞬变电压抑制二极管的制备方法，包括：在n型衬底上形成p型外延层，以完成光电二极管的制备；在所述p型外延层上形成隔离槽，以每个所述隔离槽划分所述光电二极管为两个光电二极管单元；在所述光电二极管单元的p型外延层中，依次形成p型注 入区域和n型注入区域，以形成与每个所述光电二极管串联连接的齐纳二极管；在形成所述齐纳二极管的n型衬底上，形成正面金属电极和背面金属电极。

在该技术方案中，通过在衬底的垂直方向上形成串联的光电二极管和齐纳二极管，改善了半导体器件的反向特性，降低了电压浪涌对集成电路的影响程度，减小了附加电容，同时提高了半导体器件的集成化和可靠性。

其中，齐纳二极管具有雪崩击穿特性，正是基于雪崩击穿特征来消除电压浪涌，一方面，光电二极管的电容远小于齐纳二极管，因此，串联的光电二极管和齐纳二极管的总电容更小，这就减小了附加电容，另一方面，在衬底的垂直方向分布齐纳二极管和光电二极管，提高了器件的集成化和可靠性。

值得特别指出的是，通过隔离槽的形成，利于在工业量产上述瞬变电压抑制二极管的过程中进行划片处理，以形成高可靠性的tvs单元器件。

在上述技术方案中，优选地，在所述p型外延层上形成隔离槽，以每个所述隔离槽划分所述光电二极管为两个光电二极管单元，具体包括以下步骤：在所述p型外延层上形成氧化硅层；对所述氧化硅层和所述p型外延层进行图形化刻蚀至刻穿为止，并继续刻蚀所述n型外延层至指定厚度，以形成隔离孔；在所述隔离孔的内壁和底部通过离子扩散工艺，以形成n型扩散区；对所述n型扩散区进行热氧化处理，通过所述热氧化处理形成的热氧化层填充所述隔离孔，以形成所述隔离槽。

在该技术方案中，通过热氧化工艺来填充隔离孔，一方面，通过形成的n型外延层和p型外延层进行分压，另一方面，基于隔离槽实现更好准确地的划片处理，以提高量产的效率。

在上述任一项技术方案中，优选地，在所述p型外延层上形成氧化硅层，具体包括以下步骤：采用热氧化工艺对所述p型外延层进行处理，以形成氧化硅掩膜层。

在上述任一项技术方案中，优选地，在所述p型外延层上形成氧化硅层，具体包括以下步骤：采用化学气相淀积工艺对所述p型外延层进行处 理，以形成所述氧化硅掩膜层。

在上述技术方案中，优选地，对所述n型扩散区进行热氧化处理，通过所述热氧化处理形成的热氧化层填充所述隔离孔，以形成所述隔离槽，具体包括以下步骤：采用温度范围为900～1000℃的热氧化工艺对所述n型扩散区进行热氧化处理，通过所述热氧化处理形成的热氧化层填充所述隔离孔，以形成所述隔离槽。

在上述任一项技术方案中，优选地，在所述光电二极管单元的p型外延层中，依次形成p型注入区域和n型注入区域，以形成与每个所述光电二极管串联连接的齐纳二极管，具体包括以下步骤：对所述p型外延层进行p型离子注入，所述p型离子注入的能量范围为40～100kev，所述p型离子注入的剂量范围为10e15～10e20/cm²，以形成所述p型掺杂区；对所述p型掺杂区进行退火处理，以形成所述p型注入区域；对所述p型注入区域进行n型离子注入，所述n型离子注入的能量范围为40～100kev，所述n型离子注入的剂量范围为10e15～10e20/cm²，以形成所述n型掺杂区；对所述n型掺杂区进行退火处理，以形成所述n型注入区域，进而形成所述齐纳二极管。

在上述任一项技术方案中，优选地，在所述光电二极管单元的p型外延层中，依次形成p型注入区域和n型注入区域，以形成与每个所述光电二极管串联连接的齐纳二极管，具体包括以下步骤：对所述p型外延层进行p型离子注入，所述p型离子注入的能量范围为40～100kev，所述p型离子注入的剂量范围为10e15～10e20/cm²，以形成所述p型掺杂区；对所述p型掺杂区进行n型离子注入，所述n型离子注入的能量范围为40～100kev，所述n型离子注入的剂量范围为10e15～10e20/cm²，以形成所述n型掺杂区；对所述p型掺杂区和所述n型掺杂区进行退火处理，以同时形成所述p型注入区域和所述n型注入区域，进而形成所述齐纳二极管。

在上述任一项技术方案中，优选地，在形成所述齐纳二极管的n型衬底上，形成正面金属电极和背面金属电极，具体包括以下步骤：在形成所述n型注入区域的n型衬底上，采用双面溅射工艺形成正面铝-硅-铜复合金属层和背面铝-硅-铜复合金属层，以分别作为所述正面金属电极和所述 背面金属电极。

在上述任一项技术方案中，优选地，还包括：在形成所述正面金属电极和所述背面金属电极后，在所述隔离槽对应的位置进行划片处理。

根据本发明的另一方面，还提出了一种瞬变电压抑制二极管，采用如上述任一项技术方案所述的瞬变电压抑制二极管的制备方法制备而成。

通过以上技术方案，通过在衬底的垂直方向上形成串联的光电二极管和齐纳二极管，改善了半导体器件的反向特性，降低了电压浪涌对集成电路的影响程度，减小了附加电容，同时提高了半导体器件的集成化和可靠性。

附图说明

图1示出了根据本发明的实施例的瞬变电压抑制二极管的制备方法的示意流程图；

图2至图7示出了根据本发明的实施例的瞬变电压抑制二极管的制备方案的剖面示意图。

具体实施方式

为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。

图1示出了根据本发明的实施例的瞬变电压抑制二极管的制备方法的示意流程图。

如图1所示，根据本发明的实施例的瞬变电压抑制二极管的制备方法，包括：步骤12，在n型衬底上形成p型外延层，以完成光电二极管的制备；步骤14，在所述p型外延层上形成隔离槽，以每个所述隔离槽划分所述光电二极管为两个光电二极管单元；步骤16，在所述光电二极管单元的p型外延层中，依次形成p型注入区域和n型注入区域，以形 成与每个所述光电二极管串联连接的齐纳二极管；步骤18，在形成所述齐纳二极管的n型衬底上，形成正面金属电极和背面金属电极。

在该技术方案中，通过在衬底的垂直方向上形成串联的光电二极管和齐纳二极管，改善了半导体器件的反向特性，降低了电压浪涌对集成电路的影响程度，减小了附加电容，同时提高了半导体器件的集成化和可靠性。

其中，齐纳二极管具有雪崩击穿特性，正是基于雪崩击穿特征来消除电压浪涌，一方面，光电二极管的电容远小于齐纳二极管，因此，串联的光电二极管和齐纳二极管的总电容更小，这就减小了附加电容，另一方面，在衬底的垂直方向分布齐纳二极管和光电二极管，提高了器件的集成化和可靠性。

值得特别指出的是，通过隔离槽的形成，利于在工业量产上述瞬变电压抑制二极管的过程中进行划片处理，以形成高可靠性的tvs单元器件。

在上述技术方案中，优选地，在所述p型外延层上形成隔离槽，以每个所述隔离槽划分所述光电二极管为两个光电二极管单元，具体包括以下步骤：在所述p型外延层上形成氧化硅层；对所述氧化硅层和所述p型外延层进行图形化刻蚀至刻穿为止，并继续刻蚀所述n型外延层至指定厚度，以形成隔离孔；在所述隔离孔的内壁和底部通过离子扩散工艺，以形成n型扩散区；对所述n型扩散区进行热氧化处理，通过所述热氧化处理形成的热氧化层填充所述隔离孔，以形成所述隔离槽。

在该技术方案中，通过热氧化工艺来填充隔离孔，一方面，通过形成的n型外延层和p型外延层进行分压，另一方面，基于隔离槽实现更好准确地的划片处理，以提高量产的效率。

在上述任一项技术方案中，优选地，在所述p型外延层上形成氧化硅层，具体包括以下步骤：采用热氧化工艺对所述p型外延层进行处理，以形成氧化硅掩膜层。

在上述任一项技术方案中，优选地，在所述p型外延层上形成氧化硅层，具体包括以下步骤：采用化学气相淀积工艺对所述p型外延层进行处理，以形成所述氧化硅掩膜层。

在上述技术方案中，优选地，对所述n型扩散区进行热氧化处理，通过所述热氧化处理形成的热氧化层填充所述隔离孔，以形成所述隔离槽，具体包括以下步骤：采用温度范围为900～1000℃的热氧化工艺对所述n型扩散区进行热氧化处理，通过所述热氧化处理形成的热氧化层填充所述隔离孔，以形成所述隔离槽。

在上述任一项技术方案中，优选地，在所述光电二极管单元的p型外延层中，依次形成p型注入区域和n型注入区域，以形成与每个所述光电二极管串联连接的齐纳二极管，具体包括以下步骤：对所述p型外延层进行p型离子注入，所述p型离子注入的能量范围为40～100kev，所述p型离子注入的剂量范围为10e15～10e20/cm²，以形成所述p型掺杂区；对所述p型掺杂区进行退火处理，以形成所述p型注入区域；对所述p型注入区域进行n型离子注入，所述n型离子注入的能量范围为40～100kev，所述n型离子注入的剂量范围为10e15～10e20/cm²，以形成所述n型掺杂区；对所述n型掺杂区进行退火处理，以形成所述n型注入区域，进而形成所述齐纳二极管。

在上述任一项技术方案中，优选地，在所述光电二极管单元的p型外延层中，依次形成p型注入区域和n型注入区域，以形成与每个所述光电二极管串联连接的齐纳二极管，具体包括以下步骤：对所述p型外延层进行p型离子注入，所述p型离子注入的能量范围为40～100kev，所述p型离子注入的剂量范围为10e15～10e20/cm²，以形成所述p型掺杂区；对所述p型掺杂区进行n型离子注入，所述n型离子注入的能量范围为40～100kev，所述n型离子注入的剂量范围为10e15～10e20/cm²，以形成所述n型掺杂区；对所述p型掺杂区和所述n型掺杂区进行退火处理，以同时形成所述p型注入区域和所述n型注入区域，进而形成所述齐纳二极管。

在上述任一项技术方案中，优选地，在形成所述齐纳二极管的n型衬底上，形成正面金属电极和背面金属电极，具体包括以下步骤：在形成所述n型注入区域的n型衬底上，采用双面溅射工艺形成正面铝-硅-铜复合金属层和背面铝-硅-铜复合金属层，以分别作为所述正面金属电极和所述背面金属电极。

在上述任一项技术方案中，优选地，还包括：在形成所述正面金属电极和所述背面金属电极后，在所述隔离槽对应的位置进行划片处理。

图2至图7示出了根据本发明的实施例的瞬变电压抑制二极管的制备方案的剖面示意图。

如图2至图7所示，根据本发明的实施例的瞬变电压抑制二极管的制备方法，包括：如图2所示，在n型衬底101上形成p型外延层102，以完成光电二极管1a的制备；如图3和图4所示，在所述p型外延层102上形成隔离槽108，以每个所述隔离槽108划分所述光电二极管1a为两个光电二极管单元；如图5、图6和图7所示，在所述光电二极管单元的p型外延层102中，依次形成p型注入区域103和n型注入区域104，以形成与每个所述光电二极管1a串联连接的齐纳二极管1b；如图7所示，在形成所述齐纳二极管1b的n型衬底101上，形成正面金属电极105a和背面金属电极105b。

在该技术方案中，通过在衬底的垂直方向上形成串联的光电二极管1a和齐纳二极管1b，改善了半导体器件的反向特性，降低了电压浪涌对集成电路的影响程度，减小了附加电容，同时提高了半导体器件的集成化和可靠性。

其中，齐纳二极管1b具有雪崩击穿特性，正是基于雪崩击穿特征来消除电压浪涌，一方面，光电二极管1a的电容远小于齐纳二极管1b，因此，串联的光电二极管1a和齐纳二极管1b的总电容更小，这就减小了附加电容，另一方面，在衬底的垂直方向分布齐纳二极管1b和光电二极管1a，提高了器件的集成化和可靠性。

值得特别指出的是，通过隔离槽108的形成，利于在工业量产上述瞬变电压抑制二极管的过程中进行划片处理，以形成高可靠性的tvs单元器件。

如图3和图4所示，在所述p型外延层102上形成隔离槽108，以每个所述隔离槽108划分所述光电二极管1a为两个光电二极管1a单元，具体包括以下步骤：如图3所示，在所述p型外延层102上形成氧化硅层；如图3所示，对所述氧化硅层和所述p型外延层102进行图形化刻蚀至刻穿为止，并继续刻蚀所述n型外延层至指定厚度，以形成隔离孔；如 图3所示，在所述隔离孔的内壁和底部通过离子扩散工艺，以形成n型扩散区107；如图4所示，对所述n型扩散区107进行热氧化处理，通过所述热氧化处理形成的热氧化层106填充所述隔离孔，以形成所述隔离槽108。

在该技术方案中，通过热氧化工艺来填充隔离孔，一方面，通过形成的n型外延层和p型外延层102进行分压，另一方面，基于隔离槽108实现更好准确地的划片处理，以提高量产的效率。

在所述p型外延层102上形成氧化硅层，具体包括以下步骤：采用热氧化工艺对所述p型外延层102进行处理，以形成所述氧化硅掩膜层。

在所述p型外延层102上形成氧化硅层，具体包括以下步骤：采用化学气相淀积工艺对所述p型外延层102进行处理，以形成所述氧化硅掩膜层。

如图4所示，对所述n型扩散区107进行热氧化处理，通过所述热氧化处理形成的热氧化层106填充所述隔离孔，以形成所述隔离槽108，具体包括以下步骤：采用温度范围为900～1000℃的热氧化工艺对所述n型扩散区107进行热氧化处理，通过所述热氧化处理形成的热氧化层106填充所述隔离孔，以形成所述隔离槽108。

如图5和图6所示，在所述光电二极管1a单元的p型外延层102中，依次形成p型注入区域103和n型注入区域104，以形成与每个所述光电二极管1a串联连接的齐纳二极管1b，具体包括以下步骤：对所述p型外延层102进行p型离子注入，所述p型离子注入的能量范围为40～100kev，所述p型离子注入的剂量范围为10e15～10e20/cm²，以形成所述p型掺杂区；对所述p型掺杂区进行退火处理，以形成所述p型注入区域103；对所述p型注入区域103进行n型离子注入，所述n型离子注入的能量范围为40～100kev，所述n型离子注入的剂量范围为10e15～10e20/cm²，以形成所述n型掺杂区；对所述n型掺杂区进行退火处理，以形成所述n型注入区域104，进而形成所述齐纳二极管1b。

如图5、图6和图7所示，在所述光电二极管1a单元的p型外延层102中，依次形成p型注入区域103和n型注入区域104，以形成与每个所述光电二极管1a串联连接的齐纳二极管1b，具体包括以下步骤：对所 述p型外延层102进行p型离子注入，所述p型离子注入的能量范围为40～100kev，所述p型离子注入的剂量范围为10e15～10e20/cm²，以形成所述p型掺杂区；对所述p型掺杂区进行n型离子注入，所述n型离子注入的能量范围为40～100kev，所述n型离子注入的剂量范围为10e～1510e20/cm²，以形成所述n型掺杂区；对所述p型掺杂区和所述n型掺杂区进行退火处理，以同时形成所述p型注入区域103和所述n型注入区域104，进而形成所述齐纳二极管1b。

如图7所示，在形成所述齐纳二极管1b的n型衬底101上，形成正面金属电极105a和背面金属电极105b，具体包括以下步骤：在形成所述n型注入区域104的n型衬底101上，采用双面溅射工艺形成正面铝-硅-铜复合金属层和背面铝-硅-铜复合金属层，以分别作为所述正面金属电极105a和所述背面金属电极105b。

在形成所述正面金属电极105a和所述背面金属电极105b后，在所述隔离槽108对应的位置进行划片处理。

以上结合附图详细说明了本发明的技术方案，考虑到相关技术中提出的如何设计一种新的瞬变电压抑制二极管及其制备方案，以有效提高tvs器件反向特性和集成化的技术问题。因此，本发明提出了一种新的瞬变电压抑制二极管的制备方案，通过在衬底的垂直方向上形成串联的光电二极管和齐纳二极管，改善了半导体器件的反向特性，降低了电压浪涌对集成电路的影响程度，减小了附加电容，同时提高了半导体器件的集成化和可靠性。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。