电子封装件及基板结构的制作方法

本发明有关一种半导体封装结构，尤指一种能提高产品良率的电子封装件及其基板结构。

背景技术：

目前应用于晶片封装领域的技术繁多，例如芯片尺寸构装(chipscalepackage，简称csp)、芯片直接贴附封装(directchipattached，简称dca)或多芯片模组封装(multi-chipmodule，简称mcm)等覆晶型封装模组、或将芯片立体堆迭化整合为三维积体电路(3dic)芯片堆迭模组。

图1为悉知3dic芯片堆迭式半导体封装件1的剖面示意图。如图1所示，将一半导体芯片13通过多个焊锡凸块130设于一硅中介板(throughsiliconinterposer，简称tsi)12上，其中，该硅中介板12具有多个导电硅穿孔(through-siliconvia，简称tsv)120及形成于该导电硅穿孔120上并电性连接该些焊锡凸块130的线路重布层(redistributionlayer，简称rdl)121，同时该硅中介板12通过该些导电硅穿孔120与多个导电元件110结合至一封装基板11上，且以底胶10’包覆该些导电元件110与该些焊锡凸块130，并以封装胶体10包覆该半导体芯片13与该硅中介板12。

然而，悉知半导体封装件1中，于温度循环(temperaturecycle)或应力变化时，如通过回焊炉、或经历落摔等制程或测试时，该半导体芯片13及该硅中介板12会因热膨胀系数(coefficientofthermalexpansion，简称cte)不匹配(mismatch)而与该封装胶体10或底胶10’分离，即产生脱层(delaminating)问题，造成该硅中介板12无法有效电性连接该半导体芯片13或无法通过可靠度测试，致使产品良率不佳。此外，由于前述位于半导体封装件1边缘的封装胶体10的硬度较低，受力易容易发生脱层或断裂问题。

因此，如何克服上述悉知技术的种种问题，实已成目前亟欲解决的课题。

技术实现要素：

鉴于上述悉知技术的种种缺失，本发明提供一种电子封装件及基板结构，可避免发生脱层

本发明的基板结构，包括：一基板，其具有相对的第一表面及第二表面与多个结合于该基板的导电体；以及至少一穿孔，其贯穿该基板的第一表面及第二表面。

本发明复提供一种电子封装件，包括：第一基板，其具有多个结合于该第一基板的第一导电体；第二基板，其接置于该第一基板上，且该第二基板具有多个结合于该第二基板的第二导电体；至少一穿孔，其形成于该第一基板及/或该第二基板且贯穿该第一基板及/或该第二基板；以及封装体，其形成于该第一基板上且包覆该第二基板并填充于该穿孔中。

前述的电子封装件及基板结构中，该基板、第一基板、第二基板为半导体板材或陶瓷板材。

前述的电子封装件及基板结构中，该基板、第一基板、第二基板具有至少一角落，以令该穿孔设于该角落位置。前述的电子封装件及基板结构中，该基板、第一基板、第二基板具有侧面，以令该穿孔设于该侧面。

前述的电子封装件及基板结构中，该导电体、第一导电体、第二导电体为线路层、导电柱或导电凸块所组群组的其中一者。

由上可知，本发明的电子封装件及基板结构，主要通过于该基板(第一基板、第二基板)上形成穿孔，以于形成该封装体时，其胶材能填充于该穿孔内，而增加该基板与封装体之间的结合力，故能避免脱层的问题。

附图说明

图1为悉知半导体封装件的剖面示意图；

图2为本发明的电子封装件的剖面示意图；以及

图3a及图3b为本发明的基板结构的穿孔的不同实施例的上视示意图。

符号说明

1半导体封装件

10,201封装胶体

10’,200底胶

11封装基板

110导电元件

12硅中介板

120导电硅穿孔

121线路重布层

13半导体芯片

130焊锡凸块

2电子封装件

20封装体

21第一基板

21a第一表面

21b第二表面

21c,22c侧面

210第一导电体

22第二基板

22a第三表面

22b第四表面

220第二导电体

23第三基板

230第三导电体

24,24’穿孔

a布线区

c角落。

具体实施方式

以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。

须知，本说明书所附附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”、“第三”、“第四”及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。

图2为本发明的电子封装件2的剖面示意图。如图2所示，该电子封装件2包括有第一基板21、接置于该第一基板21上的第二基板22、接置于该第二基板22上的第三基板23、以及形成于该第一基板21上以包覆该第二基板22与第三基板23的封装体20。

所述的第一基板21具有至少一贯穿该第一基板21的穿孔24与多个第一导电体210。具体地，该第一基板21具有相对的第一表面21a与第二表面21b、及邻接该第一与第二表面21a,21b的侧面21c(如第3a图所示)，且该穿孔24连通该第一表面21a与第二表面21b。

于本实施例中，该第一基板21为陶瓷板材，以作为封装基板，且该第一导电体210为线路层、导电柱或导电凸块所组群组的其中一者。

所述的第二基板22及第三基板23分别具有多个第二导电体220及第三导电体230。

于本实施例中，该第二基板22及第三基板23为半导体板材，以令该第二基板22作为中介板而接置于该第一基板21上，该第三基板23作为电子元件而接置于该第二基板22上，且该第二导电体220及第三导电体230为线路层、导电柱或导电凸块所组群组的其中一者。具体地，该第三基板23(即电子元件)为主动元件、被动元件或其二者组合等，其中，该主动元件为例如半导体芯片，且该被动元件为例如电阻、电容及电感。

此外，该第二基板22具有相对的第三表面22a与第四表面22b、及邻接该第三与第四表面22a,22b的侧面22c。

又，该第二导电体220及第三导电体230电性连接该第一导电体210。

另外，该穿孔24’亦可选择性地形成于该第二基板22上且贯穿该第二基板22。

具体地，该穿孔24,24’的位置不会与该导电体的位置相重迭。较佳地，如第3a图所示，该穿孔24位于该第一基板21的布线区a(用以布设该第一导电体210的区域)外围，例如，该第一基板21可具有至少一角落c，以供该穿孔24设于该角落c的位置；或者，如第3b图所示，该穿孔24’可位于该第二基板22的侧面22c上，而于该第二基板22的侧面22c上形成凹槽。

应可理解地，该第一基板21的穿孔24的位置与该第二基板22的穿孔24’的位置可互换。

所述的封装体20包覆该第二基板22及第三基板23并填充于该些穿孔24中。

于本实施例中，该封装体20包含底胶200与封装胶体201，该底胶200形成于该第一基板21与第二基板22之间及该第二基板22与第三基板23之间，且该封装胶体201形成于该第一基板21的第一表面21a上以包覆该第二基板22及第三基板23。

综上所述，本发明的电子封装件2及基板结构(如第一基板21或第二基板22)，主要通过该穿孔24,24’的设计，以供灌注该封装体20时，该封装体20(底胶200、封装胶体201)的胶材能填充于该穿孔24,24’内，而增加该第一及第二基板21,22与该封装体20之间的接触面积，以强化该第一及第二基板21,22与该封装体20之间的结合力，故能避免脱层的问题而达到信赖性补强，且能在不增加该电子封装件2的尺寸及该基板结构的尺寸下提升第一及第二基板21,22与该封装体20之间的结合力。

应可理解地，本发明的电子封装件不限于上述实施例，其可为其它封装结构，例如覆晶封装、打线封装等，也就是只需应用到基板结构即可。

上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。