图像传感器及其制造方法和包括图像传感器的光电系统与流程

本发明涉及图像传感器领域，具体涉及包括操作性连接到控制单元的多个像素的图像传感器，所述控制单元包括用于选择地读出多个像素的读出电路。根据本发明的图像传感器实现了将多个像素与控制单元简单高效地集成在小的占用区(footprint)中，从而形成紧凑的集成电路架构，并且实现了改进的像素敏感度。而且，本发明的图像传感器的独特像素设计使得可以获得具有高的光电导增益、增强的响应度和/或短的响应时间的像素。本发明还涉及一种包括所述图像传感器的光电系统，以及一种制造所述图像传感器的方法。

背景技术：

已知在众多应用中使用图像传感器，仅列举一些，所述应用涵盖从普通消费者小配件领域到专业的摄影，以及商业、医疗和/或科学用途。

通常的图像传感器包括操作性连接到控制单元的多个像素，每个像素包括光敏元件或者光电探测器，所述控制单元包括读出电路，该读出电路用于选择地读出由入射到多个像素的每个像素的光敏元件上的光产生的光信号。

大多数图像传感器采用光电二极管作为它们的像素中的光敏元件。考虑到对于可见光和红外光范围，通常的光电二极管的量子效率不能超过一，这样的图像传感器非常依赖于达到非常低的噪声水平和/或使用长的曝光时间来实现高信噪比。

然而，这两种技术都具有重大不足。例如，设计图像传感器电路以实现低噪声需要将前置放大级尽可能地设置在电荷-产生元件(即，光电二极管)附近，如同例如在其中放大器集成在像素内的有源像素传感器中所做的。并且，整体的读出电路的设计变得更复杂。另一方面，增加曝光时间降低了图像传感器的有效的帧速率并且可以导致模糊效应。并且，更长的曝光时间增强了热噪声的不利影响，这进而使得对读出电路的设计要求更加苛刻。

其他已知的技术，诸如例如雪崩光电二极管或者图像增强器，尽管能够通过载流子倍增效应提供具有一些光电导增益的光电探测器，但是已经证明将它们集成到高分辨率的图像传感器是很困难的。并且，这些技术需要不适用于实际的图像传感器的操作条件(例如，雪崩光电二极管通常要求很高的反向偏压以正常运行)，如同例如在“Smart CMOS Imaging Sensors and Applications”第二章，Jun Ohta，CRC Press，2007年9月19日所公开的。

对于不同应用，使用基于二维(2D)材料(诸如例如石墨烯)的有源装置是正在进行的研究对象。例如，具有由石墨烯制成的光敏元件的单像素光电探测器已经被证明是概念性验证(proof of concept)。还已经提出了在全尺寸的图像传感器的像素中使用基于二维(2D)材料(例如，石墨烯，如在例如US 8,053,782B2中公开的)或者基于半导体纳米晶体材料(例如，量子点，参见例如美国专利US 8,803,128B2)的光电探测器。然而，这样的图像传感器通常显示出有限的光电导增益。

文献WO 2013/017605A1公开了一种光电晶体管，该光电晶体管包括由石墨烯制成的传输层，以及置于传输层的上面并且由胶体量子点制成的敏化层。该敏化层吸收入射光并且感应与其关联的传输层的导电性的变化。石墨烯的高载流子移动性以及量子点中的长载流子寿命使得其中公开的光电晶体管能够获得大的光电导增益。然而，装置仅能以增大的暗电流电平为代价而实现希望的响应度水平，这进而降低了装置的敏感度和散粒噪声限度。

因此，非常希望有如下的图像传感器，其中它们的像素的光敏元件能够提供高光电导增益，而不用由于例如高暗电流电平而影响像素敏感度。

考虑的另一个重要方面是图像传感器将要操作的光谱范围，由于这将极大地决定对用于制造像素的光敏元件的可用的光吸收材料的选择。

在这个意义上，硅被广泛用于在可见和近红外范围内操作的图像传感器中。相比较，除了别的以外，化合物诸如铟镓砷或碲镉汞(HgCdTe)等经常用于红外范围(包括短波红外和/或长波红外子范围)。最后，对于在紫外区域和较短波长范围操作的图像传感器，一些已知的合适材料包括宽隙半导体，诸如例如铝镓氮。或者，基于硅的背面-减薄或者增强的图像机(诸如例如微通道板(MCP)光电探测器)的技术也可以用于较短的波长范围。

另一方面，在大多数图像传感器中用硅实现读出电路(通常也被称为读出集成电路或者ROIC)，例如采用CMOS技术。

这意味着仅对于那些被设计成在可见和/或近红外范围内操作的图像传感器能够实现图像传感器的多个像素与所述像素的读出电路的单片集成。然而，在其他光谱范围内操作的图像传感器将要求硅(例如，CMOS技术)与其他用于像素的光电探测器的材料(诸如，铟镓砷)的混合集成。这样的混合集成涉及困难且昂贵的接合工艺，如例如在US 2008/093554A1和US 6,107,618A中所描述的，这进而规定了像素尺寸的下限。

近年来发展的三维(3D)集成电路技术允许通过将有源装置(例如晶体管)布置在不同高度的多个水平处来制造集成电路，从而有利地开发结构的第三维度。

除了以减小的占用区获得非常紧凑的结构外，与常规集成电路相比，3D集成电路提供了改进的电气性能。例如，由于电气互连部能够分布在有源装置的多个水平之间的整个表面之上，较高密度的更短互连部是可能的，这导致了以更大带宽为特征的更快的电路。另外，通过使用例如晶圆凸块工艺来形成互连部，不同制作技术和/或材料的电路的异构集成变得可能。

第一类型的3D制造技术，又称为3D封装，包括将若干半导体晶圆和/或芯片进行堆叠，并且采用穿过基板通道(TSV，through-substrate-vias)和传统的互连部技术诸如引线接合(wire bonding)和/或倒装芯片接合(flip-chip bonding)来将它们竖直互连部，以实现全操作竖直堆叠。替换地，单片3D集成是另一种类型的3D制造技术，其中有源装置的层被顺序地生成或沉积在同一基底上。

文献US 8,796,741B2公开了一种单片3D集成电路装置，其包括第一层和第二层，第一层包括多个第一有源装置，第二层包括多个第二有源装置，所述多个第二有源装置包括石墨烯层。

因此本发明的一个目的是提供一种增强的图像传感器，其中能够以简单高效的方式实现图像传感器的像素与控制单元的集成，同时导致高度紧凑的集成电路架构。

本发明的另一个目的是提供一种图像传感器，其中图像传感器的像素包括改进的光敏元件，所述光敏元件具有高的光电导增益、增强的响应度和/或短的响应时间。

本发明的又一个目的是提供一种具有改进的像素敏感度的图像传感器，并且该图像传感器不需要装置的深度冷却来实现高的信噪比。

US 2011/315949A1公开了一种用于感测光子的设备和方法，其中该设备包括多个相互堆叠布置的光子感测层，以及在每两个相邻的光子感测层之间的中间颜色过滤层以阻止光的相应颜色分量行进到该颜色过滤层附近的光子感测层。关于颜色过滤层，对于一些实施方案，它们包括例如由ZnO层制造的反射涂层。在US 2011/315949中没有公开该ZnO层的其他功能。

为了深入理解在US 2011/315949A1的设备和本发明之间的区别，必须指出感光层(如在本文中限定的)吸收入射光并且引起在与其关联的传输层的传导性的变化。US 2011/315949A1的设备不包括感光层(即，吸收层)和传输层这样的布置，而是相比较，吸收层与传输层相同，具体地称为光子感测层的层，并且因此在US 2011/315949A1中根本没有公开感光层。

在US 2011/315949A1中公开的设备中，由石墨烯制成的光感测层吸收仅约2.3％的光并且因此需要许多层的石墨烯来实现高的外量子效率。

在US 2011/315949A1中也没有公开暗电流抑制电路。事实上，US 2011/315949A1的设备的电极或任何其他元件都没有实现暗电流抑制电路。

技术实现要素：

本发明的目的通过所提供的图像传感器、光电系统和用于制造图像传感器的方法得以实现。还限定了本发明的其他有利的实施方案。

本发明的一方面涉及一种图像传感器，该图像传感器包括操作性连接到控制单元的多个像素，该控制单元包括用于选择地读出由入射到多个像素的光产生的光信号的读出电路。该图像传感器的特征在于其包括单片三维集成电路，该单片三维集成电路包括具有多个第一堆叠层的上层以及具有多个第二堆叠层的下层，下层位于上层的下方。多个像素中的每个像素包括：

—光敏元件，所述光敏元件布置在所述上层的选定位置，所述光敏元件包括与传输层相关联的光敏层，所述传输层包括至少一个二维材料层；

—有源装置，所述有源装置布置在所述下层的选定位置，所述有源装置包括至少一个半导体材料层并且操作性地耦接到所述光敏元件；

—第一中间端子，所述第一中间端子电路性连接至所述光敏元件；以及

—输出端子，所述输出端子电路性连接至读出电路；

根据本发明，与传输层关联的光敏层优选指的是以下事实，即，光敏层布置/设置在所述光敏元件的传输层上面(诸如例如直接在上面)或者替代地下面(诸如例如直接在下面)。

形容词“中间(intermediate)”已经被用来标示上述第一中间端子，因为该端子是位于像素的中间位置、在输出端子之前的电路元件，并且用于将光敏元件与输出端子连接的目的并且因此将光敏元件与连接到所述输出端子的电路的其他部件相连接。

本发明的图像传感器进一步包括暗电流抑制电路，所述暗电流抑制电路被配置成大体上抑制在曝光周期中由像素的光敏元件产生的暗电流。并且，本发明的图像传感器的控制单元至少部分地布置在所述下层，并且被配置成在给定的像素待要被读出时，将所述像素的第一中间端子：

—通过暗电流抑制电路与所述像素的输出端子电路性连接；

—或者与所述像素的输出端子以及与所述暗电流抑制电路电路性连接。

如上所述，关于US 2011/315949A1，其中公开的设备的由石墨烯制成的光感测层仅吸收约2.3％的光。相比较，本发明的图像传感器的光敏元件吸收几乎100％的光，从而实现高的外量子效率。

由于使用单片三维集成电路，可以获得具有非常紧凑的结构的图像传感器。尤其是，通过在上层布置像素的光敏元件，并且在下层布置像素的有源装置，像素的占用区能够被制造得非常小而不用牺牲像素填充因数，该像素填充因数仍然可以很高或者甚至接近100％。并且，通过将控制单元部分地甚至完全地设置在下层获得对结构高度的有效利用。

在本发明的上下文中，单片三维集成电路优选地是指在同一基底上顺序生成或沉积的层的堆叠布置。

控制单元可以布置在单片三维集成电路的下层的一个或多个层中，其中所述一个或多个层中的一层为半导体材料层。在一些实施方案中，控制单元的半导体材料层设置于像素的有源元件的半导体材料层的上面或者下面。然而，在另一些实施方案中它们是同一层。

在本发明的上下文中，术语“二维材料”优选地是指包括布置成二维片材的多个原子或分子的材料，二维片材的厚度大体上等于组成该二维片材的原子或分子的厚度。

在一些实施方案中，一个或多个像素的光敏元件的传输层包括至少5、10、20、40或者甚至50层二维材料。

并且，在本发明的上下文中，与传输层相关联的光敏层优选地涉及以下事实，即在光敏层中的光吸收导致传输层内的电荷载流子密度的变化，该传输层在一个实施方案中包括石墨烯。

这可以例如是由于以下过程：

在光敏层中产生的电子空穴对中的电子(或者空穴)由于吸收光子能够被传输到传输层，而所述电子空穴对中的空穴(或者电子)保持留在光敏层中或者在光敏层和传输层之间的界面，诸如在例如置于二者之间的介电层中。在一些实施方案中，光敏层置于传输层上面，诸如例如直接放在上面。替换地，在另一些实施方案中，光敏层置于传输层下面，诸如例如直接放在下面，使得光子必须在到达光敏层之前穿过传输层，光子将在光敏层被吸收。

替代地，光敏层中的光吸收导致在光敏层的表面附近的束缚电荷。这将电荷吸到石墨烯中和/或形成传输层的任何其他材料中，从而改变传输层的导电性。

在这个意义上，由光敏层和传输层形成的异质结使重新结合变慢，并且使得对于单个吸收的光子可以收集若干电载流子，异质结与包括在传输层中的二维材料的高载流子迁移率组合，导致像素的光敏元件具有非常高的光电导增益和响应度的特征。

另外，像素的光敏元件的光谱灵敏度能够通过适当地选择光敏层的材料而有利地调整。这样，用于光敏元件的光电检测的光谱范围可以扩展到大的带宽上。

最后，暗电流抑制电路使得可以大体上抑制由于偏置电压而在光敏元件中产生的暗电流。这样，不再需要为了保持低的暗电流水平而放弃光敏元件的电气性能方面(例如响应度方面)。因此，无论施加的偏置电压如何，本发明的图像传感器使得可以获得增强的像素敏感度和高的信噪比，甚至都不用将装置冷却。

在本发明的上下文中，如果在暗电流抑制电路的输出节点的剩余的暗电流小于在暗电流抑制电路的输入节点的原始暗电流的25％、20％、15％、10％、8％、5％、3％或者甚至1％，则认为已经大体上抑制了在曝光周期中由像素的光敏元件产生的暗电流。

替换地，在本发明的一些实施方案中，图像传感器的控制单元被配置成，在给定的像素待要被读出时，将所述像素的第一中间端子与所述像素的输出端子电路性连接，所述输出端子通过暗电流抑制电路被电路性连接至读出电路。

在一些实施方案中，一个或多个像素的光敏元件的光敏层包括光吸收半导体、2D材料、聚合物、染料、量子点(诸如例如胶质量子点)、铁电体、钙钛矿和/或它们的组合。

光敏层可以包括例如含有上述材料的混合物的纳米复合材料膜。该光敏层也可以是单层结构，或者替换地，可以是多层结构，在多层结构中上述材料中的一种或多种构成相互堆叠的不同的层，每层的厚度优选地在大约5nm至大约400nm之间。

在那些其中光敏层包括量子点的实施方案中，量子点优选为以下类型中的一种或多种：Ag₂S、Bi₂S₃、CdS、CdSe、CdHgTe、Cu₂S、CIS(铜铟二氧化硫)、CIGS(铜铟镓硒)、CZTS(铜锌锡硫)、Ge、HgTe、InAs、InSb、ITO(铟锡氧化物)、PbS、PbSe、Si、SnO₂、ZnO和ZnS。

类似地，在一些实施方案中，包括在一个或多个像素的光敏元件的传输层中的至少一个二维材料层包括以下材料中的一种或多种：石墨烯、MoS₂、MoSe₂、WS₂、WSe₂、黑磷、SnS₂、和h-BN(六方氮化硼)。

在本发明的一些实施方案中，暗电流抑制电路包括至少一个电平位移器，该电平位移器适于减去与在曝光周期中由像素的光敏元件的暗电流产生的电压电平大体上相等的一个电压电平。并且，在这些实施方案中，控制单元被配置成在给定像素待要被读出时，将第一中间端子与所述至少一个电平位移器的给定电平位移器的输入节点电路性连接，并且将所述像素的输出端子与所述给定电平位移器的输出节点电路性连接。

电平位移器通过有利地移除在曝光周期中由于暗电流整合而引起的平均固定图案噪声的估值而执行暗帧减法。

在本发明的上下文中，如果一个电压电平与另一个电压电平的不同小于25％、20％、15％、10％、8％、5％、3％或者甚至1％，则认为两个电压电平大体上相等。

在本发明的上下文中，如果沿着垂直于至少一个半导体材料层的方向上，单片三维集成电路的一层(或者一个元件或者一个装置)比另一个距离单片三维集成电路的下层的至少一个半导体材料层更远，则认为单片三维集成电路的所述一层(或者一个元件或者一个装置)在另一个的上面。

类似的，如果沿着所述垂直方向，单片三维集成电路的一层(或者一个元件或者一个装置)比另一个离所述单片三维集成电路的下层的至少一个半导体材料层更近，则认为单片三维集成电路的所述一层(或者一个元件或者一个装置)在另一个的下面。

还根据本发明，除非另有明确声明，否则不将术语上面(或下面)隐含地理解为一层(或者元件或者装置)紧接或者直接在另一个的上面(或下面)。在这个意思上，一层置于另一层上面(或下面)不排除在二者之间布置有附加层的可能性。

同样地，在本发明的上下文中，术语电路性连接优选是指以下事实，即第一实体(例如端子、元件或电路)可以通过电路连接到第二实体，所述电路可以包括操作性地布置在所述两个实体之间的一个或多个导电迹线和/或一个或多个电路部件。因此，除非明确声明，否则术语电路性连接不应被理解为需要将第一实体直接地欧姆性连接到第二实体(即，不需要任何中间电路部件)。

在一些其他实施方案中，控制单元包括用于使多个像素偏置的偏置电路，并且暗电流抑制电路包括至少一个参考元件，所述参考元件具有大体上与像素的光敏元件的暗电导匹配的暗电导。所述参考元件/每个参考元件电路性连接在第二中间端子和第二偏置端子之间，所述第二偏置端子电路性连接到偏置电路。并且，每个像素的光敏元件电路性连接在所述像素的第一中间端子和设置在所述像素中的第一偏置端子之间，每个像素的第一偏置端子电路性连接到偏置电路。在这些实施方案中，偏置电路适于在多个像素中的一个像素的光敏元件的第一偏置端子和至少一个参考元件的第二偏置端子之间提供偏置电压。此外，控制单元被配置成，在给定的像素待要被读出时，将所述像素的第一中间端子和所述至少一个参考元件的一个参考元件的第二中间端子与所述像素的输出端子电路性连接。

类似于关于在术语“第一中间端子”中的形容词“中间”的含义在上文所述的，所述形容词也被用于标示上述第二中间端子，因为该第二中间端子也是位于图像传感器中的中间位置(在像素内或者像素外，取决于实施方案)、在输出端子之前的电路元件，并且在该情况下用于将参考元件与电路的其他部件连接的目的。

这样，参考元件或者盲元件仿真在曝光周期中像素的光敏元件的行为，使得能够实现通过入射光在像素的光敏元件中产生的光信号的平衡读出方案。

根据本发明，如果参考元件的暗电导与像素的光敏元件的暗电导的差别不大于25％、20％、15％、10％、8％、5％、3％或者甚至1％，则参考元件的暗电导大体上与像素的光敏元件的暗电导匹配。

在这些实施方案中，施加在像素的光敏元件的第一偏置端子和至少一个参考元件的第二偏置端子之间的偏置电压优选地为平衡电压。即，施加在所述第一偏置端子和偏置电路的参考端子之间的第一偏置电压与施加在所述第二偏置端子和所述参考端子之间的第二偏置电压是对称的(即，相同幅度但是符号相反)。

然后，通过将所述像素的第一中间端子和所述至少一个参考元件中的参考元件的第二中间端子与所述像素的输出端子电路性连接，通过两个中间端子的连接在结果节点形成的不同电压直接包括所述像素的光信号。

优选地，至少一个参考元件中的参考元件布置在所述上层并且包括传输层，所述传输层包括至少一个二维材料层。更优选地，所述参考元件还包括与所述参考元件的传输层相关联的光敏层。

由于参考元件的结构模仿像素的光敏元件的结构，可以以简单的方式获得具有与光敏元件的暗电导精确匹配的暗电导的参考元件。

在一些实施方案中，所述参考元件具有与像素的光敏元件相同的几何结构，但是具有更小的横向尺寸。这样，由于参考元件的存在，实际占用空间的总开销被最小化而不用改变所述参考元件的暗电导，所述参考元件的暗电导必须与光敏元件的暗电导大体上匹配。

在一个实施方案中，至少一个参考元件的横向尺寸在用于多个像素的光敏元件的运行的波长范围的衍射极限之下。这样，至少一个参考元件不妨碍任何光入射在图像传感器上。

在一些实施例中，其中参考元件包括传输层和与传输层相关联的光敏层，所述参考元件还包括置于所述参考元件的光敏层和传输层上面的第一阻光层。

第一阻光层有利地覆盖所述参考元件的光敏层和传输层，从而确保没有通过入射到图像传感器上的光而在参考元件中生成光信号。否则，所述参考元件的暗电导将会被不希望地改变，并且因此，参考元件从在像素的光敏元件产生的光信号中减去暗电流分量的能力将下降。

更优选地，所述参考元件还包括置于所述参考元件的光敏层和传输层的下面的第二阻光层。

第二阻光层保护所述参考元件的光敏层和传输层免受能够通过单片三维集成电路的下层中的层而到达的光，而这可能在图像传感器包括透明或者部分透明的基底的那些情况中发生。

在一个实施方案中，第一和/或第二阻光层采用钝化层的形式，所述钝化层优选地包括氧化物。

替换地，在这些情况的其他实施例中，所述参考元件的光敏层在多个像素的光敏元件的运行波长范围内不敏感。

由于入射到所述参考元件上的光不能被参考元件的光敏层吸收，因此这消除了对阻光层的需要，从而导致更简单的参考元件设计。

在本发明的上下文中，如果所述参考元件的光敏层在多个像素的光敏元件的运行波长范围内的任何给定波长的光谱吸收率小于光敏元件对于该运行波长范围的最低光谱吸收率的25％，则认为参考元件的光敏层在多个像素的光敏元件的运行波长范围内是不敏感的。

可选地，所述参考元件布置在多个像素的一个像素的光敏元件的下面。这样的布置结构有利地利用了集成电路的第三维度以获得更加紧凑的结构。并且，通过将参考元件置于光敏元件的下面，也阻止了通过参考元件的传输层和/或光敏层吸收光。

然而，在其他实施方案中，所述参考元件置于与像素的光敏元件相同的层上。

替换地，至少一个参考元件的一个参考元件可以布置在所述下层并且包括电阻器。这样的电阻器可以是固定电阻器，或者替换地，可以是可变电阻器(诸如例如模拟和/或数字可变电阻器)。

可以采用便宜的硅基技术，诸如例如CMOS技术，在单片三维集成电路的下层有利地实现所述电阻器。而且，通过将一个或多个参考元件放到下层，上层中更多的空间变成可用于像素的光敏元件。

在一些情况下，上层包括与多个像素的光敏元件相关联的一个或多个绝缘层。在这样的情况下，多个像素中的至少一个像素可以优选地包括：

—背栅端子，所述背栅端子置于所述至少一个像素的光敏元件的下面，在置于多个像素的光敏元件下面的绝缘层和单片三维集成电路的下层之间；和/或

—顶栅端子，所述顶栅端子置于所述至少一个像素的光敏元件的上面。

优选地，所述一个或多个绝缘层包括氧化物。

根据本发明，与光敏元件相关联的绝缘层优选是指以下事实，即绝缘层置于所述光敏元件的传输层和光敏层二者的上面(诸如例如直接置于上面)或者替换地下面(诸如例如直接置于下面)。

通过设置背栅端子和/或顶栅端子，可以选通所述像素的光敏元件以细微地控制光敏层的传导和光敏感度。

优选地，顶栅端子由透明材料制成，以便不阻碍像素的光敏元件的吸光能力。

在那些至少一个参考元件中的参考元件包括传输层的情况下，所述参考元件还可以包括置于参考元件的传输层的下面的背栅端子和/或置于参考元件的传输层上面的顶栅端子。更优选地，在所述参考元件的传输层和背栅端子(或顶栅端子)之间设置绝缘层。

每个像素的光敏元件在其端部包括漏接触部(drain contact)和源接触部(source contact)。漏接触部电路性连接至像素的第一中间端子，而源接触部电路性连接至像素的第一偏置端子。

在一些实施方案中，偏置电路还适于在像素的光敏元件的源接触部和漏接触部均提供电压偏置。在这种情况下，光敏元件的源接触部的电压优选地以V_SRC＝V_OFFSET+V_BIAS给出，而光敏元件的漏接触部的电压优选地以V_DRN＝V_OFFSET给出。V_OFFSET是施加在漏接触部和源接触部的共模电压或者电压偏移，而V_BIAS是光敏元件的端部两端的压降。

类似地，在那些至少一个参考元件中的参考元件包括传输层的情况下，所述参考元件在其端部优选地包括漏接触部和源接触部。在这种情况下，偏置电路还可以适于以与上述用于光敏元件的相同方式在所述参考元件的漏接触部和源接触部均提供电压偏置。

优选地，多个像素中的至少一个像素包括导电互连部(conductive interconnect)，以将所述像素的有源装置耦接到所述像素的光敏元件。

在一些情况下，导电互连部包括竖向接触部，所述竖向接触部从单片三维集成电路的下层延伸至上层并且具有连接到所述像素的有源装置的第一部分和如下的第二部分，所述第一部分置于所述有源装置的至少一个半导体层上，所述第二部分欧姆性连接到所述像素的光敏元件的传输层。

在像素的有源装置处于所述像素的光敏元件的传输层的垂直投影中时，这种类型的导电互连部特别有利。在这些情况下，所述光敏元件的传输层与竖向接触部在第二部分垂直相交，在竖向接触部和包括在传输层中的至少一个二维材料层之间可以获得良好的欧姆性连接。

第一部分和/或第二部分可以在竖向接触部的端部，或者替换地，在竖向接触部的中间点。在一个优选实施方案中，第一部分和第二部分在竖向接触部的相对端部。

替换地，在一些其他实施方案中，导电互连部包括竖向接触部和横向接触部(lateral contact)，所述竖向接触部从单片三维集成电路的下层延伸至上层，并且具有连接到所述像素的有源装置的第一部分，所述第一部分置于所述有源装置的至少一个半导体层上，横向接触部被布置在所述上层并且连接到竖向接触部的第二部分。横向接触部欧姆性连接到所述像素的光敏元件的传输层，并且包括与所述光敏元件的传输层平行的部分。

横向接触部使得可以克服表面粗糙度，甚至是集成电路表面的沟，并且以更灵活的方式与光敏元件的传输层建立良好的电连接，特别是在导电互连部的竖向接触部不能被布置在所述像素的光敏元件的传输层下方时，更是如此。

优选地，与所述光敏元件的传输层平行的所述部分直接置于所述传输层上面、直接置于所述传输层下面或者与所述传输层共面。这样的布置促进了，横向接触部与包括在像素的光敏元件的传输层中的一个或多个二维材料层在结构上和电气上的连接。

多个像素的每个像素的有源装置可以包括开关、放大器、滤波器、数字转换器、电平位移器和/或存储元件。

根据本发明，术语有源装置优选地是指包括至少一个晶体管并且需要至少一个控制信号或偏置电压的装置，而不管所述装置是否实现任何增益。

对于那些要求高带宽和吞吐量的图像传感器的应用，可以优选地将更多的电子元器件嵌入到每个像素中。

在本发明的图像传感器的一些实施方案中，多个像素被分成集群，每个集群包括一个或多个像素，每个集群的一个或多个像素的光敏元件的光敏层对不同的光谱范围敏感。

这使得可以获得以下图像传感器，所述图像传感器具有扩展的操作频率范围，覆盖X-射线光和紫外(UV)一直到红外光(IR)，包括近红外(NIR)、短波红外(SWIR)、中波红外(MWIR)以及长波红外(LWIR)，以及甚至兆赫兹频率。还允许通过例如裁剪选择用于光敏层的材料的性能而实现具有多色像素的图像传感器。

优选地，对于多个像素的至少一个像素，所述至少一个像素的有源装置操作地耦接到所述至少一个像素的光敏元件的第一中间端子。这样的互连方案允许有源装置实现将在给定的像素的光敏元件产生的光信号传输到所述像素的输出端子所需要的电路的部分或甚至全部。

在本发明的图像传感器的某些实施方案中，多个像素被布置成包括多个行和列的二维阵列。优选地，阵列的行和/或列是可连续寻址的。

在第一组这样的实施方案中，暗电流抑制电路包括：与阵列中的列数目相同的参考元件，每个参考元件与不同列的像素相关联；每个像素的有源装置包括第一开关以及第二开关，第一开关被配置成选择性地将像素的第一中间端子连接到与所述像素的列相关联的参考元件的第二中间端子，第二开关被配置成选择性地将像素的第一中间端子连接到像素的输出端子；并且读出电路包括：

—与列数目相同的放大器，每个放大器具有输入端子，所述输入端子电路性连接至给定列的像素的输出端子；以及

—存储元件，所述存储元件串联连接至每个放大器的输出端子，每个存储元件被配置成存储与在所述给定列的像素中产生的光信号成比例的电压。

考虑到整列像素共享相同的参考元件和大多数的读出电路，极大地简化了这些实施方案中结果形成的像素设计。

在第二组这样的实施方案中，暗电流抑制电路包括布置在多个像素中的每个像素中的参考元件，每个参考元件的第二中间端子连接到像素的第一中间端子；并且每个像素的有源装置包括连接至像素的输出端子的行选择开关。

尽管增加了像素设计的复杂度，但是每个像素中具有参考元件提供了更好控制以抑制像素的光敏元件产生的暗电流，这是因为能够微调每个参考元件，使得所述参考元件的暗电导与所述参考元件相关联的光敏元件的暗电导密切匹配。

在所述第二组的一个实施方案中，每个像素的有源装置的行选择开关被配置成将像素的输出端子选择连接到像素的第一中间端子；并且读出电路包括：

—与列数目相同的放大器，每个放大器具有输入端子，所述输入端子电路性连接至给定列的像素的输出端子；以及

—存储元件，所述存储元件串联连接至每个放大器的输出端子，每个存储元件被配置成存储与在所述给定列的像素中产生的光信号成比例的电压。

就像素设计而言，由于将参考元件包含在像素中与像素的有源装置的简化设计相互平衡，上述的实施方案构成了在像素设计方面的良好的权衡。

在所述第二组的一个替换实施方案中，每个像素的有源装置还包括：

—放大器，所述放大器具有输入端子和输出端子，所述输入端子电路性连接至第一中间端子；以及

—存储元件，所述存储元件串联连接至放大器的输出端子，存储元件被配置成存储与像素的光敏元件中产生的光信号成比例的电压；并且

其中行选择开关被配置成选择性地将像素的输出端子连接到存储元件。

像素内放大使得像素对噪声更加稳定并且允许更快的像素读取，从而提高了图像传感器的像素阵列的可扩展性。

在根据本发明的图像传感器的另一些实施方案中，暗电流抑制电路包括代替参考元件的电平位移器。然而，读出电路的拓扑结构和像素的有源装置与那些已经讨论的类似。

在第三组这样的实施方案中，暗电流抑制电路包括与阵列中的列数目相同的电平位移器，每个电平位移器与不同列的像素相关联；每个像素的有源装置包括第一开关以及第二开关，第一开关被配置成将像素的第一中间端子选择性连接到与所述像素的列相关联的电平位移器的输入节点，第二开关被配置成将所述电平位移器的输出节点选择性连接到所述像素的输出端子；并且读出电路包括：

—与列数目相同的放大器，每个放大器具有输入端子，所述输入端子电路性连接至给定列的像素的输出端子；以及

—存储元件，所述存储元件串联连接至每个放大器的输出端子，每个存储元件被配置成存储与在所述给定列的像素中产生的光信号成比例的电压。

在第四组这样的实施方案中，暗电流抑制电路包括布置在多个像素的每个像素中的电平位移器，每个电平位移器的输入节点连接到像素的第一中间端子；并且每个像素的有源装置包括连接到所述像素的输出端子的行选择开关。

在所述第四组的一个实施方案中，每个像素的有源装置的行选择开关被配置成选择性地将像素的输出端子连接到包括在所述像素中的电平位移器的输出节点；并且读出电路包括：

—与列数目相同的放大器，每个放大器具有输入端子，所述输入端子电路性连接至给定列的像素的输出端子；以及

—存储元件，所述存储元件串联连接至每个放大器的输出端子，每个存储元件被配置成存储与在所述给定列的像素中产生的光信号成比例的电压。

在所述第四组的一个替换的实施方案中，每个像素的有源装置还包括：

—放大器，所述放大器具有输入端子和输出端子，所述输入端子电路性连接至所述像素的电平位移器的输出节点；以及

—存储元件，所述存储元件串联连接至所述放大器的输出端子，所述存储元件被配置成存储与在像素的光敏元件中产生的光信号成比例的电压；并且

其中行选择开关被配置成选择性地将像素的输出端子连接到存储元件。

控制单元优选地包括操作性连接到读出电路的互连电路(诸如例如但不限于多路器)，并且互连电路包括多个输出节点。互连电路允许通过读出电路将阵列的任何像素的输出端子与一个或多个输出节点电路性连接。

在一些实施方案中，控制单元包括操作性连接到互连电路的多个输出节点中的至少一个输出节点的后置(post)放大级。

可选地，控制单元还包括相关双采样级，相关双采样级操作性连接在互连电路的所述至少一个输出节点和后置放大级之间。相关双采样级有利地移除了在从像素中读出的光信号中检测到的值中任何不想要的偏移并且降低了读出噪声分量。

还可选地，控制单元还包括操作性连接在后置放大级之后的模数转换器。这样，图像传感器输出可以直接与数字电路连接，诸如例如现场可编程门阵列(FPGA)、数字信号处理器(DSP)、微处理器或微控制器。

对于一个实施方案，本发明的图像传感器的光敏元件的响应是进一步通过在光入射到结构(即，聚光结构)的面上增加一个会聚进入光的元件而被增强的。

对于所述实施方案的不同变体，所述聚光结构是介电结构、或者金属天线或者任何类型的等离子的有源元件或者等离子结构。

等离子结构优选是天线或者牛眼(bull’s eye)金属结构。通过将等离子结构图案化，还可能的是使得像素对光谱的选定范围敏感。

在一些实施方案中，绝缘层可以布置在光敏元件上面以及在聚光结构下面。

本文中公开的等离子和介电结构仅是实施例，不排除可以由金属、介电质、重掺杂半导体或石墨烯以及相关2D材料的等离子和介电结构的其他几何结构，所述结构的选择是由意在被图像传感器涵盖的谱范围确定的。

对于另一个实施方案，所述的光敏元件的响应是通过在每个像素的顶部上增加一个所谓的微透镜而被进一步增强的。

对于一个实施方案，微透镜和等离子或介电结构被增加至光敏元件，从而更大增加其响应。

包括在本发明的图像传感器中的以及如上所述的不同绝缘层是至少电绝缘的以避免短路。

本发明的另一方面涉及一种光电系统，包括：

—根据本发明的图像传感器(用于本文中所述的任何实施方案)；

—光学模块，所述光学模块操作性连接到图像传感器，所述光学模块适于使入射光会聚在多个像素上；

—电源模块，所述电源模块操作性连接到图像传感器的控制单元，电源模块被配置成为图像传感器提供偏置电压；

—模拟和/或数字控制模块，所述模拟和/或数字控制模块操作性连接到图像传感器的控制单元，所述模拟和/或数字控制模块被配置成为控制单元提供控制信号以选择性地读出像素，并且接收对应于通过读出电路从多个像素读出的光信号的多个检测值；以及

—外围模块，所述外围模块操作性连接到模拟和/或数字控制模块，外围模块被配置成处理、存储和/或渲染根据多个检测值获得的图像。

在一些实施方案中，本发明的光电系统形成照相机的一部分，除了其他应用外，所述照相机可以用于白天和/或黑夜观察、摄影、自动应用、用于检查应用的机器观察(诸如例如食品或者半导体的SWIR检查)或者监视。

本发明的图像传感器和光电系统也可以应用于光谱测量，从而形成分光计。

本发明的另一个方面涉及一种用于制造作为单片三维集成电路的图像传感器的方法，其中图像传感器包括操作性连接到控制单元的多个像素，所述控制单元包括用于选择性地读出由入射到多个像素上的光产生的光信号的读出电路，该方法包括下列步骤：

a)在基底上设置至少一个半导体材料层，所述至少一个半导体材料层形成单片三维集成电路的下层；

b)对于多个像素中的每个像素，在所述下层的至少一个半导体材料层的选定位置布置有源装置，并且为像素设置输出端子；

c)在所述下层布置至少一部分控制单元，并且将每个像素的输出端子电路性连接至控制单元的读出电路；

d)设置包括至少一个二维材料层的传输层，以及与传输层相关联的光敏层，所述传输层和所述光敏层形成单片三维集成电路的上层，所述上层置于所述下层的上面；

e)对于多个像素中的每个像素，在所述上层的选定位置布置光敏元件，并将光敏元件电路性连接到设置在所述像素中的第一中间端子；

f)将每个像素的光敏元件操作性地耦接到所述像素的有源装置；以及

g)设置暗电流抑制电路，所述暗电流抑制电路被配置成大体上抑制在曝光周期中由像素的光敏元件产生的暗电流。

此外，控制单元被配置成，在给定像素待要被读出时，通过暗电流抑制电路将所述像素的第一中间端子与所述像素的输出端子电路性连接。

在一些优选实施方案中，控制单元还包括用于使多个像素偏置的偏置电路，并且暗电流抑制电路包括至少一个参考元件，所述参考元件具有大体上与像素的光敏元件的暗电导匹配的暗电导。在该实施方案中，方法还包括以下步骤：

—对于多个像素中的每个像素，将光敏元件电路性连接到设置在所述像素中的第一中间端子和第一偏置端子之间，

—将所述参考元件/每个参考元件电路性连接在设置在单片三维集成电路中的第二中间端子和第二偏置端子之间；以及

—将多个像素的每个像素的第一偏置端子和至少一个参考元件的第二偏置端子电路性连接至偏置电路。

此外，在这些实施方案中，控制单元被配置成，在给定的像素待要被读出时，将所述像素的第一中间端子和所述至少一个参考元件中的参考元件的第二中间端子与所述像素的输出端子电路性连接。

在一些实施方案中，所述方法还包括在传输层和光敏层的上面设置封装层的步骤。这样，有利地保护了像素的光敏层。

附图说明

以下将参考附图对本发明的一些优选实施方案进行描述。这些优选实施方案被提供仅用于例示目的，但不限制本发明的范围。

图1a是根据本发明的一个示例性图像传感器的框图的俯视图；

图1b对应于图1a的图像传感器沿B–B’线的截面图；

图2a-2f是根据本发明的图像传感器的像素的截面图，所述像素包括两个导电互连部以将像素的有源装置耦接到所述像素的光敏元件的传输层，其中：(a)导电互连部包括具有直接置于传输层的下面并且与传输层平行的部分的横向接触部；(b)导电互连部包括具有被布置成与传输层共面的部分的横向接触部；(c)导电互连部包括具有直接置于传输层的上面并且与传输层平行的部分的横向接触部；(d)导电互连部包括具有位于传输层的上面并且与传输层平行的部分以及另外的竖向部分的横向接触部；(e)导电互连部包括具有直接置于传输层的下面并且与传输层欧姆性连接的一个端部的竖向接触部；(f)导电互连部包括在竖向接触部的中间点欧姆性连接到传输层的竖向接触部。

图2g在截面图中描绘了图1b中示出的实施方案的替换实施方案，其中一行像素的光敏元件共享一个共用的源接触部。

图3是用于根据本发明的图像传感器的像素的截面图，其中像素包括背栅端子和顶栅端子。

图4示出了本发明的图像传感器的暗电流抑制电路的三个不同的实施例，该暗电流抑制电路被电路性连接至像素的光敏元件，其中：(a)暗电流抑制电路包括直接连接到像素的光敏元件的参考元件；(b)暗电流抑制电路包括通过电流略读电路(current skimming circuit)连接到像素的光敏元件的参考元件；以及(c)暗电流抑制电路包括级联到跨阻抗放大器的电平位移器，并且暗电流抑制电路与像素的光敏元件串联。

图5示出了包括在根据本发明的图像传感器中的参考元件的四个不同的实施例，参考元件电路性连接至像素的光敏元件：(a)参考元件是固定电阻器；(b)参考元件是可变电阻器；(c)参考元件包括没有任何与传输层相关联的光敏层的传输层；(d)参考元件包括传输层、与传输层相关联的光敏层以及第一阻光层。

图6对应于适用于根据本发明的图像传感器的像素的截面图，其中像素包括布置在像素的光敏元件下面的参考元件。

图7a示出了根据本发明的图像传感器的一个实施方案的示意性框图，其中级联到存储元件的同一个参考元件和同一个放大器被若干个像素共享。

图7b是根据本发明的图像传感器的另一个实施方案的示意性框图，其中每个像素包括参考元件，但是级联到存储元件的同一个放大器被若干个像素共享。

图7c示出了根据本发明的图像传感器的又一个实施方案的示意性框图，其中每个像素包括其自身的参考元件、放大器和与之级联的存储元件。

图7d描绘了根据本发明的图像传感器的再一个实施方案的示意性框图，其中若干个像素共享同一个电平位移器、放大器和存储元件。

图8示出了用于根据本发明的图像传感器的像素的截面图，其中像素的有源装置包括布置在图像传感器的单片三维集成电路的下层处的放大器。

图9是示例性图像传感器的示意图，其中，图像传感器的像素被分成集群，每个集群对不同范围的光谱敏感。

图10是根据本发明的一个实施方案的光电系统的框图。

图11a和11b分别是对于其中聚光结构布置在图像传感器的顶部上的一个实施方案的本发明的图像传感器的侧视图和平面图。

图12a和12b分别是对于其中微透镜布置在每个像素的顶部上的一个实施方案的本发明的图像传感器的侧视图和平面图。

图13是示出对于一个实施方案的本发明的图像传感器的三个不同像素的归一化光谱响应，对于该实施方案所述图像传感器通过在其中包括具有对不同范围的光谱敏感的光敏层的像素(诸如图9中示出的)而能够多光谱响应，所述像素包括具有不同大小的量子点(QD)(每个像素)，其中波涉及短波红外(SWIR)、近红外(NIR)和可见光(VIS)。

图14示出代表从根据本发明构建的像素化检测器中获得的数据的若干曲线，其中光在到达像素化检测器之前被传输通过衍射光学系统。每个曲线对应于当组合系统(衍射光学器件耦接到根据本发明的像素化检测器)被用特定波长(对应于每个曲线中出现最大值的波长)的光照亮时获得的数据。

图15示出从原型读出集成电路(ROIC)的一个像素获得的多个曲线，所述原型读出集成电路包括总计288x388个像素以及由发明人构建的与像素电阻串联连接的R_补偿电阻器。

图16是被构建并且用于获得图15的曲线的ROIC的SEM(扫描电镜，Scanning Electron Microscopy)图像。

具体实施方式

在图1a中例示了根据本发明的图像传感器的一个实施方案的框图的俯视图。具体地，图像传感器100包括被布置成M行N列的二维阵列的多个像素101。多个像素101操作性连接到控制单元，该控制单元包括用于使多个像素101偏置的偏置电路103以及用于选择性地读出由入射到多个像素101的光产生的光信号的读出电路102。

如从图1b的截面图能够更好地看出，图像传感器100包括单片三维集成电路104，该单片三维集成电路104包括具有多个第一堆叠层的上层105以及置于上层的下方具有多个第二堆叠层的下层106。

多个像素中的每个像素101包括布置在所述上层105(具体地在图1b中完整展示了三个像素101)的选定位置的光敏元件107。光敏元件107包括与传输层109相关联的光敏层108，该传输层109包括至少一个二维材料层。在该实施例中，光敏层108置于传输层109的上面(并且具体地，直接在上面)。然而，在其他实施例中，光敏层可以在像素的光敏元件的传输层下面。

另外，每个像素101还包括布置在所述下层106的选定位置的有源装置110。有源装置110包括至少一个半导体材料(例如硅)层并且该有源装置操作性地耦接到光敏元件107。尽管图1b中例示的实施例中的有源装置110是采用CMOS技术制作的，但是同样能够使用在现有技术中已知的其他制造技术。最后，每个像素101包括电路性连接至光敏元件107的第一中间端子以及电路性连接至读出电路102的输出端子。

单片三维集成电路104包括置于下层106的底部的CMOS基底118，以及布置在传输层109下面以将光敏元件107与COMS介质堆叠117隔开的绝缘层119。

图像传感器100还包括暗电流抑制电路，所述暗电流抑制电路被配置成大体上抑制在曝光周期中由像素101的光敏元件107产生的暗电流。在这个意义上，图像传感器100的控制单元被配置成在给定的像素101待要被读出时，通过暗电流抑制电路将所述像素101的第一中间端子与所述像素101的输出端子电路性连接，所述控制单元被部分地布置在所述下层106中。

每个像素101包括将所述像素的有源装置110耦接到所述像素的光敏元件107的两个导电互连部111a、111b。导电互连部111a、111b分别实现光敏元件107的源接触部和漏接触部。

导电互连部111a、111b包括竖向接触部112a、112b(例如，通路(via))，所述竖向接触部从单片三维集成电路104的下层106延伸至上层105，并且具有连接到所述像素的有源装置110的第一部分113a、113b(在本实施例中，是竖向接触部112a、112b的下端部)。第一部分113a、113b置于所述有源装置110的至少一个半导体层上。导电互连部111a、111b还包括与传输层109的二维材料层适当接合的横向接触部114a、114b。所述横向接触部114a、114b被布置在上层105上并且连接到竖向接触部的第二部分115a、115b(在该实施例中，是竖向接触部112a、112b的上端部)。横向接触部114a、114b能够通过溅镀或者借助于任何其他已知的沉积技术被沉积在绝缘层119上，并且所述横向接触部借助于直接置于所述光敏元件107的传输层109的下面并且与传输层109平行的部分被欧姆性连接到所述像素的光敏元件107的传输层109。

读出电路102包括与多个列的像素101的列平行延伸的多个金属迹线116。每个金属迹线116连接到给定列的像素101的输出端子。如从图1b中可以看出，金属迹线116设置在包含于下层106中的CMOS介质堆叠117中。每个金属迹线116连接到导电互连部111b的竖向接触部112b，金属迹线116在本具体实施例中是像素101的输出端子。

图2a-2f提供了适用于图像传感器100的像素的进一步实施例，示出了如何将像素的有源装置耦接到像素的光敏元件的传输层的不同的替换方案。为了简单起见，与图1b的像素结构一样的元件已经用相同的参考数字标出。

图2a中示出的配置与图1b中的配置相同，同样地，置于光敏元件107的两个端部的导电互连部200包括竖向接触部201，所述竖向接触部从单片三维集成电路的下层延伸至上层，并且具有置于有源装置110的至少一个半导体层上且连接到所述有源装置110的第一端部202。导电互连部200还包括布置在上层上且连接到竖向接触部201的第二端部203的横向接触部204。横向接触部204欧姆性连接到像素的光敏元件107的传输层109并且包括直接置于光敏元件107的传输层109下面且与传输层109平行的部分205。

图2b描绘了一个替换实施例，其中两个导电互连部210包括连接到竖向接触部201的第二端部203的横向接触部214，并且所述横向接触部214与传输层109共面，并且因此欧姆性连接到传输层109的侧面。在图2c中例示了这样的情况，其中两个导电互连部220具有欧姆性连接到光敏元件107的传输层109的横向接触部224，并且包括直接置于传输层109上面且与传输层109平行的部分225。

图2d提供了图2c的实施例的一种变形，其中导电互连部230包括连接到竖向接触部201的上端部的横向接触部234。如在图2c的情况下，横向接触部234包括直接置于传输层109的上面且与传输层109平行的部分235。然而，所述部分235现在被布置成与传输层109间隔开一定距离。为了建立与传输层109的欧姆接触，横向接触部234还包括将平行部分235与传输层109连接的附加的竖向部分236。

图2e中例示了又一实施例，其中像素包括置于像素的光敏元件107的端部的两个导电互连部240。每个导电互连部240包括从单片三维集成电路104的下层106延伸至上层105的竖向接触部241。竖向接触部241具有置于像素的有源装置110的至少一个半导体层上的第一部分242(即，竖向接触部241的下端部)，以及欧姆性连接到光敏元件107的传输层109的第二部分243(即，竖向接触部241的上端部)。即，在该实施例中，导电互连部240在传输层109的下面。

从图2e中还可以观察出，导电互连部240的竖向接触部241具有不同的横向尺寸。然而，在其他实施例中它们可以具有相同的横向尺寸。

图2f示出了相对于图2e的实施例的一种稍微变形。两个导电互连部250中的每一个包括被光敏元件107的传输层109横穿的竖向接触部251。即，在该实施例中，竖向接触部251的第二部分253设置在竖向接触部251的中间点而不是上端部。

代替图1b中示出的布置，一行像素的光敏元件可以共享一个共用的源接触部(参见图2g)，使得每个光敏元件被限定在不同的漏接触部(通过每个导电互连部260实现)和共用的源接触部(通过导电互连部261实现)之间的区域内。这样，像素的二维阵列所需要的导电互连部的总数大大减少。

光敏元件的几何结构可以通过传输层的图形化被限定，这允许最大化光采集区域或允许定制特定的纵横比以用于优化不同的性能参数(诸如例如，但不限于噪声、响应度以及电阻)。

现在参考图3，图3示出了适用于根据本发明的图像传感器的像素的截面图。具体地，像素300包括布置在单片三维集成电路302的上层上的光敏元件301。光敏元件301包括与传输层304相关联的光敏层303，传输层304置于光敏层303的下面且包括一个二维材料层。在单片三维集成电路302的下层中有多个层，所述多个层包括半导体基底305和介质堆叠306。

上层进一步包括第一绝缘层307和第二绝缘层308，第一绝缘层307和第二绝缘层308包括氧化物并且与光敏元件301相关联。特别地，第一绝缘层307置于光敏层303的上面，而第二绝缘层308置于传输层304下面并且将光敏元件301与所述下层的介质堆叠306隔开。

像素包括在传输层304的相对端部的两个导电互连部309a、309b，所述导电互连部分别实现了光敏元件301的源接触部和漏接触部。在光敏元件301被操作为两端子装置时，偏置电压(通常为时间依赖信号)被施加在源接触部和漏接触部之间。

像素300还包括背栅端子310，背栅端子310置于光敏元件301下面，在单片三维集成电路302的第二绝缘层308和下层之间。背栅端子310连接到竖向接触部311以使得能够通过半导体基底305可接近背栅端子。另外，像素300包括顶栅端子312，所述顶栅端子由透明材料制成并且置于光敏元件301的上面。第一绝缘层307充当将顶栅端子312与光敏层303隔开的间隔件。

图4a-c展现出包括在图像传感器100中的暗电流抑制电路在电路性连接至给定像素的光敏元件时的一些可能的配置。

图4a的实施例示出了平衡方案，其中暗电流抑制电路400包括参考元件401，该参考元件401具有的暗电导大体上与像素402的光敏元件403的暗电导匹配。

像素402的光敏元件403电路性连接在所述像素的第一中间端子404a和第一偏置端子405之间，该第一偏置端子405设置在所述像素中并且电路性连接至偏置电路103。而且，参考元件401电路性连接在第二中间端子404b和第二偏置端子406之间，该第二偏置端子406电路性连接至偏置电路103。在该实施例中，偏置电路103适用于在第一偏置端子405和第二偏置端子406之间提供平衡偏置电压。

在该实施例中，控制单元被偏置成，当像素402待要被读出时，将第一中间端子404a和第二中间端子404b(它们形成同一个节点)与像素402的输出端子电路性连接。由于施加的平衡偏置电压，在由两个中间端子404a、404b的连接形成的结果节点处的不同电压直接包含所述像素402的光信号。

图4b是包括电流略读电路的图4a中描述的暗电流抑制电路的变形。如在先前实施例中，暗电流抑制电路420包括参考元件421，该参考元件421具有的暗电导大体上与像素422的光敏元件423的暗电导匹配。

光敏元件423的一个端部通过第一略读晶体管(first skimming transistor)427连接到第一中间端子424a，一个相对端部连接到电路性连接至偏置电路103的第一偏置端子425。类似的，参考元件421的一个端部通过第二略读晶体管428连接到第二中间端子424b，一个相对端部连接到电路性连接至偏置电路103的第二偏置端子426。

偏置电路103适用于在第一偏置端子425和第二偏置端子426之间提供平衡偏置电压。并且，控制单元适用于为第一略读晶体管427和第二略读晶体管428提供适当的控制信号以抑制由光敏元件423产生的暗电流。

图4c中示意性地展示出一个替代的暗电流抑制电路。该暗电流抑制电路440包括电平位移器452，该电平位移器适用于减去如下一个电压电平，该电压电平大体上等于在曝光周期中由像素442的光敏元件443的暗电流产生的电压电平。电平位移器452级联至跨阻抗放大器451，该跨阻抗放大器451与光敏元件443串联连接。在这种情况下，控制单元被配置成，在像素442待要被读出时，通过跨阻抗放大器451将光敏元件443的第一中间端子444与电平位移器452的输入节点453连接并且将所述像素的输出端子与电平位移器452的输出节点454连接。

在其中暗电流抑制电路包括能够电路性连接至像素的光敏元件的参考元件的这些实施例中，能够以不同的方式实现所述参考元件。

在一些情况下，诸如图5a和图5b所例示的，参考元件是电路性连接至光敏元件500的固定电阻器501或者可变电阻器502。

在一些其他情况下(图5c)，参考元件503被布置在单片三维集成电路的上层内，并且包括传输层，该传输层包括没有关联任何光敏层的二维材料层。

图5d示出了又一实施例，其中参考元件在结构上与光敏元件相同。具体地，参考元件504包括与光敏层相关联的传输层。参考元件504还包括置于参考元件的光敏层的上面的第一阻光层505。第一阻光层505为包括氧化物的钝化层。

尽管图5d的实施例仅包括一层阻光层，参考元件504还可以包括置于参考元件的传输层下面的第二阻光层，以阻止穿过其上布置有参考元件504的单片三维集成电路的下层的基底的光的吸收。

在暗电流抑制电路的参考元件被布置在单片三维集成电路的上层，而不是置于与像素的光敏元件相同的层上时，参考元件可以有利地布置在光敏元件下面，如在图6的像素的截面图中所展示的。

像素600包括分别布置在单片三维集成电路的上层604和下层605的光敏元件601和有源装置603。光敏元件601包括置于传输层607的上面与该传输层相关联的光敏层606。透明的顶栅端子612设置在传输层607上面以细微地调整光敏元件601的电参数。

底层605包括基底608，CMOS介质堆叠609置于该基底上。有源装置603包括嵌入在CMOS介质堆叠609内的至少一个半导体材料层，CMOS介质堆叠609借助于两个导电互连部610、611耦接到光敏元件601，所述两个导电互连部610、611在两个相对端部接触传输层607，分别实现光敏元件601的源接触部和漏接触部。

参考元件602已经在像素600的内部实现，被布置在光敏元件601的传输层607和CMOS介质堆叠609之间的上层604中。参考元件602包括夹在第二传输层614和阻光层615之间的第二光敏层613，所述第二传输层614和阻光层615分别置于第二光敏层613的下面和上面。参考元件602和有源装置603的耦接借助于导电互连部616和导电互连部611完成，所述导电互连部616实现用于所述参考元件602的源接触部，所述导电互连部611被与光敏元件601共享并且实现用于所述参考元件602的漏接触部。

像素600的结构是用第一绝缘层617以及第二绝缘层618完成的，第一绝缘层617将光敏元件601与参考元件602隔开，第二绝缘层618将参考元件602与CMOS介质堆叠609隔开。

控制单元的读出电路的设计以及图像传感器的像素的有源装置的设计，可以根据在像素层本地执行了多少对由像素的光敏元件产生的光信号的处理而采取不同的形式。

图7a示出了图像传感器的第一实施例，其中多个像素共享同一个参考元件。具体地，图像传感器700包括布置成具有多个行和列的二维阵列的多个像素701。图像传感器700包括暗电流抑制电路，该暗电流抑制电路包括与在阵列中的列数目相同的参考元件702，使得每个参考元件702与不同列的像素701相关联。而且，每个参考元件702电路性连接到第二中间端子707。

每个像素701包括电路性连接至第一中间端子703的光敏元件710，以及有源装置，该有源装置包括：第一开关704和第二开关705，该第一开关704被配置成将所述像素的第一中间端子703选择性连接到与所述像素的列相关联的参考元件的第二中间端子707，第二开关705被配置成将像素的第一中间端子703选择性连接到像素的输出端子706。一旦读出给定的像素701，第一开关704和第二开光705就闭合，从而将光敏元件710连接到参考元件702，使得暗电流抑制电路处于在第一中间端子703和输出端子706之间的电气路径中。

图像传感器700还包括控制单元，该控制单元包括一个读出电路以及与列数目相同的放大器708，每个放大器708具有电路性连接至给定列的像素的输出端子706的输入端子，以及与每个放大器708的输出端子串联连接的存储元件709，每个存储元件709被配置成存储与所述给定列的像素701中产生的光信号成比例的电压。

另外，控制单元包括操作性连接到读出电路的互连电路720，该互连电路包括多个输出节点721。互连电路720允许通过读出电路将阵列的任何像素701的输出端子706电路性地与输出节点721连接。并且，连接到每个输出节点721的控制单元还包括级联的相关双采样级722，后接一个后置放大级723，并且后接一个模数转换器724。这样，图像传感器700的输出能与数字电路直接接合。

在图7b中示出了图像传感器的第二实施例，该第二实施例的图像传感器的拓扑结构类似于之前在图7a的内容中描述的图像传感器，但是其中暗电流抑制电路已经被移入像素内，使得每个像素包括其自身的参考元件。

图像传感器725包括像素726的二维布置结构。每个像素726包括光敏元件727和参考元件728，该光敏元件727电路性连接至第一中间端子730，该参考元件728的第二中间端子731永久性连接到第一中间端子730。此外，每个像素726还包括有源装置，该有源装置包括操作性地耦接在像素的第一中间端子730和输出端子732之间的行选择开关729。

不需要进一步描述包括在图像传感器725的控制单元中的读出电路、互连电路以及附加模块，因为它们与包括在图像传感器700中的读出电路、互连电路以及附加模块类似，在上面图7a的内容中已经对它们进行了详细地描述。

图7c示出了图像传感器的第三实施例，其中与图7b中示出的图像传感器725相比，读出电路的大多数电子器件已经被移入像素中。

具体地，图像传感器750的每个像素751包括光敏元件752以及连接到该光敏元件的参考元件753。包括在每个像素751中的有源装置进一步包括：

放大器754，该放大器具有电路性连接至第一中间端子的输入端子，以及输出端子；以及

存储元件755，该存储元件串联连接至放大器754的输出端子，存储元件755被配置成存储与在像素的光敏元件752中产生的光信号成比例的电压；以及

行选择开关756，行选择开关被连接在像素的存储元件755和输出端子757之间，并且被配置成将所述输出端子757选择连接到存储元件755。

考虑到在该实施例中像素751的有源装置包括更多个电子器件，有利的是再次利用图像传感器750的单片三维集成电路的第三维度并且将有源装置的电路分成下层的两个不同的层，如图8所例示的。

像素751的光敏元件752置于单片三维集成电路800的上层。像素751的有源装置布置在单片三维集成电路800的下层的第一半导体层801和第二半导体层802。第一半导体层801包括放大器754，而第二半导体层802包括存储元件755和行选择开关756。

在图7d中，示出了图像传感器的第四实施例，其中暗电流抑制电路包括电平位移器来代替参考元件。

图像传感器775包括二维布置的像素776，每个像素包括电路性连接在第一中间端子778和偏置端子779之间的光敏元件777。包括在每个像素776中的有源装置包括第一开关781以及第二开关782，第一开关781被配置成选择性地将所述像素的第一中间端子778连接到输出端子780，第二开关782被配置成选择性地将偏置端子779连接到偏置电路。

图像传感器775的暗电流抑制电路包括与阵列中的列数目相同的电平位移器783，每个电平位移器783与不同列的像素776相关联。此外，每个电平位移器783的前面有跨阻抗放大器784，所述跨阻抗放大器784的输入端子电路性连接至给定列的像素776的输出端子。最后，图像传感器775的读出电路包括串联连接至每个电平位移器783的输出节点的存储元件785。

如在先前的实施例中，包括在图像传感器775的控制单元中的互连电路以及附加模块类似于包括在图像传感器700中的并且已经在上面图7a的内容中描述的那些对应物。

现在参考图9，其中示出了能够实现多光谱响应的图像传感器的实施例。图像传感器900包括被布置成二维阵列并且被分成集群s1-s9的多个像素。每个集群包括至少一个具有光敏元件的像素，所述光敏元件的光敏层对不同范围的光谱敏感。在该具体实施例中，光敏元件的光敏层包括量子点，量子点的大小逐渐变化以使量子点的光吸收性能适合不同波长。

在图10中呈现了具体地在照相机系统中的光电系统的框图，该光电系统包含根据本发明的图像传感器。

参照图11a和11b，它们示出了本发明的图像传感器的另一个实施方案，对于该实施方案一个聚光结构1013被布置在图像传感器的顶部(在每个像素上面或者在其一些像素上面)，具体在布置于光敏元件上面的绝缘层1014的顶部，以增强光敏元件的响应。对于示出的实施方案，聚光元件1013是等离子牛眼金属结构，但是替代地可以使用可以由金属、电介质、重掺杂半导体或石墨烯的等离子和/或介电结构的其他几何形状，所述结构的选择是由图像传感器意在覆盖的光谱范围确定的。

对于图12a和12b的实施方案，光敏元件的响应是通过在每个像素的顶部上增加一个所谓的微透镜1015而被进一步增强的(在附图中仅示出一个像素)。

为了显示本发明的图像传感器的光敏元件的光谱可调性，已经建造了具有包括多个像素的布置的一个原型，所述像素之间的区别在于它们被配置用于对不同范围的光谱敏感，在该情况下通过选择形成它们相应的光敏层的量子点(具体地其大小)，像素之一被配置用于对短波红外光(SWIR)敏感，另一个像素对近红外光(NIR)敏感，再一个像素对可见光(VIS)敏感。图13中描绘了最终形成的波长，标示为SWIR-QDs、NIR-QDs和VIS-QDs。

在图14的曲线图中，示出了来自根据本发明的图像传感器建构的并且用衍射光照亮的像素化的检测器的数据，所述数据示出本发明如何允许测量入射光的光谱分析。

上述数据示出使用本发明的图像传感器，可以进行用于优化光信号的平衡检测并且因此从暗电流补偿方案中受益。

已经建造了一个原型读出集成电路(类似于图4a的)，该原型读出集成电路包括总计288x 388个像素以及与像素电阻串联的R_补偿电阻器(尤其是多晶硅电阻器)。集成读出电路具有一个有源区域，该有源区域的对角线尺寸是2/3”并且像素间距是35μ。平均像素电阻是15kOhm。R_补偿电阻器被用于使像素电阻与暗电流补偿电路电阻匹配使得电路的输出信号在暗条件下是0V。图15中所示的曲线是从像素化的读出集成电路中的一个像素获得的。图15的主曲线是根据R_补偿电阻器而变的输出信号，示出对于～2kOhm补偿，暗电流抑制电路取消通过像素的电流。绘出了在四个不同的R_补偿电阻值根据时间而变的光信号(在1Hz短束光的照明下)，示出我们还可以通过修改像素电阻与暗电流抑制电路电阻的匹配而调整光信号的幅度。

光电系统1000包括在图1a和1b中描述的图像传感器100，该图像传感器100操作性地接合到包括透镜装置1002的光学模块。透镜装置1002适用于使射入光会聚在图像传感器100的多个像素101上。光电系统1000还包括电源模块1003和控制模块1004，二者都操作性连接到图像传感器100的控制单元。

电源模块1003被配置成为图像传感器100提供偏置电压，而控制模块1004被配置成为图像传感器100的控制单元提供控制信号1012以选择性地读出像素101并且接收对应于通过读出电路102从多个像素101读出的光信号的多个检测值1005。

如从该图中可看出，控制模块1004包括模数转换器1006以在将检测值1005提供给用FPGA实现的数字控制电路1007之前将检测值1005数字化。

光电系统1000还包括操作性连接到控制模块1004的外围模块1008，该外围模块1008包括显示器1009、存储单元1010和微处理器1011。这样，检测值1005能够被处理、存储和/或投射成图像。

最后，可以通过包括以下步骤的方法作为单片三维集成电路104制造上面在图1a和1b的内容中描述的图像传感器100：

a)在基底118上设置至少一个半导体材料层，所述至少一个半导体材料层形成单片三维集成电路104的下层106；

b)对于多个像素中的每个像素101，在所述下层106的至少一个半导体材料层的选定位置布置有源装置110，并且为像素101设置输出端子111b；

c)在所述下层106布置控制单元的至少一部分，并且将每个像素的输出端子111b电路性连接至控制单元的读出电路102；

d)设置包括至少一个二维材料层的传输层109，以及与传输层109相关联的光敏层108，传输层109和光敏层108形成单片三维集成电路104的上层105，所述上层置于所述下层的上面；

e)对于多个像素中的每个像素101，例如通过使其形成图案和/或刻蚀的方式在所述上层105的选定位置布置光敏元件107，并将光敏元件107电路性连接到设置在所述像素中的第一中间端子；

f)将每个像素的光敏元件107操作性地耦接到所述像素的有源装置110；以及

g)设置暗电流抑制电路，该暗电流抑制电路被配置成大体上抑制在曝光周期中由像素101的光敏元件产生的暗电流。

虽然已经相对于一些具体实施例(包括实施本发明的目前优选方式)对本发明进行了描述，本领域技术人员将理解的是，在不脱离随附权利要求中阐述的本发明范围的情况下，存在对上面描述的图像传感器、采用所述图像传感器的光电系统以及制造所述图像传感器的方法的多种变形和变换，包括通过技术上等同的其他方式替换具体元件。