本发明涉及半导体技术领域，具体而言涉及一种半导体器件及制备方法、电子装置。
背景技术：
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于高器件密度、高性能和低成本的需求，半导体工业已经进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。
随着cmos器件尺寸的不断缩小，来自制造和设计方面的挑战促使了三维设计如鳍片场效应晶体管(finfet)的发展。相对于现有的平面晶体管，finfet是用于20nm及以下工艺节点的先进半导体器件，其可以有效控制器件按比例缩小所导致的难以克服的短沟道效应，还可以有效提高在衬底上形成的晶体管阵列的密度，同时，finfet中的栅极环绕鳍片(鳍形沟道)设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。
在finfet器件的金属栅极的制备工艺中，通常选用后栅工艺，即首先形成虚拟栅极然后替换为金属栅极，但是在金属栅极的制备过程首先去除虚拟栅极，同时需要去除虚拟栅极下方的虚拟栅极氧化物，但是在去除所述虚拟栅极氧化物的过程中会造成鳍片周围所述隔离氧化物的损失，特别是核心区域中所述隔离氧化物的损失更加严重，使得核心区域中器件的性能降低，甚至失效。
因此，有必要提出一种新的半导体器件及制备方法，以解决现有的技术问题。
技术实现要素：
在发明内容部分中引入了一系列简化形式的概念，这将在具体实 施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明提供了一种半导体器件的制备方法，所述方法包括：
提供半导体衬底，所述半导体衬底包括核心区和输入输出区，其中，在所述核心区和所述输入输出区上均形成有若干鳍片和覆盖所述鳍片底部的隔离材料层，以使所述鳍片具有目标高度，在所述鳍片上还形成有环绕所述鳍片的栅极介电层和虚拟栅极；
去除所述虚拟栅极，以露出所述栅极介电层；
在所述栅极介电层上形成保护层，以覆盖所述栅极介电层，其中，所述保护层的蚀刻速率大于所述栅极介电层的蚀刻速率；
去除位于所述核心区中的所述保护层和所述栅极介电层，以露出所述核心区中的所述鳍片。
可选地，在露出所述核心区中的所述鳍片之后所述方法还进一步包括：
在所述核心区中露出的所述鳍片上形成界面层；
在所述保护层和所述界面层上形成金属栅极。
可选地，在形成所述界面层之后执行退火步骤，以使所述保护层和所述界面层致密化。
可选地，在形成所述界面层之前或者形成所述界面层之后所述方法还进一步包括图案化所述输入输出区中的所述栅极介电层和所述保护层的步骤，以去除所述隔离材料层上的所述栅极介电层和所述保护层。
可选地，在形成所述鳍片之后通过原位水蒸气氧化的方法形成所述栅极介电层。
可选地，通过原子层沉积氧化物的方法形成所述保护层。
可选地，形成具有目标高度的所述鳍片的方法包括：
在所述核心区和所述输入输出区上形成若干所述鳍片；
沉积隔离材料层，以覆盖所述鳍片；
回蚀刻所述隔离材料层，以露出部分所述鳍片至目标高度。
可选地，在形成所述栅极介电层和所述虚拟栅极之后还进一步包括：
在所述虚拟栅极的侧壁上形成偏移侧壁；
执行ldd离子注入；
在所述虚拟栅极两侧的所述半导体衬底中外延生长半导体材料层，以形成抬升源漏；
在所述虚拟栅极和所述抬升源漏上形成接触孔蚀刻停止层，以覆盖所述虚拟栅极和所述抬升源漏；
沉积层间介电层，以覆盖所述接触孔蚀刻停止层；
平坦化所述层间介电层至所述虚拟栅极的顶部。
本发明提供过了一种半导体器件，所述半导体器件通过上述方法制备得到。
本发明还提供了一种电子装置，所述电子装置包括上述的半导体器件。
为了解决目前工艺中存在的上述问题，本发明提供了一种半导体器件的制备方法，所述方法中在蚀刻去除虚拟栅极露出所述栅极介电层之后，对所述核心区和输入输出区的所述介电层上形成保护层，所述保护层的蚀刻速率较大，远大于所述栅极介电层的蚀刻速率，然后蚀刻去除所述核心区中的所述保护层和所述栅极介电层，保留所述输入输出的所述栅极介电层作为栅氧，由于所述保护层的蚀刻速率较大，因此可以很好的防止所述核心区中的所述隔离材料层的损失，可以保证所述核心区中的所述隔离材料层的厚度，使得核心区域中器件的性能提高。
本发明的半导体器件，由于采用了上述制造方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述半导体器件，因而同样具有上述优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了本发明所述半导体器件的制备工艺流程图；
图2示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；
图3示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；
图4示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；
图5示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；
图6示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；
图7示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；
图8示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；
图9示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；
图10示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；
图11示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；
图12示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；
图13示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；
图14示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；
图15示出了根据本发明一实施方式的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为 彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术 语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的结构以及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
为了解决目前工艺中存在的上述问题，本发明提供了一种半导体器件的制备方法，所述方法包括：
提供半导体衬底，所述半导体衬底包括核心区和输入输出区，其中，在所述核心区和所述输入输出区上均形成有若干鳍片和覆盖所述鳍片底部的隔离材料层，以使所述鳍片具有目标高度，在所述鳍片上还形成有环绕所述鳍片的栅极介电层和虚拟栅极；
去除所述虚拟栅极，以露出所述栅极介电层；
在所述栅极介电层上形成保护层，以覆盖所述栅极介电层，其中，所述保护层的蚀刻速率大于所述栅极介电层的蚀刻速率；
去除位于所述核心区中的所述保护层和所述栅极介电层，以露出所述核心区中的鳍片。
在本发明中将所述核心区中的所述栅极介电层的形成范围两个步骤，首先在形成所述鳍片之后通过原位水蒸气氧化的方法形成所述栅极介电层，其中在所述输入输出区中所述栅极介电层保留作为栅氧，而在所述核心区中则是在形成蚀刻速率较大的保护层之后完全去除，然后形成界面层，例如通过化学氧化工艺形成所述界面层。
为了解决目前工艺中存在的上述问题，本发明提供了一种半导体器件的制备方法，所述方法中在蚀刻去除虚拟栅极露出所述栅极介电层之后，对所述核心区和输入输出区的所述介电层上形成保护层，所述保护层的蚀刻速率较大，远大于所述栅极介电层的蚀刻速率，然后蚀刻去除所述核心区中的所述保护层和所述栅极介电层，保留所述输入输出的所述栅极介电层作为栅氧，由于所述保护层的蚀刻速率较大，因此可以很好的防止所述核心区中的所述隔离材料层的损失，可 以保证所述核心区中的所述隔离材料层的厚度，使得核心区域中器件的性能提高。
本发明的半导体器件，由于采用了上述制造方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述半导体器件，因而同样具有上述优点。
实施例一
下面参考附图对本发明的半导体器件的制备方法做详细描述，图1示出了本发明所述半导体器件的制备工艺流程图；图2示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；图3示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；图4示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；图5示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；图6示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；图7示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；图8示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；图9示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；图10示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；图11示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；图12示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；图13示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图；图14示出了本发明所述半导体器件的制备方法实施所获得结构的剖面示意图。
本发明提供一种半导体器件的制备方法，如图1所示，该制备方法的主要步骤包括：
步骤s1：提供半导体衬底，所述半导体衬底包括核心区和输入输出区，其中，在所述核心区和所述输入输出区上均形成有若干鳍片和覆盖所述鳍片底部的隔离材料层，以使所述鳍片具有目标高度，在所述鳍片上还形成有环绕所述鳍片的栅极介电层和虚拟栅极；
步骤s2：去除所述虚拟栅极，以露出所述栅极介电层；
步骤s3：在所述栅极介电层上形成保护层，以覆盖所述栅极介电层，其中，所述保护层的蚀刻速率大于所述栅极介电层的蚀刻速率；
步骤s4：去除位于所述核心区中的所述保护层和所述栅极介电层，以露出所述核心区中的所述鳍片。
下面，对本发明的半导体器件的制备方法的具体实施方式做详细的说明。
首先，执行步骤一，提供半导体衬底101，所述半导体衬底包括核心区和输入输出区，其中，在所述核心区和所述输入输出区上均形成有若干鳍片102和覆盖所述鳍片底部的隔离材料层104，以使所述鳍片具有目标高度，在所述鳍片上还形成有环绕所述鳍片的栅极介电层105和虚拟栅极108。
具体地，如图2所示，在该步骤中所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(soi)、绝缘体上层叠硅(ssoi)、绝缘体上层叠锗化硅(s-sigeoi)、绝缘体上锗化硅(sigeoi)以及绝缘体上锗(geoi)等。
在该实施例中半导体衬底101选用硅。
其中所述半导体衬底包括核心区和输入输出区，以在后续的步骤中形成不同的元件。
接着在所述半导体衬底上形成垫氧化物层(padoxide)，其中所述垫氧化物层(padoxide)的形成方法可以通过沉积的方法形成，例如化学气相沉积、原子层沉积等方法，还可以通过热氧化所述半导体衬底的表面形成，在此不再赘述。
进一步，在该步骤中还可以进一步包含执行离子注入的步骤，以在所述半导体衬底中形成阱，其中注入的离子种类以及注入方法可以为本领域中常用的方法，在此不一一赘述。
然后，在半导体衬底上形成多个鳍片102。
其中，鳍片的宽度全部相同，或者鳍片分为具有不同宽度的多个鳍片组。
具体地，所述鳍片的形成方法并不局限于某一种，下面给出一种示例性的形成方法：在半导体衬底上形成硬掩膜层(图中未示出)， 形成所述硬掩膜层可以采用本领域技术人员所熟习的各种适宜的工艺，例如化学气相沉积工艺，所述硬掩膜层可以为自下而上层叠的氧化物层和氮化硅层；图案化所述硬掩膜层，形成用于蚀刻半导体衬底以在其上形成鳍片的多个彼此隔离的掩膜，在一个实施例中，采用自对准双图案(sadp)工艺实施所述图案化过程；蚀刻半导体衬底以在其上形成鳍片结构。
可选地，还可以在所述鳍片的侧壁上形成衬垫氧化物层103。
具体地，如图1所示，在该步骤中所述衬垫氧化物层103的形成方法可以通过加热氧化的方法，例如可以通过原位水蒸气氧化(issg)等方法，但是并不局限于所述示例，还可以选用本领域中常用的其他方法
其中，所述衬垫氧化物层103的厚度并不局限于某一数值范围，可以选用常规的厚度。
沉积隔离材料层104，以覆盖所述鳍片结构并回蚀刻所述隔离材料层104，以露出部分所述鳍片至目标高度。
具体地，如图2所示，沉积隔离材料层104，以完全填充鳍片结构之间的间隙，如图3所示。
在一个实施例中，采用具有可流动性的化学气相沉积工艺实施所述沉积。
其中，隔离材料层的材料可以选择氧化物，但是并不局限于所述示例，在该实施例中选用harp。
然后回蚀刻所述隔离材料层，至所述鳍片的目标高度，如图3所示。具体地，回蚀刻所述隔离材料层，以露出部分所述鳍片，进而形成具有特定高度的鳍片，如图4所示。
其中，所述隔离材料层的沉积方法可以选用干法蚀刻或者湿法蚀刻，并不局限于某一种。
该步骤还进一步包括去除所述鳍片上的所述硬掩膜层的步骤。
在该步骤中还可以进一步包括去除露出的所述鳍片上的所述衬垫氧化物层103。
在所述输入输出区和所述核心区上的所述鳍片102上形成环绕所述鳍片的栅极介电层105和虚拟栅极108。
具体的，如图5-图6所示，在该步骤中在所述输入输出区和所述核心区上的所述鳍片102上形成栅极介电层105，可选地，采用原位水蒸气氧化(in-situsteamgeneration，issg)原位水蒸汽氧化方法生长sio2栅极介电层105。
可选地，在形成所述栅极介电层105之前还进一步包括对所述鳍片执行阈值电压离子注入的步骤，如图5所示。
然后沉积虚拟栅极材料层，所述栅极材料层的沉积方法可以选用化学气相沉积或者原子层沉积等方法。
然后图案化所述栅极介电层和栅极材料层，以形成环绕所述鳍片的虚拟栅极。
具体地，在所述虚拟栅极材料层上形成光刻胶层，然后曝光显影，以形成开口，然后以所述光刻胶层为掩膜蚀刻所述虚拟栅极材料层，以在所述核心区和所述输入输出区形成虚拟栅极108。
然后在所述虚拟栅极的侧壁上形成间隙壁并执行ldd离子注入。
具体地，如图7所示，所述方法还进一步包括在所述虚拟栅极的两侧形成偏移侧墙(offsetspacer)。所述偏移侧墙的材料例如是氮化硅，氧化硅或者氮氧化硅等绝缘材料。随着器件尺寸的进一步变小，器件的沟道长度越来越小，源漏极的粒子注入深度也越来越小，偏移侧墙的作用在于以提高形成的晶体管的沟道长度，减小短沟道效应和由于短沟道效应引起的热载流子效应。
其中，在栅极结构两侧形成偏移侧墙的工艺可以为化学气相沉积，本实施例中，所述偏移侧墙的厚度可以小到80埃。
可选地，在所述虚拟栅极两侧执行ldd离子注入步骤并活化。
可选地，在所述虚拟栅极的偏移侧墙上形成间隙壁。
具体地，在所形成的偏移侧墙上形成间隙壁(spacer)，所述间隙壁可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。作为本实施例的一中实施方式，所述间隙壁为氧化硅、氮化硅共同组成，具体工艺为：在半导体衬底上形成第一氧化硅层、第一氮化硅层以及第二氧化硅层，然后采用蚀刻方法形成间隙壁。
可选地，在所述虚拟栅极两侧的所述半导体衬底中形成第一凹 槽，可选地，所述第一凹槽为“∑”形凹槽，在该步骤中可以选用干法蚀刻所述第一源漏区，在所述干法蚀刻中可以选用cf4、chf3，另外加上n2、co2、o2中的一种作为蚀刻气氛，其中气体流量为cf410-200sccm，chf310-200sccm，n2或co2或o210-400sccm，所述蚀刻压力为30-150mtorr，蚀刻时间为5-120s。
接着，在所述第一凹槽中外延生长应力层，以形成源漏，如图7所示。
进一步，在本发明中所述应力层选择sige或sic，在本发明中所述外延可以选用减压外延、低温外延、选择外延、液相外延、异质外延、分子束外延中的一种。
此外，所述方法还进一步包括形成接触孔蚀刻停止层的步骤，所述形成方法可以选用本领域常用的各种方法，在此不再赘述。
然后，沉积所述层间介电层107并平坦化，以填充所述虚拟栅极之间的间隙。
具体地，如图8所示，沉积层间介电层107并平坦化，平坦化所述对层间介电层至所述虚拟栅极的顶部。
其中，所述层间介电层可以选用本领域中常用的介电材料，例如各种氧化物等，在该实施例中层间介电层107可以选用sio2，其厚度并不局限于某一数值。
所述平坦化处理的非限制性实例包括机械平坦化方法和化学机械抛光平坦化方法。
执行步骤二，去除所述虚拟栅极，以露出所述栅极介电层。
具体地，如图9所示，去除所述虚拟栅极，形成沟槽。去除的方法可以是光刻和蚀刻。在蚀刻过程中所用的气体包括hbr，其作为主要蚀刻气体；还包括作为刻蚀补充气体的o2或ar，其可以提高刻蚀的品质。
执行步骤三，在所述栅极介电层上形成保护层109，以覆盖所述栅极介电层，其中，所述保护层109的蚀刻速率大于所述栅极介电层的蚀刻速率。
具体地，如图10所示，在该步骤中通过原子层沉积氧化物的方法形成所述保护层。
其中，所述保护层可以选用蚀刻速率较大的氧化物，例如通过原子层沉积的氧化物。
所述方法中在蚀刻去除虚拟栅极露出所述栅极介电层之后，对所述核心区和输入输出区的所述介电层上形成保护层，所述保护层的蚀刻速率较大，远大于所述栅极介电层的蚀刻速率，然后蚀刻去除所述核心区中的所述保护层和所述栅极介电层，保留所述输入输出的所述栅极介电层作为栅氧，由于所述保护层的蚀刻速率较大，因此可以很好的防止所述核心区中的所述隔离材料层的损失，可以保证所述核心区中的所述隔离材料层的厚度，使得核心区域中器件的性能提高。
执行步骤四，去除位于所述核心区中的所述保护层和所述栅极介电层，以露出所述核心区中的鳍片。
具体地，如图11所示，在该步骤中仅去除位于所述核心区中的所述保护层和所述栅极介电层，保留位于输入输出区上的所述保护层和所述栅极介电层，以作为栅氧。
在该步骤中选用与所述隔离材料层具有较大蚀刻选择比的方法去除所述保护层和所述栅极介电层。
在该步骤中由于所述保护层的蚀刻速率较大，远大于所述栅极介电层的蚀刻速率，因此可以很好的防止所述核心区中的所述隔离材料层的损失，可以保证所述核心区中的所述隔离材料层的厚度，使得核心区域中器件的性能提高。
执行步骤四，在露出所述核心区中的所述鳍片上形成界面层110。
具体地，如图12所示，在所述鳍片上形成界面层110，其中所述界面层110可以选用本领域常用的界面材料，例如氧化物层或siarc层，但不局限于某一种，在此不再赘述。
界面层110的构成材料包括硅氧化物(siox)，形成界面层的作用是改善高k介电层与半导体衬底之间的界面特性。
在本发明中通过化学氧化工艺形成所述界面层。例如，在该步骤 中执行高温氧化步骤，以在所述半导体衬底201和所述高k栅极介电层201之间形成氧化物层，以作为氧化物界面层。
在该步骤中选用炉管氧化(furnace)、快速热退火氧化(rto)、紫外臭氧氧化(uvo)以及臭氧氧化(ozone)中的一种，在该步骤中所述氧化温度为600-1100℃，可选为800-1000℃。
在形成所述界面层之后执行退火步骤，以使所述保护层和所述界面层致密化。
例如在该步骤中将器件置于高真空或高纯气体的保护下，加热到一定的温度进行热处理，例如在氮气或惰性气体的氛围中进行加热，所述热退火步骤的温度为800-1200℃，所述热退火步骤时间为1-200s。
具体地，可以选用以下几种方式中的一种：脉冲激光快速退火、脉冲电子束快速退火、离子束快速退火、连续波激光快速退火以及非相干宽带光源(如卤灯、电弧灯、石墨加热)快速退火等。本领域技术人员可以根据需要进行选择，也并非局限于所举示例。
可选地，在本发明中可以选用快速热退火。
在该步骤中通过退火步骤，可以使所述保护层和所述界面层的密度得到提高，以改变所述保护层和所述界面层松散的结构特点。
执行步骤五，在所述保护层和所述界面层上形成金属栅极。
具体地，如图13-图14所示，首先在所述保护层和所述界面层上沉积高k介电层106，其中所述高k介电层可以选用本领域常用的介电材料，例如在hf02中引入si、al、n、la、ta等元素并优化各元素的比率来得到的高k材料等。形成所述高k介电层的方法可以是物理气相沉积工艺或原子层沉积工艺。
在本发明的实施例中，在凹槽中形成hf02介电层，其厚度为15到60埃。
然后在高k介电层上形成覆盖层，所述覆盖层可以选用tin，进一步。
还可以在所述覆盖层上形成扩散阻挡层，可以是tan层或aln层。
在本发明的一个实施例中，在cvd反应腔中进行所述tan层或aln层的沉积，所选择的工艺条件包括压强为1-100乇，温度为500-1000摄氏度。
所沉积的tan层或aln层具有10-50埃的厚度。
最后形成导电层，所述导电层可以是铝层，也可以是铜或钨层。在本发明的一个实施例中使用al形成所述导电层，可以用cvd或pvd的方法进行沉积。
在该导电层形成之后，在300-500摄氏度温度下进行退火。其在含氮环境中反应的时间为10-60分钟。
至此，完成了本发明实施例的半导体器件制备的相关步骤的介绍。在上述步骤之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制备方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。
为了解决目前工艺中存在的上述问题，本发明提供了一种半导体器件的制备方法，所述方法中在蚀刻去除虚拟栅极露出所述栅极介电层之后，对所述核心区和输入输出区的所述介电层上形成保护层，所述保护层的蚀刻速率较大，远大于所述栅极介电层的蚀刻速率，然后蚀刻去除所述核心区中的所述保护层和所述栅极介电层，保留所述输入输出的所述栅极介电层作为栅氧，由于所述保护层的蚀刻速率较大，因此可以很好的防止所述核心区中的所述隔离材料层的损失，可以保证所述核心区中的所述隔离材料层的厚度，使得核心区域中器件的性能提高。
本发明的半导体器件，由于采用了上述制造方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述半导体器件，因而同样具有上述优点。
实施例二
本发明还提供了一种半导体器件，所述半导体器件包括：
半导体衬底101；
鳍片102，位于所述半导体衬底上；
金属栅极，位于所述鳍片上方；
其中，所述半导体衬底包括核心区和输入输出区，在所述核心区中的所述金属栅极下方形成有界面层，在所述输入输出区的所述金属栅极的下方形成有栅极介电层。
其中，所述金属栅极包括依次层叠的高k介电层、覆盖层和功函数层。
可选地，所述金属栅极还进一步包括位于所述功函数层上的粘结胶层和导电材料。
其中，所述半导体器件包括半导体衬底101，所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(soi)、绝缘体上层叠硅(ssoi)、绝缘体上层叠锗化硅(s-sigeoi)、绝缘体上锗化硅(sigeoi)以及绝缘体上锗(geoi)等。在该实施例中半导体衬底101选用硅。
具体地，在半导体衬底上形成有多个鳍片，鳍片的宽度全部相同，或者鳍片分为具有不同宽度的多个鳍片组。
所述半导体器件还进一步包括环绕所述鳍片设置的金属栅极结构，所述金属栅结构的侧壁上形成有偏移侧壁和间隙壁。
所述偏移侧墙的材料例如是氮化硅，氧化硅或者氮氧化硅等绝缘材料。随着器件尺寸的进一步变小，器件的沟道长度越来越小，源漏极的粒子注入深度也越来越小，偏移侧墙的作用在于以提高形成的晶体管的沟道长度，减小短沟道效应和由于短沟道效应引起的热载流子效应。
在所形成的偏移侧墙上形成有间隙壁(spacer)，所述间隙壁可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。
在所述栅极结构的两侧形成有抬升源漏。所述栅极结构包括界面层，在本发明中选用臭氧对所述半导体衬底进行化学氧化，形成界面层。
在所述栅极介电层上形成保护层，以覆盖所述栅极介电层，其中，所述保护层的蚀刻速率大于所述栅极介电层的蚀刻速率。
具体地，通过原子层沉积氧化物的方法形成所述保护层。
其中，所述保护层可以选用蚀刻速率较大的氧化物，例如通过原子层沉积的氧化物。
所述方法中在蚀刻去除虚拟栅极露出所述栅极介电层之后，对所述核心区和输入输出区的所述介电层上形成保护层，所述保护层的蚀刻速率较大，远大于所述栅极介电层的蚀刻速率，然后蚀刻去除所述核心区中的所述保护层和所述栅极介电层，保留所述输入输出的所述栅极介电层作为栅氧，由于所述保护层的蚀刻速率较大，因此可以很好的防止所述核心区中的所述隔离材料层的损失，可以保证所述核心区中的所述隔离材料层的厚度，使得核心区域中器件的性能提高。
本发明的半导体器件，由于采用了上述制造方法，因而同样具有上述优点。本发明的电子装置，由于采用了上述半导体器件，因而同样具有上述优点。
实施例三
本发明的另一个实施例提供一种电子装置，其包括半导体器件，该半导体器件为前述实施例二中的半导体器件，或根据实施例一所述的半导体器件的制备方法所制得的半导体器件。
该电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、vcd、dvd、导航仪、照相机、摄像机、录音笔、mp3、mp4、psp等任何电子产品或设备，也可以是具有上述半导体器件的中间产品，例如：具有该集成电路的手机主板等。
由于包括的半导体器件件具有更高的性能，该电子装置同样具有上述优点。
其中，图15示出移动电话手机的示例。移动电话手机300被设置有包括在外壳301中的显示部分302、操作按钮303、外部连接端口304、扬声器305、话筒306等。
其中所述移动电话手机包括前述的半导体器件，或根据实施例一所述的半导体器件的制备方法所制得的半导体器件，所述半导体器件包括半导体衬底；鳍片，位于所述半导体衬底上；金属栅极，位于所述鳍片上方；其中，所述半导体衬底包括核心区和输入输出区，在所 述核心区中的所述金属栅极下方形成有界面层，在所述输入输出区的所述金属栅极的下方形成有栅极介电层。所述半导体器件制备过程中在蚀刻去除虚拟栅极露出所述栅极介电层之后，对所述核心区和输入输出区的所述介电层上形成保护层，所述保护层的蚀刻速率较大，远大于所述栅极介电层的蚀刻速率，然后蚀刻去除所述核心区中的所述保护层和所述栅极介电层，保留所述输入输出的所述栅极介电层作为栅氧，由于所述保护层的蚀刻速率较大，因此可以很好的防止所述核心区中的所述隔离材料层的损失，可以保证所述核心区中的所述隔离材料层的厚度，使得核心区域中器件的性能提高。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。