固态成像设备和电子装置的制作方法

技术领域

本公开涉及固态成像设备，具体地，涉及CMOS固态成像设备和具有该固态成像设备的诸如照相机的电子装置。

背景技术：

作为固态成像设备(图像传感器)，CMOS固态成像设备是本领域中著名的。CMOS固态成像设备用于各种便携式终端，比如数字静态照相机、数字摄像机以及嵌有照相机的蜂窝电话。

在普通的CMOS固态成像设备中，通常向在其中排列了多个像素的像素单元的一端处的每个像素列提供用于接收像素信号和对其进行CDS(相关双采样)或AD(模拟/数字)转换的电路，如日本未审查专利申请公开No.2003-18471中公开的那样。在此将此电路称为列电路，因为其被提供给每列。

作为另一CMOS固态成像设备，同样著名的是其中在半导体芯片被层叠的前提下向每个像素或者多个像素的每个部分而不是向每个像素列提供用于接收像素信号和进行CDS或者AD转换的电路的固态成像设备，如日本未审查专利申请公开No.2006-49361中所公开的。在对于多个像素的每个部分接收像素信号的情况下，如图15A的示意图所示，在其中以二维形状排列多个像素的像素单元201中，将像素分划为多个部分，以便将包括多个像素的区域设置为一个部分202。另外，每个像素部分202被配置为接收来自一个如以上的电路的信号。在每个像素部分202中，按照如实线箭头203和虚线箭头204所示的顺序来读取像素信号。在每个像素部分202处同时读取各信号。

顺便提及，作为CMOS固态成像设备的相关技术，在国际公开No.WO2006/129762和日本未审查专利申请公开No.2007-013089中公开了其中半导体芯片按后面入射型被层叠的CMOS固态成像设备。

技术实现要素：

然而，在为每个像素列提供列电路的CMOS固态成像设备中，长的垂直信号线在像素单元上行进，并且列电路在其端处接收信号。由于此原因，由于垂直信号线的布线电阻引起的电压降，来自在像素单元的垂直方向上的上端像素的信号处于与来自下端的像素的信号不同的电平。由CDS来抵消和消除此信号电平差，但是稍有阴影，因为CDS的抵消抑制比(offset suppression ratio)不是无限大。另外，抵消使得CDS的操作范围更窄或者变为对电压降低的阻碍。

另外，在向像素单元的上端和下端两者提供列电路的情况下，抵消取决于是由上部列电路还是下部列电路处的像素读取信号而改变，即使像素位于基本相同的位置处，这导致了特性上的差别。由于近来因CMOS固态成像设备中的速度增加引起的像素电流的增大、因尺寸增长而增加像素单元、因像素小型化而通过使布线变细、或者通过对图像质量应用严格的要求，此问题变得更严重。

在这点上，在为每个像素或多个像素的每个部分提供用于进行CDS或AD转换的电路的方法中，通过像素或多个像素的部分的尺寸确定电路在长度和宽度上的尺寸。由于此原因，可能没有包括需要的功能，或者电路可能具有被浪费的多余空间。另外，在为多个像素的每个部分提供电路的情况下，除非使用确保屏幕中的曝光时间的同时性的方法，其称为全局快门(global shutter)，否则，如图15B所示，当对在箭头方向205上移动的物体206成像时，在像素单元201的上半部分中的像素较后被读取，在下半部分中的像素较先被读取,如图15C所示，导致移动的物体206的失真成像。对于图像质量恶化和像素尺寸增加，需要全局快门。

鉴于这样的情况，提出了本公开，希望提供固态成像设备，其降低垂直信号线的电压降，并通过改善阴影(shading)等来改善图像质量。

还希望提供具有该固态成像设备的诸如照相机的电子装置。

根据本公开的实施例，固态成像设备包括：像素单元，其中，将物理量转换为电信号的多个像素以二维形状排列；垂直信号线，用于从像素读取信号；以及列电路，与像素单元的列对应地排列，并从在像素单元内部的垂直信号线收集信号。

在根据本公开的实施例的固态成像设备中，由于不从像素单元的一端而是从垂直信号线从像素单元的内部将像素信号收集到列电路，因此由垂直信号线的布线电阻引起的电压降降低。

根据本公开的实施例，固态成像设备包括：上基板，具有其中将物理量转换为电信号的多个后面入射型像素以二维形状排列的像素单元；以及下基板，面对上基板，并具有与像素单元的列对应地排列的多个列电路，其中，上基板和下基板在它们的布线表面处连接，其中，在下基板表面的、列电路在垂直方向上彼此面对的一侧，在上基板处形成的并读取来自像素的信号的垂直信号线连接到下基板的列电路，以及其中，列电路的信号输出到列电路不彼此面对的一侧。

在根据本公开的实施例的固态成像设备中，因为从像素读取信号的垂直信号线和下基板的列电路在下基板表面的、列电路垂直方向上彼此面对的一侧连接，因此，由垂直信号线的布线电阻引起的电压降降低。

根据本公开的实施例，电子装置包括：固态成像设备；光学系统，用于将入射光引导到固态成像设备的光电转换单元；信号处理电路，用于处理固态成像设备的输出信号，其中，该固态成像设备是根据本公开的固态成像设备。

在根据本公开的实施例的电子装置中，由于提供了根据本公开的固态成像设备，因此当从垂直信号线收集像素信号到列电路时，由垂直信号线的布线电阻引起的电压降降低。

根据本公开的实施例，成像设备包括：第一基板，包含以二维阵列排列的多个像素，所述多个像素中的至少一个输出像素信号；连接部分，基于像素信号在垂直于所述二维阵列的方向上传送模拟信号；以及第二基板，包含接收所述模拟信号的处理电路，该处理电路包括模拟到数字转换器的至少一部分。第一基板和第二基板被层叠并通过所述连接部分相互电连接，并且所述多个像素中的至少一个与所述处理电路的至少一部分重叠。

根据本公开的实施例，成像设备包括：第一基板，包括以二维阵列排列的多个像素，所述多个像素中的至少一个输出模拟信号；连接部分，在垂直于所述二维阵列的方向上传送模拟信号；以及第二基板，包括基于所述模拟信号输出数字信号的处理电路。第一基板和第二基板被层叠并通过所述连接部分相互电连接，并且所述多个像素中的至少一个与所述处理电路的至少一部分重叠。

根据本公开的实施例，成像设备包括：第一基板，包括以二维阵列排列的多个像素，所述多个像素中的至少一个输出模拟信号；连接部分，传送模拟信号；以及第二基板，包括基于所述模拟信号输出数字信号的处理电路。第一基板和第二基板被层叠并通过所述连接部分相互电连接，并且所述多个像素中的至少一个与所述处理电路的至少一部分重叠。

根据本公开的实施例的固态成像设备，因为当读取像素信号时由垂直信号线的布线电阻引起的电压降降低，因此能够改进图像质量，例如改善由电压降引起的阴影。因此能够提供高质量的固态成像设备。

根据本公开的实施例的电子装置，在固态成像设备中，因为当读取像素信号时由垂直信号线的布线电阻引起的电压降降低，因此能够改进图像质量，例如改善由电压降引起的阴影。因此能够提供高质量的电子装置。

附图描述

图1是示出根据本发明的实施例的固态成像设备的第一实施例的示意图。

图2A和2B是示出根据第一实施例的第一半导体芯片和第二半导体芯片的示意性的平面图。

图3是示出本发明的实施例中的像素和列电路之间的连接关系的方块图。

图4是示出根据本发明的实施例的单元像素的一个例子的等效电路图。

图5A到5E是例示根据第一实施例的固态成像设备的操作的图。

图6是示出根据本公开的固态成像设备的第二实施例的示意图。

图7A和7B是示出根据第二实施例的第一半导体芯片和第二半导体芯片的示意性的平面图。

图8A到8E是例示根据第二实施例的固态成像设备的操作的图。

图9是示出根据本公开的固态成像设备的第三实施例的示意图。

图10A和10B是示出根据第三实施例的第一半导体芯片和第二半导体芯片的示意性的平面图。

图11A到11D是例示根据第三实施例的固态成像设备的操作的图。

图12是示出根据本公开的修改例子的固态成像设备的示意性的截面图。

图13是示出根据本公开的第四实施例的电子装置的示意图。

图14是示出CMOS固态成像设备的一个例子的示意图。

图15A到15C是示出现有固态成像设备的配置和通过对移动物体成像而得到的图像的示意图。

具体实施方式

以下将描述本公开的实施例。将按下列顺序提供描述。

1.CMOS固态成像设备的示意配置的例子

2.第一实施例(固态成像设备的例子)。

3.第二实施例(固态成像设备的例子)。

4.第三实施例(固态成像设备的例子)。

5.第四实施例(电子装置的例子)。

<1.CMOS固态成像设备的示意配置的例子>

首先，为了理解本公开，将参照图14描述CMOS固态成像设备的示意配置的一个例子。CMOS固态成像设备101包括像素单元(所谓的成像区)103和外围电路单元，像素单元103具有提供有在硅基板中提供的光电转换单元并且在半导体基板111上以二维形状规则地排列的多个像素102。作为像素102，可以应用由一个光电转换单元和多个像素晶体管组成的单元像素。另外，作为像素102，可以应用所谓的像素共享结构，其中多个光电转换单元共享除了传输晶体管之外的像素晶体管。可以用由传输晶体管、复位晶体管、放大晶体管和选择晶体管组成的四个晶体管或者其中排除选择晶体管的三个晶体管来配置多个像素晶体管。

外围电路单元被配置有所谓的逻辑电路，比如垂直驱动电路104、列电路105、水平驱动电路106、输出电路107和控制电路108。

控制电路108接收指示输入时钟、操作模式等的数据，并输出诸如固态成像设备的内部信息的数据。另外，控制电路108根据垂直同步信号、水平同步信号和主时钟来产生时钟信号或控制信号，这些信号将变成垂直驱动电路104、列电路105和水平驱动电路106的操作基准。另外，这些信号被输入到垂直驱动电路104、列电路105和水平驱动电路106等。

垂直驱动电路104由例如移位寄存器组成，它选择像素驱动布线以将用于驱动像素的脉冲提供给所选择的像素驱动布线，并驱动每行的像素。换句话说，垂直驱动电路104在垂直方向上连续地、选择性地扫描每行的像素单元103的每个像素102。另外，按照例如在成为每个像素2的光电转换元件的光电二极管中接收的光量，垂直驱动电路104通过垂直信号线109向列电路105提供基于所产生的信号电荷的像素信号。

列电路105被布置到例如像素102的每列，并对从每个像素列的一行中的像素102输出的信号进行诸如噪声去除的信号处理。换句话说，列电路105进行诸如CDS、信号放大和AD转换的信号处理，以便去除像素102中固有的固定样式的噪声。将水平选择开关(未示出)安装到列电路105以连接到水平信号线110。

水平驱动电路106由例如移位寄存器组成，并通过连续输出水平扫描脉冲按顺序选择列电路105，以便像素信号从每个列电路105输出到水平信号线110。

输出电路107处理并输出通过水平信号线110从每个列电路105连续提供的信号。例如，输出电路107可以只进行缓冲，或者进行黑电平调整、列偏离校正或各种数字处理。输入/输出端112与外部交换信号。

<2.第一实施例>

[固态成像设备的例子]

图1到2B示出根据本公开的固态成像设备的第一实施例。此实施例是后面入射型CMOS固态成像设备,图1到2B是整个配置的示意图。

在根据第一实施例的固态成像设备1中，如图1所示，具有像素单元的第一基板2和具有列电路的第二基板3被层叠并通过连接部分4电连接，在该像素单元中，将物理量转换成电信号的多个像素以二维形状排列。换句话说，如图2A所示，第一基板2包括其中多个后面入射型像素5以二维形状排列的像素单元6和具有垂直驱动电路7的第一半导体芯片。以下，第一基板2将被称为第一半导体芯片。第一半导体芯片2是所谓的后面入射型CMOS图像传感器芯片。如图2B所示，第二基板3被配置作为第二半导体芯片，其包括列电路11、控制电路12、水平驱动电路13以及与输出电路对应的信号处理电路14。以下，第二基板3将被称为第二半导体芯片。通过用作连接部分4的微凸块(micro bump)将第一半导体芯片(相应于上基板)2以倒装片(flip-chip)的方式安装到第二半导体芯片(相应于下基板)3以配置固态成像设备1。以下，连接部分4将被称为微凸块。

第一半导体芯片2包括在半导体基板8上的像素单元6和垂直驱动电路7，在像素单元6中每个具有用作光电转换部分的光电二极管(PD)和多个像素晶体管的多个像素以二维形状排列。形成光电二极管(PD)以面对半导体基板8的后侧，像素晶体管包括浮置扩散体(floating diffuser，FD)并形成在半导体基板8的表面侧。该基板的后侧变为光接收表面，虽然在图中没有示出，但是，在光接收表面上层叠防反射膜、滤色片和芯片上镜头等。

垂直驱动电路7连接到像素驱动布线9，像素驱动布线9提供脉冲电压以驱动像素5。像素驱动布线9通常连接到排列在像素单元的水平方向上的每一行的像素5，尽管在图2A中代表性地示出了在水平方向上(横向)形成的一个布线，但是，如下所述，布置了多个像素驱动布线9。另外，在像素单元6的垂直方向上，垂直信号线10被布置到每列的像素5。像素驱动布线和垂直信号线形成为通过在半导体基板的表面侧的层间隔离膜布置的多个布线层。

在第一半导体芯片2的像素单元6处，由垂直驱动电路7来选择像素驱动布线9，通过所选择的像素驱动布线9提供的脉冲电压，与之相应的一行像素5同时被驱动，并且像素5的信号被输出到垂直信号线10。

如图2B所示，第二半导体芯片3包括在半导体基板16的表面侧的中心区处形成的列电路11以及提供在列电路区的上侧和下侧的水平驱动电路13[13A和13B]。在列电路区的右侧和左侧形成控制电路12和信号处理电路14。根据像素单元6的像素列安装列电路11多达与像素列的数量相同。换句话说，像素单元6的像素列和列电路11之间的数量关系为1:1。例如，在列电路11中，与像素单元6的奇数列相应的列电路11A排列在半导体基板16的水平方向上的上端侧，与像素单元6的偶数列相应的列电路11B排列在半导体基板16的水平方向上的下端侧。

换句话说，与在第一半导体芯片处形成的像素单元6的中心附近的像素列对应地排列列电路11[11A和11B]。另外，在垂直方向上在上下位置处布置的奇数像素列的列电路11A和偶数像素列的列电路11B排列为彼此面对，使得它们的输入端(对应于微凸块4)彼此面对。由于与奇数像素列相应的列电路11A和与偶数像素列相应的列电路11B被布置在与每个像素5的奇数列和偶数列相应的位置处，因此，它们被排列为在水平方向上偏离像素列的一个间距。每个列电路11被形成为具有等于像素单元6的两个像素列的宽度d2的宽度d1(d1＝d2)。另外，在第一半导体芯片2中，读取奇数列中的像素信号的垂直信号线10和读取偶数列中的像素信号的垂直信号线在如下侧连接：上部列电路11A和下部列电路11B在第二半导体芯片3中在该侧相遇。

如上所述，控制电路12接收指示输入时钟、操作模式等的数据，并输出包含固态成像设备的信息的数据。另外，如以下，控制电路12向每个组件提供所需的时钟或脉冲。

列电路向像素5提供偏压电流并接收在每列中的像素5的信号，以对该信号进行CDS(相关双采样：去除或处理固定样式的噪声)、信号放大或AD转换。

水平驱动电路13[13A和13B]按顺序选择列电路11并将信号引导到信号处理电路。信号处理电路14处理并输出信号。例如，信号处理电路14可以只进行缓冲，或者进行黑电平调整、列偏离校正、信号放大、与色彩相关的处理等。

通过将第一半导体芯片2和第二半导体芯片3的形成布线的表面、即像素的布线表面彼此面对地排列，通过微凸块4将第一半导体芯片2和第二半导体芯片3电连接或机械连接。在第一半导体芯片2中，通过在与具有像素单元6的半导体基板8的光接收表面相对的表面上的层间隔离膜形成多个布线层。在第二半导体芯片3中，通过在形成列电路11、水平驱动电路13、控制电路12和信号处理电路14的半导体基板16的表面上的层间隔离膜形成多个布线层。在第一半导体芯片2侧、在第二半导体芯片3侧或者在半导体芯片2和3的两者侧形成微凸块4。在图中，仅在下面的第二半导体芯片3侧绘出了微凸块4。微凸块4将像素单元6的垂直信号线10连接到列电路11。

在此例子中，在第二半导体芯片3的布线表面处、在与像素单元6的奇数列相应的列电路11A和与偶数列相应的列电路11B彼此面对的位置处形成微凸块4。通过微凸块4，位于中心附近的每个列电路11的输入端电连接到像素单元6的垂直信号线10的中心部分。列电路11被布置为基于像素单元6在垂直方向上的中心部分而面对垂直信号线10。换句话说，基于在像素单元6的垂直方向上的中心附近的微凸块4，将列电路11布置为面对垂直信号线10。微凸块4也形成在第二半导体芯片3周围的未示出的位置处，并通过在第二半导体芯片3周围形成的微凸块4来交换关于像素的驱动的电力和信息。

像素5和列电路11如图3所示连接。关于第一半导体芯片2的像素单元6，在每列中布置的多个像素5连接到垂直信号线10。同时，在第二半导体芯片3中，与每个像素列对应形成列电路11。在像素单元6中，即在此例中在像素单元6的中心附近，垂直信号线10和列电路11在微凸块4处连接。在此，列电路11具有恒流源18和模拟/数字转换电路(ADC)17。恒流源18允许偏压电流流过像素5。偏压电流从所选像素5中的供电端(power terminal)经过垂直信号线10和微凸块4流到在恒流源18中的地端。模拟/数字转换电路17与恒流源18共享微凸块11的节点19，并收集作为像素输出的节点电压，并对其进行模拟/数字转换。换句话说，在列电路11中，允许偏压电流流到像素5的路径和收集像素5的信号的路径共享通过微凸块4的连接部分。

图4示出了像素的等效电路的例子。在此例中，像素包括用作为光电转换单元的光电二极管以及由传输晶体管Tr1、复位晶体管Tr2、放大晶体管Tr3和选择晶体管Tr4组成的多个像素晶体管。光电二极管(PD)通过传输晶体管Tr1连接到浮置扩散体(FD)。传输晶体管Tr1将光电二极管(PD)的电荷(例如光电子)传输到浮置扩散体(FD)。浮置扩散体(FD)连接到放大晶体管Tr3的栅极。如果选择晶体管Tr4导通,放大晶体管Tr3向垂直信号线10输出与浮置扩散体(FD)的电势相应的信号。复位晶体管Tr2连接到浮置扩散体(FD)，并将浮置扩散体(FD)的电荷放电到供电布线以复位浮置扩散体(FD)。像素5的等效电路不是新颖的，而是一般的电路。分别连接到传输晶体管Tr1、选择晶体管Tr4和复位晶体管Tr2的三个布线21、23、22相应于上述的像素驱动布线9。

图5A到5D示出了根据第一实施例的固态成像设备的操作，即来自像素的信号的流程。在第一半导体芯片2的像素单元6中，按照从第一像素行到第n像素行的向上顺序，由垂直信号线10读取像素5的信号。在像素单元6中，上半部的(上部)像素5的信号按照从第一像素行到第m像素行的顺序通过垂直信号线10(见图5B和5D)，并经过在像素单元6的中心附近的微凸块4而输入到第二半导体芯片3的列电路11。在像素单元6中，下半部的(下部)像素5的信号按照从第m+1像素行到第n像素行的顺序通过垂直信号线10(见图5C和5D)，并经过在像素单元6的中心附近的微凸块4而输入到第二半导体芯片3的列电路11。在此，奇数列像素5的信号被输入到上部列电路11A(见图5E),偶数列像素5的信号被输入到下部列电路11B(见图5E)。列电路11[11A和11B]按顺序进行所需的处理，由上部垂直驱动电路13A将奇数列的信号发送给信号处理电路，由下部水平驱动电路13B将偶数列的信号发送给信号处理电路14(见图5E)。换的话说，像素列中的像素5的信号被输入到列电路11A和11B彼此面对的输入端。列电路11A和11B的信号从列电路11A和11B没有彼此面对的一侧的输出端输出到水平驱动电路13A和13B。

根据第一实施例的固态成像设备1，第一半导体芯片2的像素单元6的中心部分连接到第二半导体芯片3，对于像素单元6的上部分和下部分中的任何一个信号的信号，垂直信号线10的布线电阻变为相同。与从垂直信号线10的端子收集像素信号到列电路的一般配置相比，在第一实施例中，直到信号进入列电路11为止，垂直信号线10的最大长度减半。由于此原因，在此实施例中，由于垂直信号线10的布线电阻，由电压降引起的阴影减半。另外，以像素单元6的中心部分作为边界，阴影是垂直对称的，因此不容易被观察到。例如，如果图像的上半部分是“亮的(暗的)”，则下半部分变为“亮的(暗的)”，从而防止阴影突显。

如上所述，在第一实施例中，能够降低在垂直信号线10中的电压降并减少由电压降引起的阴影。另外，当应用于照相机时，与成像镜头的周边对应的图像区通常是暗的，并通常在电路系统中被校正。由于图像的阴影是垂直对称的，因此易于进行校正。在此实施例中，通过增强阴影能够改进图像质量。

另外，由于通过垂直信号线10的布线电阻使得最大电压降减半，这有助于确保电压余量(voltage margin)或降低电压。在此，电压余量意味用于线性地输出信号直到饱和信号的像素电路的工作电压的余地(room)、使像素的输出范围与列电路的输入范围相匹配的电压的余地等。如果改变处理来增加处理的电荷量，同样可以加宽电压余量的动态范围。由于列电路的宽度d1相应于两个像素列的宽度d2，因此，易于制造列电路11。

在此实施例中，以倒装片的方式将具有后面入射型像素单元6的第一半导体芯片2安装到第二半导体芯片3，同时像素5的布线位于下侧，因此，能够实现该固态成像设备而不影响光接收或光电转换。

<3.第二实施例>

[固态成像设备的例子]

图6至图7B示出了根据本公开的固态成像设备的第二实施例。该实施例是后侧入射型CMOS固态成像设备，图6至图7B是示意图。

在根据第二实施例的固态成像设备31中，如图6所示，具有像素单元的第一基板32和具有列电路的第二基板33被层叠并通过连接部分4相互电连接，其中在像素单元中将物理量转换为电信号的多个像素以二维形状排列。以下，将第一基板32称为第一半导体芯片，将第二基板33称为第二半导体芯片。另外，将连接部分4称为微凸块。换句话说，如图7A所示，第一半导体芯片32包括像素单元6和垂直驱动电路7，在像素单元6中多个后面入射型像素5以二维形状排列。第一半导体芯片32变为所谓的后面入射型CMOS图像传感器芯片。如图7B所示，通过形成列电路11、控制电路12、水平驱动电路13[13A和13B]以及与输出电路相应的信号处理电路14来配置第二半导体芯片33。以倒装片方式通过微凸块4将第一半导体芯片32安装到下部的第二半导体芯片33以配置固态成像设备31。

在此实施例中，同时读取两行中的像素5。在第一半导体芯片32的像素单元6中，对一个像素列排列两个垂直信号线10[10A和10B]，使得第一垂直信号线10A连接到奇数像素行，第二垂直信号线10B连接到偶数像素行。第二半导体芯片33的列电路11具有与像素列的宽度d4相同的宽度d3(d3＝d4),并且被排列为与垂直信号线12的数量对应的像素列的两倍那样多。与在水平方向上的像素列的数量一样多的列电路11分别被排列到在垂直方向上的上端和下端。换句话说，在像素单元6的像素列和列电路11之间的数量关系变为1:2。

在上端的列电路11A连接到与像素列中的奇数行中的像素5相连的第一垂直信号线10A。在下端的列电路11B连接到与像素列中的偶数行中的像素5相连的第二垂直信号线10B。上端的列电路11A和下端的列电路11B被排列为在水平方向上偏离多达像素列的一半间距。上端的列电路11A和下端的列电路11B被排列为彼此面对，以使它们的输入端(与微凸块4相应的部分)彼此面对。

另外，位于中心附近的每个列电路11A和11B的输入端和像素单元6的垂直信号线10A和10B的中心部分通过微凸块4电连接。第一垂直信号线10A的中心部分和上端的列电路11A的输入端通过微凸块4连接，第二垂直信号线10B的中心部分和下端的列电路11B的输入端通过微凸块4连接。

其它配置与第一实施例中所示的配置相同，因此，由相同的参考标记来指定相应的部件，并不再加以描述。

图8A至8E示出根据第二实施例的固态成像设备的操作，即来自像素的信号的流程。在第一半导体芯片32的像素单元6中，对于每两个像素行，按照向下的顺序，由第一和第二垂直信号线10A和10B来读取信号。像素单元6的上半部像素5的信号按照从第一和第二像素行到第m-1和第m两个像素行的顺序通过第一和第二垂直信号线10A和10B(见图8B和8D)，并经过在像素单元6的中心附近的微凸块4同时输入到第二半导体芯片33的列电路11(见图8E)。在此，奇数行的像素5的信号输入到上端的列电路11A，并且偶数行的像素5的信号输入到下端的列电路11B。其中两个像素行的信号同时被输入的列电路11A和11B按顺序进行所需的处理，以便奇数行中的信号由上方的水平驱动电路13A发送到信号处理电路14，并且偶数行中的信号由下方的水平驱动电路13B发送到信号处理电路14。换句话说，两个像素行的像素5的信号被输入到彼此面对的列电路11A和11B的输入端。列电路11A和11B的信号从不彼此面对的列电路11A和11B的输出端输出到水平驱动电路13A和13B。

根据第二实施例的固态成像设备31，由于列电路11的数量是像素列的数量的两倍，因此与第一实施例相比，能够近似加倍地增加处理速率。由于垂直信号线10[10A和10B]的负载能力基本减半，在读取速率可由像素进行速率控制的情况下，可以近似加倍地进一步增加处理速率。

除此之外，可以得到与第一实施例中所得到的相同的效果。换句话说，由于第一半导体芯片32在像素单元6的中心附近连接到第二半导体芯片33，因此，对于像素单元6的上部分和下部分的任意像素，垂直信号线10[10A和10B]的布线电阻是相同的。与其中从垂直信号线的末端收集像素信号到列电路的一般配置相比，在第二实施例中，直到信号进入列电路11[11A和11B]，垂直信号线10[10A和10B]的最大长度减半。由于此原因，在此实施例中，由于垂直信号线的布线电阻，由电压降引起的阴影被减半。另外，阴影以像素单元6的上部分和下部分垂直对称，因此，不容易被观察到。如上所述，在第二实施例中，能够减小在垂直信号线10中的电压降并减少由电压降引起的阴影。因此，能够通过增强阴影来改进图像质量。

另外，由于通过垂直信号线10[10A和10B]的布线电阻使得最大电压降减半，这有助于确保电压余量或降低电压。如改变处理来增加所处理的电荷量，则同样可以加宽电压余量的动态范围。

即使在第二实施例中，由于具有后面入射型像素单元6的第一导体芯片32按照倒装片的方式安装到第二导体芯片33，同时像素5的布线是在下侧，因此，能够实现固态成像设备而不影响光接收或光电转换。

<4.第三实施例>

[固态成像设备的例子]

图9至10B示出了根据本公开的固态成像设备的第三实施例。该实施例是后面入射型CMOS固态成像设备，图9至10B是示意图。

在根据第三实施例的固态成像设备41中，具有像素单元的第一基板42和具有列电路的第二基板43被层叠并通过连接部分4彼此电连接，其中在像素单元中，多个将物理量转换为电信号的像素以二维形状排列。以下，将第一基板42称为第一半导体芯片，并将第二基板43称为第二半导体芯片。另外，将连接部分4称为微凸块。换句话说，如图10A所示，第一半导体芯片42包括其中多个后面入射型像素5以二维形状排列的像素单元6和垂直驱动电路7。第一半导体芯片42成为所谓的后面入射型CMOS图像传感器芯片。如图10B所示，通过形成列电路11、控制电路12、水平驱动电路13[13A和13B]以及与输出电路相应的信号处理电路14来配置第二基板43。第一半导体芯片42按倒装片的方式通过微凸块4安装到下部第二半导体芯片43，以配置固态成像设备41。

在第一半导体芯片42的像素单元6中，与每个像素列对应地形成与多个像素5相连的垂直信号线10。同时，在第二半导体芯片43中，在垂直方向上布置三个列电路11[11A、11B和11C]。将列电路11A、11B和11C分别以复数排列在水平方向上。上端的列电路11A相应于像素单元6中的每隔两列的像素列，即第一像素列、第四像素列、第七像素列、第十像素列…。中间的列电路11B相应于像素单元6中的每隔两列的像素列，即第二像素列、第五像素列、第八像素列、第十一像素列…。下端的列电路11C相应于像素单元6中的每隔两列的像素列，即第三像素列、第六像素列、第九像素列、第十二像素列…。

以等于像素5的三列的宽度d6的宽度d5形成每个列电路11A至11C(d5＝d6)。列电路11B和11C被排列为相对于上端的列电路11A和11B在水平方向上偏离多达像素列的一个间距。

在上端的列电路11A的第二半导体芯片43中与中心输入端对应的位置处形成将上端的列电路11A连接到相应像素列的垂直信号线10的微凸块4。在下端的列电路11C的第二半导体芯片43中与中心输入端对应的位置处形成将下端的列电路11C连接到相应像素列的垂直信号线10的微凸块4。在水平方向上在下端的列电路11C附近的位置处和在上端的列电路11A的附近的位置处交替地形成将中间的列电路11B连接到相应像素列的垂直信号线微凸块4。

其它配置与在第一实施例中所示的相同，因此，通过相同的参考标记来指定相应的部件，并不再描述。

图11A至11D示出根据第三实施例的固态成像设备的操作，即来自像素的信号的流程。在第一半导体芯片42的像素单元6中，对每一个像素行，由垂直信号线10按照向下的顺序读取像素5的信号。图11B和11D示出了从像素单元6的上部分读取的信号的流程。将垂直信号线10连接到列电路11的微凸块4的垂直位置从垂直信号线10的中心部分偏离，并且偏离的位置取决于像素列而变化，如图所示。另外，在像素单元6的上半部分中，如图所示，第一像素列、第四像素列、第七像素列、…的像素5的信号经过垂直信号线10，并通过在像素单元6的垂直方向上接近1/3的位置处的微凸块4被输入到上端的列电路11A。第二像素列、第五像素列、第八像素列、…的像素5的信号经过垂直信号线10，并通过在像素单元6的垂直方向上接近1/3和2/3的位置处交替改变的微凸块4输入到中间的列电路11B。第三像素列、第六像素列、第九像素列、…的像素5的信号经过垂直信号线10，并通过在像素单元6的垂直方向上接近2/3的位置处的微凸块4输入到下端的列电路11C。另外，在输入到列电路11A至11C的信号中，第一像素列、第二像素列、第四像素列、第七像素列、第八像素列、第十像素列、…的信号由上端的水平驱动电路13A发送到信号处理单元14。第三像素列、第五像素列、第六像素列、第九像素列、第十一像素列、第十二像素列、…的信号由下端的水平驱动电路13B发送到信号处理单元14。

关于像素单元6的下半像素5的信号的读取，如图11C和11D所示，尽管没有详细描述，但是，每个像素列的像素5的信号通过垂直信号线10，并经过与以上相同的微凸块4而被输入到相应的列电路11A至11C。另外，通过每个列电路11A至11C处理过的信号由水平驱动电路13A和13B发送到信号处理电路14。

根据第三实施例的固态成像设备41，每个像素5的信号通过微凸块4输入到在垂直信号线的1/3或2/3附近的中间位置处的列电路11，不过这不是垂直信号线10的中心位置。由于此原因，与通常的固态成像设备相比，垂直信号线10的布线电阻减小，导致减少了由于布线电阻引起的电压降引起的阴影。因此，能够改善阴影并提高图像质量。

除此之外，可以得到与在第一实施例中所得到的相同的效果。换句话说，这有助于确保电压余量或降低电压。如果使用电压余量来增加所处理的电荷量，同样可以加宽动态范围。另外，由于列电路11的宽度d5对应于三个像素列的宽度d6,因此，易于生成列电路11。

在此实施例中，由于具有后面入射型像素单元6的第一半导体芯片2以倒装片的方式安装到第二半导体芯片3上，同时像素5的布线位于下侧，因此，能够实现固态成像设备而不影响光接收或光电转换。

[修改例子]

将描述对上述的第一到第三实施例共同的修改例子。

在不得不使得微凸块4的直径大于列电路11的宽度的情况下，可以按照锯齿形来排列相邻的微凸块4。

由于水平驱动电路13[13A和13B]具有高的驱动频率并产生很多的热和噪声，因此，优选将其布置在第二半导体芯片的端侧，特别是不与第一半导体芯片重叠的位置或不与像素单元重叠的位置处。

虽然在以上例子中使用微凸块4来连接第一半导体芯片和第二半导体芯片，但是，可以使用另一连接方法来连接这两个半导体芯片。例如，如图12所示，第一半导体芯片2(32、42)和第二半导体芯片(33、43)的布线51和52可以被压制使得每个半导体芯片2(32、42)和3(33、43)的布线51和52直接连接。

虽然在上述的情况中已经例示了固态成像设备使用电子作为信号电荷，但是本公开也可以应用于固态成像设备使用空穴作为信号电荷的情况。

<5.第四实施例>

[电子装置的例子]

根据本公开的实施例的固态成像设备可以应用于诸如具有固态成像设备的照相机、内嵌照相机的便携式设备以及具有固态成像设备的其它设备的电子装置。

根据本实施例的电子装置包括作为基本配置的固态成像设备，将入射光引导到固态成像设备的光学系统、以及用于处理固态成像设备的输出信号的信号处理电路，其中，通过使用上述实施例的固态成像设备来配置此固态成像设备。

图13示出了将本公开应用于作为电子装置的例子的照相机的实施例。根据本实施例的照相机61包括光学镜头组(光学系统)62、固态成像设备63、DSP(数字信号处理器)64、帧存储器65、中央处理单元(CPU)66、显示设备67、记录设备68、操作系统69、电源系统70等等。在这些之中，DSP64、帧存储器65、CPU66、显示设备67、记录设备68、操作系统69和电源系统70连接到公共总线71。

光学镜头组62将来自被摄体的图像光(入射光)引导到固态成像设备63的成像表面(像素阵列单元:像素单元)。根据上述实施例的任何一个固态成像设备被应用于固态成像设备63。固态成像设备63将由光学镜头组62在成像表面上形成的图像光转换为每个像素的电信号。DSP64控制固态成像设备63，并从其接收信号以产生图像信号。帧存储器65是用来暂时存储由DSP64处理过的图像信号的存储器。

显示设备67显示作为DSP64的处理结果而输出的图像信号。记录设备68将该图像信号记录在例如磁带、磁盘、光盘等上。操作系统69用来操作照相机。电源系统70提供电力以驱动固态成像设备63。CPU控制这样的操作。

本公开可以采取照相机模块的形式，其中光学系统62、固态成像设备63、DSP64、CPU66、帧存储器65、电源系统70等被模块化。

本公开可以配置具有这样的照相机模块的、嵌入照相机的便携式设备，例如，具有代表性的蜂窝式电话(手机)。

另外，本公开可以被配置为具有上述的模块化的成像功能的模块，即所谓的成像功能模块。本公开可以配置装配有这样的成像功能模块的电子装置。

如果使用根据第四实施例的诸如照相机的电子装置61，在固态成像设备中，由于当读取像素的信号时，由垂直信号线的布线电阻引起的电压降减小，因此，因此能够改进图像质量，例如，改进由电压降引起的阴影。因此，能够提供高质量的电子装置。

本发明包含与2010年11月11日在日本专利局提交的日本优先权专利申请JP 2010-252578中公开的主题相关的主题，其全部内容通过引用合并于此。

本领域技术人员应该理解，取决于设计要求和其它因素，可以发生各种修改、组合、子组合和变更，只要其在所附权利要求或其等效物的范围内即可。