电子封装件及其制法的制作方法

本发明涉及一种半导体封装技术，尤其涉及一种电子封装件及其制法。

背景技术：

随着半导体封装技术的演进，半导体装置(semiconductordevice)已开发出不同的封装型态，另为提升电性功能及节省封装空间，遂开发出覆晶(flipchip)技术。

图1为已知半导体封装件1的剖面示意图。如图1所示，该半导体封装件1的制法先提供一具有板体10a与线路结构10b的封装基板10，再通过覆晶方式结合一半导体元件11于该线路结构10b上，之后形成封装胶体13于该封装基板10上以包覆该半导体元件11。

具体地，该半导体元件11具有相对的作用面11a与非作用面11b，该作用面11a具有多个电极垫110，以通过多个如焊锡凸块12电性连接该电极垫110与该线路结构10b的线路层100，且该封装胶体13还形成于该半导体元件11与该封装基板10之间，以包覆上述焊锡凸块12。

然而，已知半导体封装件1的制程中，当该半导体元件11为大尺寸或高接脚数(highpincount)时，该封装胶体13的流动不易填满该半导体元件11与该封装基板10之间的空间，致使于该半导体元件11与该封装基板10之间产生空洞(void)14，故于后续固化该封装胶体13的过程中，该空洞14容易发生爆米花效应(popcorneffect)，导致产品良率下降。

此外，已知半导体封装件1中，由于该封装基板10具有板体10a，致使该半导体封装件1的整体厚度难以有效减少，无法满足现今电子产品轻薄化的需求。

因此，如何克服现有技术的缺陷，实为目前各界亟欲解决的技术问题。

技术实现要素：

鉴于上述现有技术的缺陷，本发明提供一种电子封装件及其制法，以降低该电子封装件的整体厚度，满足轻薄化的需求。

本发明的电子封装件包括：绝缘层；结合有多个导电凸块的电子元件，其嵌埋于该绝缘层中，且令该导电凸块的部分表面外露于该绝缘层；以及线路结构，其形成于该绝缘层及该导电凸块外露于该绝缘层的部分表面上且电性连接该导电凸块。

本发明还提供一种电子封装件的制法，其包括以下步骤：设置一结合有多个导电凸块的电子元件于一承载件上；形成绝缘层于该承载件上，以令该绝缘层包覆该电子元件，且令该导电凸块的部分表面外露于该绝缘层；形成线路结构于该绝缘层及该导电凸块外露于该绝缘层的部分表面上，且令该线路结构电性连接该导电凸块；以及移除该承载件。

前述的电子封装件及其制法中，该电子元件具有相对的作用面与非作用面，且该作用面结合至所述导电凸块，而使该电子元件电性连接该导电凸块。例如，于移除该承载件之后，该电子元件的非作用面外露于该绝缘层；或者，该电子元件的非作用面上结合散热件。

前述的电子封装件及其制法中，于移除该承载件之后，该电子元件外露于该绝缘层。

前述的电子封装件及其制法中，该导电凸块为焊锡凸块。

前述的电子封装件及其制法中，还包括形成多个导电元件于该线路结构上。

另外，前述的电子封装件及其制法中，还包括形成多个导电柱于该绝缘层中，且该导电柱电性连接该线路结构。例如，于移除该承载件之后，该导电柱的端面外露于该绝缘层。进一步地，还包括接置电子装置于该导电柱的端面上。

由上可知，本发明的电子封装件及其制法具有以下优点和有益效果：本发明的电子封装件及其制法主要通过先以该绝缘层包覆该电子元件与该导电凸块，再于该绝缘层上形成该线路结构，故该绝缘层无需流过该电子元件与该线路结构之间，因而该电子元件与该线路结构之间不会产生空洞，故相较于现有技术，本发明能有效提升产品良率。

此外，本发明的电子封装件仅形成线路结构，而无需使用已知封装基板的板体，故相较于现有技术，该电子封装件的整体厚度能大幅减少，以满足轻薄化的需求。

附图说明

图1为已知半导体封装件的剖面示意图；以及

图2a至图2e为本发明的电子封装件的第一实施例的制法的剖面示意图；其中，图2e’及图2e”为图2e的不同实施例；以及

图3a至图3c为本发明的电子封装件的第二实施例的制法的剖面示意图；其中，图3c’为图3c的另一实施例。

附图标记说明

1半导体封装件

10封装基板

10a板体

10b,24,24’线路结构

100,240线路层

11半导体元件

11a,21a作用面

11b,21b非作用面

110,210电极垫

12焊锡凸块

13封装胶体

14空洞

2,3电子封装件

20承载件

200金属层

21电子元件

22导电凸块

22a顶表面

23绝缘层

23a第一表面

23b第二表面

241导电体

242介电层

25导电元件

26,26’散热件

30导电柱

30a,30b端面

31电子装置

32连接凸块。

具体实施方式

以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所公开的内容轻易地了解本发明的其他优点及功效。

须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所公开的内容，以供本领域技术人员了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的情况下，均应仍落在本发明所公开的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容的情况下，当亦视为本发明可实施的范畴。

图2a至图2e为本发明的电子封装件2的第一实施例的制法的剖面示意图。

如图2a所示，设置一结合有多个导电凸块22的电子元件21于一承载件20上。

于本实施例中，该承载件20的表面形成有一金属层200。于本实施例中，该承载件20为基材，例如铜箔基板或其它板体，但无特别限制，本实施例以铜箔基板作说明，其两侧具有金属层200。

此外，该电子元件21为半导体元件为主动元件、被动元件或其二者组合，且该主动元件为例如半导体晶片，而该被动元件为例如电阻、电容及电感。例如，该电子元件21为半导体晶片，其具有相对的作用面21a与非作用面21b，该作用面21a具有多个电极垫210以结合上述导电凸块22，而使该导电凸块22电性连接该电子元件21，且该电子元件21以其非作用面21b通过结合层(图略)黏固至该金属层200上。

又，该导电凸块22为焊锡凸块。

如图2b所示，形成一绝缘层23于该承载件20的金属层200上，以令该绝缘层23包覆该电子元件21与上述导电凸块22。

于本实施例中，该绝缘层23定义有相对的第一表面23a与第二表面23b，以令该第二表面结合至该承载件20的金属层200上。

此外，该绝缘层23为环氧树脂(epoxy)的封装胶体，其可用压合(lamination)或模压(molding)的方式形成于该承载件20上。

又，该导电凸块22的顶表面22a外露于该绝缘层23。例如，可通过整平制程，令该导电凸块22的顶表面22a齐平该绝缘层23的第一表面23a。具体地，该整平制程可通过研磨方式，移除该导电凸块22的部分材质与该绝缘层23的部分材质。

如图2c至图2d所示，形成一线路结构24于该绝缘层23及该导电凸块22的顶表面22a上，且该线路结构24电性连接上述导电凸块22。

于本实施例中，该线路结构24包括一设于该绝缘层23与该导电凸块22上的线路层240、设于该线路层240上的多个导电体241及一包覆该线路层240与上述导电体241的介电层242，且该线路层240电性连接上述导电凸块22，并令上述导电体241的部分表面外露于该介电层242。

此外，形成该线路层240的材质为铜，且该导电体241为铜柱体。

又，该介电层242以铸模方式、涂布方式或压合方式形成于该绝缘层23上，且形成该介电层242的材质为铸模化合物(moldingcompound)、底层涂料(primer)或如环氧树脂(epoxy)的介电材料。

如图2e所示，移除该承载件20及其金属层200，以令该电子元件21外露于该绝缘层23，以完成本发明的电子封装件2。

于本实施例中，该电子元件21的非作用面21b外露于该绝缘层23的第二表面23b，且可形成多个如焊球的导电元件25于该线路结构24的导电体241上，以供后续接置如电路板、封装结构或其它结构(如另一晶片)的电子装置(图略)。

此外，如图2e’所示，形成于绝缘层23上的线路结构24’也可具有多个线路层240与多个介电层242。

又，如图2e”所示，还可于该电子元件21的非作用面21b与该绝缘层23的第二表面23b上结合一散热件26。于一实施例中，如在本发明图2a所使用的承载件可为金属板，而于制程中仅移除部分该承载件，保留对应该电子元件21的非作用面21b处的承载件，以作为该散热件26。本发明的电子封装件2的制法通过先以该绝缘层23包覆该电子元件21与该导电凸块22，再于该绝缘层23上形成该线路结构24，故该绝缘层23无需流过该电子元件21与该线路结构24之间。因此，当该电子元件21为大尺寸或高接脚数时，该电子元件21与该线路结构24之间不会产生空洞，因而能避免渗入水气的问题，更不会发生爆米花效应，故能有效提升产品良率。

此外，本发明的电子封装件2仅形成线路结构24，而无需制作已知封装基板的板体，故相较于现有技术，该电子封装件2的整体厚度能大幅减少，以满足轻薄化的需求。

图3a至图3c为本发明的电子封装件3的第二实施例的制法的剖面示意图。本实施例与第一实施例的差异在于新增导电柱，其它制程大致相同，故以下仅说明相异处，而不再赘述相同处。

如图3a所示，设置多个导电柱30与一结合有多个导电凸块22的电子元件21于一承载件20上。

于本实施例中，该导电柱30为铜柱。

如图3b所示，进行如图2b至图2d的制程，以令上述导电柱30形成于该绝缘层23中，且该导电柱30电性连接该线路结构24的线路层240。

于本实施例中，于进行如图2b的整平制程时，可移除该导电柱30的部分材质，使该导电柱30的其中一端面30a齐平该绝缘层23的第一表面23a。

此外，于移除该承载件20之后，该导电柱30的另一端面30b外露于该绝缘层23的第二表面23b。

又，如图3c所示，可形成多个如焊球的导电元件25于该线路结构24的导电体241上，以供后续接置如电路板、封装结构或其它结构(如另一晶片)的电子装置(图略)。

另外，于后续制程中，如图3c所示，可通过连接凸块32接置一电子装置31于各该导电柱30的端面30b上，使该电子装置31电性连接各该导电柱30。例如，该电子装置31为封装件、主动元件或被动元件。

应可理解地，如图3c’所示，也可于该电子元件21的非作用面21b上结合一散热件26’。于一实施例中，该散热件26’可为保留对应该电子元件21的非作用面21b处的承载件(例如为金属板)。

本发明提供一种电子封装件2,3，其包括：一绝缘层23、具有多个导电凸块22的电子元件21以及一线路结构24。

所述的绝缘层23具有相对的第一表面23a与第二表面23b。

所述的电子元件21与导电凸块22嵌埋于该绝缘层23中，以令该导电凸块22的部分表面(顶表面22a)外露于该绝缘层23的第一表面23a。

所述的线路结构24形成于该绝缘层23的第一表面23a上且电性连接该导电凸块22。

于一实施例中，该电子元件21具有相对的作用面21a与非作用面21b，且该作用面21a结合上述导电凸块22。

于一实施例中，该电子元件21的非作用面21b上结合一散热件26,26’。

于一实施例中，该电子元件21外露于该绝缘层23。例如，该电子元件21的非作用面21b外露于该绝缘层23的第二表面23b。

于一实施例中，该导电凸块22为焊锡凸块。

于一实施例中，所述的电子封装件2,3还包括形成于该线路结构24上的多个导电元件25。

于一实施例中，所述的电子封装件3还包括形成于该绝缘层23中的多个导电柱30，且该导电柱30电性连接该线路结构24。

于一实施例中，该导电柱30的端面30b外露于该绝缘层23的第二表面23b。

于一实施例中，所述的电子封装件3还包括一接置于该导电柱30的端面30b上的电子装置31。

综上所述，本发明的电子封装件及其制法，通过先以该绝缘层包覆该电子元件与该导电凸块，再于该绝缘层上形成该线路结构，故该电子元件与该线路结构之间不会产生空洞，因而能有效提升产品良率。

此外，本发明的电子封装件仅形成线路结构，而无需制作已知封装基板的板体，故该电子封装件的整体厚度能大幅减少，以满足轻薄化的需求。

上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本发明的权利保护范围，应如权利要求书所列。