n+‑Si/i‑Ge/p+‑Ge结构PIN光电探测器及其制备方法与流程

本发明涉及集成电路技术领域，特别涉及一种n⁺-si/i-ge/p⁺-ge结构pin光电探测器及其制备方法。

背景技术：

半导体光探测器是通信系统中的关键器件之一，其作用是将光信号转化为电信号。高速光纤通信系统要求半导体光探测器也具有更高的速率，集成化的发展趋势要求半导体光探测与其他光电器件集成。所以高性能光探测器的研究有着非常重要的意义。以现有的工艺技术，si基光电集成接收芯片一直是人们追求的目标。ingaas/inp等iii-v族半导体材料制备的探测器量子效率高、暗电流小并已进入产业化阶段，但其价格昂贵、导热性能和机械性能较差以及与现有的成熟的si工艺兼容性差等缺点限制了其在si基光电集成技术中的应用。ge禁带宽度约为0.67ev，对光通信中c波段(1528一1560nm)的光信号有较好的响应特性。特别是ge材料的价格低廉以及与现有的si工艺完全兼容，因此，研究和制备以ge为基础的光电探测器引起了人们极大的兴趣。

gepin光探测器作为一种新型光探测其结构，由于有本征区的存在，因而有响应度高，响应速度快的优点。其工作偏压低，输入阻抗高，工作频率大，制作技术与半导体平面技术兼容。因此，gepin光探测器值得关注。此外，为了提高器件性能的同时降低成本，制备ge光电探测器的衬底材料选取也值得研究。直接选择ge材料作为衬底将会增大器件的制造成本，与ge材料相比，si在地壳中储量巨大，获取方便且便宜，而且，si的机械强度和热性质比ge更好。然而，由于si与ge之间存在晶格失配，在si衬底上的ge外延材料中存在较高密度的位错，导致ge光电探测器暗电流特性变差，限制了器件的发展。为了降低成本，提高器件性能，我们选择在si衬底上外延一层ge薄膜所形成的虚ge衬底上生长高质量的ge外延。然而，由于si与ge之间存在4.2％的晶格失配，ge/si虚衬底技术实现难度大。

目前，si衬底上制备ge外延层相对成熟，也是最常见的方法是两步生长法。但两步生长法仍然无法解决ge外延层中大量螺位错的出现，所以还常需要结合循环退火工艺以减小ge外延层螺位错密度。然而，循环退火工艺会出现si-ge互扩问题。另外，循环退火工艺的引入在减小位错密度的同时，还会导致ge/si缓冲层表面粗糙度的增加。同时，该方法还存在工艺周期长，热预算高等缺点。

技术实现要素：

因此，为解决现有技术存在的技术缺陷和不足，本发明提出一种n⁺-si/i-ge/p⁺-ge结构pin光电探测器及其制备方法。

具体地，本发明一个实施例提出的一种n⁺-si/i-ge/p⁺-ge结构pin光电探测器的制备方法，包括：

s101、选取掺杂浓度为5×10¹⁸cm^-3的p型si衬底材料；

s102、在275℃～325℃温度下，利用cvd工艺在所述单晶si衬底上生长厚度为40～50nm的ge籽晶层；

s103、在500℃～600℃温度下，利用cvd工艺在在所述ge籽晶层表面生长厚度为150～250nm的ge主体层；

s104、在600℃温度下，利用减压cvd工艺在所述本征ge层表面生长厚度为70nm的本征si层；

s105、将包括所述单晶si衬底、所述ge籽晶层、所述ge主体层及所述第一si层的整个衬底材料加热至700℃，连续采用激光工艺晶化所述整个衬底材料，其中，激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kw/cm²，激光移动速度为25mm/s，形成晶化ge层；

s106、利用cvd工艺在本征si层的局部区域淀积厚度为400nm的sio2层；

s107、对si层进行掺杂，注入浓度为1×10²⁰cm^-3的磷离子形成n型si掺杂区；

s108、在600℃氮气环境下热退火30min；

s109、利用原子层外延工艺在整个衬底表面局部区域生长厚度为100nm的al材料，以形成所述pin光电探测器。

本发明另一个实施例提出的一种n⁺-si/i-ge/p⁺-ge结构pin光电探测器，包括：p型单晶si衬底、本征晶化ge层、n型si层及sio2层。

本发明再一个实施例提出的一种n⁺-si/i-ge/p⁺-ge结构pin光电探测器的制备方法，包括：

选取si衬底；

第一温度范围下，在所述si衬底表面生长ge籽晶层；

第二温度范围下，在所述ge籽晶层表面生长ge主体层；

在所述ge主体层表面生长si层；

将整个衬底材料加热至700℃，连续采用激光工艺晶化所述整个衬底材料，其中，激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kw/cm²，激光移动速度为25mm/s，形成晶化ge层；

在所述本征si层淀积局部区域的sio2层；

采用离子注入工艺在所述本征si层表面注入离子形成n型掺杂区；

在整个衬底表面淀积al材料，以形成所述pin光电探测器。

在本发明的一个实施例中，所述第一温度范围为：275℃～325℃；所述第二温度范围为：500℃～600℃。

在本发明的一个实施例中，在所述晶化ge层制备表面本征si层，包括：

利用减压cvd工艺在所述本征ge层表面生长所述本征si层。

在本发明的一个实施例中，采用离子注入工艺在所述本征si层表面注入离子形成n型掺杂区，包括：

利用cvd工艺在所述本征si层表面淀积sio2层；

利用干法刻蚀工艺刻蚀局部区域的所述sio2层，形成有源区；

采用离子注入工艺形成所述n型掺杂区。

在本发明的一个实施例中，采用离子注入工艺在所述本征si层表面注入离子形成n型掺杂区之后，还包括：

在600℃氮气环境下热退火30min，以对所述n型掺杂区中的杂质进行激活。

本发明又一个实施例提出的一种n⁺-si/i-ge/p⁺-ge结构pin光电探测器，包括：p型单晶si衬底、本征晶化ge层、n型si层及sio2层；其中，所述n⁺-si/i-ge/p⁺-ge结构pin光电探测器由上述实施例所述的方法制备形成。

基于此，本发明具备如下优点：

1)本发明采用的激光晶化工艺具有选择性高，控制精度高，晶化速度快，工艺步骤简单，工艺周期短，热预算低等优点；

2)本发明通过连续激光辅助晶化ge/si虚衬底，可有效降低ge/si虚衬底的位错密度和表面粗糙度，进而减小探测器的暗电流；

3)本发明以si层作为激光晶化的保护层，此外si层进行磷离子注入后还可以作为gepin光探测器的n区，简化了工艺步骤。

通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。

附图说明

下面将结合附图，对本发明的具体实施方式进行详细的说明。

图1为本发明实施例提供的一种n⁺-si/i-ge/p⁺-ge结构pin光电探测器制备方法的示意图；

图2为本发明实施例提供的一种激光晶化工艺的示意图；

图3为本发明实施例提供的一种激光晶化装置的结构示意图；

图4a-图4i为本发明实施例提供的一种n⁺-si/i-ge/p⁺-ge结构pin光电探测器制备方法的工艺结构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

实施例一

请参见图1，图1为本发明实施例提供的一种n⁺-si/i-ge/p⁺-ge结构pin光电探测器制备方法的示意图。该方法包括如下步骤：

步骤a、选取si衬底；

步骤b、第一温度范围下，在所述si衬底表面生长ge籽晶层；

步骤c、第二温度范围下，在所述ge籽晶层表面生长ge主体层；

步骤d、在所述ge主体层表面生长第二si层；

步骤e、将包括所述单晶si衬底、所述第一ge籽晶层、所述第二ge主体层的整个衬底材料加热至700℃，连续采用激光工艺晶化所述整个衬底材料，其中，激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kw/cm²，激光移动速度为25mm/s，形成晶化ge层；

步骤f、在本征si的局部区域淀积sio2；

步骤g、采用离子注入工艺在所述本征si层表面注入离子形成n型掺杂区；

步骤h、在整个衬底表面淀积al材料，以形成所述gepin光电探测器。

在步骤b和步骤c中，所述第一温度范围为：275℃～325℃；所述第二温度范围为：500℃～600℃。

其中，在步骤g可以包括：

采用离子注入工艺对本征si层进行掺杂形成所述n型掺杂区。

其中，在步骤g之后，还可以包括：

在600℃氮气环境下热退火30min，以对所述n型掺杂区中的杂质进行激活。

本发明的工作原理及有益效果具体为：在入射光信号的作用之下，ge本征层内受激激发产生电子-空穴对，产生的电子和空穴在耗尽层内在电场作用下以高漂移速率分别向位于光电探测器的电极移动，光生载流子形成回路产生电流。

为了避免位错缺陷在外延的过程中沿纵向扩展而导致ge/si虚衬底晶体质量降低，可采用ge/si横向结晶生长的方法，抑制缺陷的扩展从而获得高质量的ge/si虚衬底。激光晶化技术是一种热致相变横向结晶的方法，是解决该问题的有效方案。

请参见图2，图2本发明实施例提供的一种激光晶化工艺的示意图，先用cvd经两步法形成薄的ge外延层，再用连续激光晶化使ge横向结晶生长，获得高质量的si衬底上ge外延层，进而外延ge并以此为基础加工gepin光探测器。

本发明的技术要点是采用连续激光晶化辅助技术来制作gepin光探测器。请参见图3，图3为本发明实施例提供的一种激光晶化装置的结构示意图。该装置通过对样品材料进行连续的激光晶化，以形成较低表面粗糙度和较低位错密度的ge/si虚衬底，进而外延ge并以此为基础加工gepin光探测器。

另外，激光再晶化可以看作是激光对薄膜的热效应，即激光通过热效应将被照射的薄膜融化，在较短的时间使其冷却结晶的过程。激光晶化大致可分为以下三个阶段：

1)激光与物质的相互作用阶段。此阶段物质吸收激光能量转变为热能，达到熔化状态。激光与物质相互作用过程中，物质的电学性能、光学性能、结构状况等均发生变化。

2)材料的热传导阶段。根据热力学基本定律，激光作用于材料上将会发生传导、对流和辐射三种传热方式，此时加热速度快，温度梯度大。

3)材料在激光作用下的传质阶段。传质，即物质从空间或空间某一部位运动到另一部位的现象。在此阶段，经激光辐射获得能量的粒子开始运动。传质存在两种形式：扩散传质和对流传质。扩散传质表示的是原子或分子的微观运动；对流传质则是流体的宏观运动。

本实施例，通过上述加工工艺，至少具备如下优点：

1)本发明采用的激光晶化工艺具有选择性高，控制精度高，晶化速度快，工艺步骤简单，工艺周期短，热预算低等优点。

2)本发明通过连续激光辅助晶化ge/si虚衬底，可有效降低ge/si虚衬底的位错密度和表面粗糙度。

3)gepin光探测器由于有本征区的存在，因而有响应度高，响应速度快的优点。

4)gepin光探测器工作偏压低，输入阻抗高，工作频率大，制作技术与半导体平面技术兼容。

另外，需要强调说明的是，本发明的激光再晶化(laserre-crystallization,简称lrc)工艺与激光退火(laserannealing)工艺有显著区别。激光退火工艺，属于热退火工艺范畴。其采用激光作为热源，仅对半导体进行加热处理，未产生相变过程。而本发明激光再晶化工艺处理过程中，半导体材料会发生两次相变--熔融液化而后再固相结晶。因而，此二者工艺在本质上有显著的区别。

实施例二

请参见图4a-图4i，图4a-图4i为本发明实施例提供的一种n⁺-si/i-ge/p⁺-ge结构pin光电探测器制备方法的工艺结构示意图。本实施例在上述实施例的基础上，对本发明的的技术方案进行详细描述。具体地，该方法可以包括：

s101、衬底选取。如图4a所示，选取掺杂浓度为5×10¹⁸cm^-3的p型单晶硅(si)衬底片(001)100为初始材料；

s102、ge外延层生长。

s1021、如图4b所示，第一ge外延层生长。在275℃～325℃温度下，利用cvd工艺在所述单晶si衬底上生长40～50nm的ge籽晶层102；

s1022、第二ge外延层生长。如图3c所示，在500℃～600℃温度下，利用cvd工艺在在所述ge籽晶层表面生长150～250nm的ge主体层103；

s103、保护层的制备。如图4d所示，利用cvd工艺在所述第二ge主体层表面上淀积70nmsi层104；

s104、ge外延层的晶化。如图4e所示，将包括所述单晶si衬底、所述第一ge籽晶层、所述第二ge主体层及所述si层的整个衬底材料加热至700℃，连续采用激光工艺晶化所述整个衬底材料，其中，激光波长为808nm，激光光斑尺寸10mm×1mm，激光功率为1.5kw/cm²，激光移动速度为25mm/s，形成晶化ge层105；

s105、在本征si层表面涂抹光刻胶，并刻蚀部分区域的光刻胶106，实现后面工艺步骤中sio2的局部淀积；

s106、sio2保护层的制备。如图4f所示，利用cvd工艺在未覆盖光刻胶的区域淀积厚度为400nm的sio2层107；

s107、本征si离子注入。如图4g所示，采用离子注入工艺，掺杂浓度为1×10²⁰cm^-3的磷离子，形成n型si掺杂区108；

s108、退火。如图4h所示，在600℃氮气环境下热退火(rta)30min，形成n型si有源区109；

s109、al淀积。如图4i所示，利用原子层外延技术生长100nm的al材料110。

本实施中，基于ge/si虚衬底的gepin光电探测器的工作原理如下：

在入射光的作用之下，ge本征层内产生电子-空穴对，产生的电子和空穴在本征层内以高漂移速率分别向位于光电探测器p区和n区的电极移动，光生载流子形成回路输出电流。

综上所述，本文中应用了具体个例对本发明n⁺-si/i-ge/p⁺-ge结构pin光电探测器及其制备方法的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。